



西安交通大学

XI'AN JIAOTONG UNIVERSITY

第10章

半导体存储器

西安交通大学微电子学院

国家集成电路人才培养基地


程 军 jcheng@mail.xjtu.edu.cn

2021年5月

主要内容

- 概述
- 动态随机存储器(DRAM)
- 静态随机存取存储器(SRAM)
- 非易失存储器
- 闪存
- 铁电随机存储器(FRAM) (不要求)

概述



一个典型的计算机系统中的存储器

概述—存储器种类

半导体存储器

非易失性存储器(Nonvolatile)
(掉电不会丢失信息)

易失性存储器(Volatile)
(掉电丢失信息)

- 掩模编程ROM
- 可编程ROM(PROM)
 - 熔丝ROM
 - 可擦除PROM(EPROM)
 - 电可擦除PROM(E2PROM)
 - 闪存(Flash)——SLC、MLC
- 铁电RAM(FRAM)
- 磁阻存储器(MRAM)
- 阻变存储器(RRAM)
- 相变存储器(PCM)
- 自旋扭矩传输MRAM(STTMRAM)

新型存储器


静态存储器
SRAM

速度快，不需要刷新数据，通常作为CPU的cache。

动态存储器
DRAM

采用电容保存信息，需要周期性刷新数据。成本低，密度高，作为计算机的主存储器。

计算机中的存储器层次




速度从快到慢；
成本从高到低；
电容量从小到大；

为什么有这么多种存储器？

■ 存储器种类多的原因：

- 我们无法制造出即速度快、容量大又价格便宜的存储器；
- 我们只能制造出速度快、容量小的存储器，例如SRAM，5~20ns访问速度，很贵，只能用在CPU内部作为Cache；
- 或者容量大、速度慢的存储器，例如DRAM，60~100ns访问速度，比SRAM便宜，作为计算机主要内部存储元件；
- 或者速度更慢、价格便宜的存储器，例如硬盘，毫秒级访问速度，很便宜，计算机外部存储元件；
- Flash，非易失性，速度慢，比硬盘贵，但现在采用新技术可以达到较高的访问速度，成本也降低了很多，但还是比硬盘贵。如SSD盘，速度比硬盘快，价格比硬盘贵。
- 新型的存储器：FRAM、MRAM、ReRAM、PCRAM、STTRAM等。目标：提高性能、降低成本、大容量等

存储器发展速度慢于CPU发展速度




主要半导体存储器对比

表 10.1 各种存储器件的性能概况

	存储器类型					
	DRAM	SRAM	UV EPROM	EEPROM	Flash	FRAM
数据易失性	是	是	否	否	否	否
数据刷新	需要	不需要	不需要	不需要	不需要	不需要
单元结构	1T-1C	6T	1T	2T	1T	1T-1C
单元密度	高	低	高	低	高	高
功率损耗	高	高/低	低	低	低	高
读取速度	~50 ns	~10/70 ns	~50 ns	~50 ns	~50 ns	~100 ns
写入速度	~40 ns	~5/40 ns	~10 μ s	~5 ms	~(10 μ s~1 ms)	~100 ns
使用寿命	长	长	长	短	长	长
成本	低	高	低	高	低	低
系统内可写性	有	有	无	有	有	有
电源	单电源	单电源	单电源	多电源	单电源	单电源
应用实例	主存	缓存/PDA	游戏机	ID 卡	存储卡、固态硬盘	灵便卡、数码相机


智能

存储器单元等效电路




(a)

DRAM




(b)

SRAM




(c)

Mask(Fuse) ROM



(d)


EPROM (EEPROM)



(e)

FRAM

典型的RAM(Random Access Memory)阵列结构



处理芯片内外电平不同、增加驱动能力等，决定了数据访问速度



为什么要区分行地址和列地址？

■ 假设1MB的存储器

- $1\text{MB} = 2^{20} \times 8\text{bit}$
- 需要 2^{20} 行，20条地址线；
- 位线特别长，延时大
- 高度是宽度的12800倍 ($2^{20}/2^3$)

■ 如果有列地址，接近正方

- $1\text{MB} = 2^{12}\text{行} \times 2^{11}\text{列}$
- 12条行地址、8条列地址 (256x8bit)，地址复用只要12条地址
- 每个输出线(位线)只有256个单元(字)，长度缩短，延时减少




RAM是最常见最易用的存储器

- RAM: 输入地址, 返回指定地址单元中的数据, 包括ROM也是类似的。
- 除了RAM, 还有:
- FIFO: First In First OUT
 - 数据缓存, 通信中用于匹配速率不同的两个模块
- CAM: Content Addressable Memory
 - 内容寻址存储器: 输入内容(数据), 返回的是与端口数据内容相匹配的地址。应用例子: 比如在路由器/交换机中的地址交换表, CPU的Cache控制器 (Tag阵列)

主要内容

- 概述
- 动态随机存储器(DRAM)
- 静态随机存取存储器(SRAM)
- 非易失存储器
- 闪存
- 铁电随机存储器(FRAM) (不要求)

DRAM (Dynamic RAM) 典型结构



1Gb DRAM芯片照片，典型结构


DRAM典型结构



SAMSUNG LPDDR3 DRAM
芯片照片




256Mb 同步DRAM 引脚



Pin name	Definition	Function
CLK	Clock input	Reference system clock for the operation and data communication
CKE	Clock Enable	Control the clock input
$\overline{CS}$	Chip Select	Activate the DRAM device from a memory cluster
$\overline{RAS}$	Row Address Strobe	Latch row address and start the cell core operation
$\overline{CAS}$	Column Address Strobe	Latch column address and start the data communication operation
$\overline{WE}$	Write Enable	Activate the write operation
A0 to A14	Address input	Select a data bit
DQ0 to DQ15	Data input and output	Communicate data with external devices
DQMU/DQML	DQ Mask for Upper (Lower) Byte	Mask byte data from the operations
V_{DD}/V_{SS}	Power pins	Power for DRAM core and peripheral circuits
$V_{DD}Q/V_{SS}Q$	Power pins	Power for DQ circuits
NC	No connection	


为了减少PIN个数，减小芯片封装体积，行列地址分时复用：行地址A[12:0]，列地址A[8:0]，bank：2位BA0/BA1

DRAM单元的历史演变




(a)

含两个存储节点的四管DRAM单元




(b)

含两条位线和两条字线的三管DRAM单元



(c)


含两条位线和一条字线的双晶体管DRAM单元



(d)

一条位线和一条字线的单管DRAM单元

DRAM单元的历史演变




含两个存储节点的4管DRAM单元

- 最早期DRAM单元的一种，产生于20世纪70年代，其读写操作与SRAM单元类似。
- 在写操作时，选中字线，一对互补的数据就从一对电压互补的位线上写入到寄生电容中。
- 电荷存储在电压互补的位线相连的节点处的寄生电容和栅电容上。
- 因为存储电荷的节点没有电流通路来恢复由于电流泄漏而丢失的电荷，所以该单元必须周期性地刷新。
- 在读操作时，位线上的电压由栅极充电到电压的晶体管导通放电到地。
- 因为存储节点的电压在读操作过程中保持不变，所以该单元读操作是非破坏性的。




DRAM单元的历史演变

- 也是用在20世纪70年代早期。
- 利用M3作为存储元件，M3的“通”和“断”取决于其栅电容上存储的电荷。
- M1和M2作为读、写控制开关。
- 写操作时，写字线(WL(write))被选中，写位线(BL(write))上的电压通过M1传输到M3的栅极。
- 读操作时，当M3的栅极为高电平时，读字线(WL(read))被选中，读位线(BL(read))的电压通过M2、M3放电到地。
- 3管DRAM单元的读操作也是非破坏性的，其读取操作速度相对更快，但有四条线即两条字线和两条位线，以及它们上的接触孔增大了单元的面积。




含两条位线和两条字线的3管DRAM单元

DRAM单元的历史演变



含两条位线和一条字线的双晶体管DRAM单元




一条位线和一条字线的单管DRAM单元

- 有明确的电荷存储电容，不再用寄生电容和栅电容存储信息。
- 从20世纪70年代中期开始，单管DRAM单元已经成为高密度DRAM的工业标准。
- 写操作时，选中字线WL，数据通过M1（或M2）写入存储单元并保存在存储电容上。
- 读操作时，是破坏性的。存储电容与位线接通，存储电容中的电荷会被明显改变，因为位线的寄生电容比存储电容大10倍，受存储单元的电压(数据)影响而产生的位线电压的变化很小，所以读操作需要用一个放大器来放大这种信号的变化并把数据重新写回存储单元中。



$$\Delta V = \frac{V_{DD} \cdot C_C}{2(C_{BL} + C_C)}$$

DRAM单元类型




(a)

含堆叠电容的DRAM单元




(b)

含挖槽电容的DRAM单元，晶体管在电容之上




- DRAM要在尽可能小的硅片面积上集成尽量多的单元。
- 单元的电容对性能影响很大，单元电容越大，位线电压差越大。
- 采用各种叠层或者立体的结构提高单位面积的电容量。
- 最常用的是Trench电容的单管DRAM单元，面积最小。


高密度DRAM单元



Stack up电容的DRAM单元



(a) Substrate plate



(b) Sheath plate

深槽(Trench)结构电容的DRAM单元

三管DRAM单元工作原理






图 10.8 上拉和读写电路的三晶体管 DRAM 单元


C_1 、 C_2 、 C_3 都是寄生电容
 C_2 和 C_3 的容量至少是 C_1 的10倍。




三管DRAM单元工作原理



预充电过程





写“1”过程 C_1 和 C_2 电荷共享



读“1”过程 C_3 通过M2和M3进行放电

三管DRAM单元工作原理



读取“0”的过程电容 C_3 不放电


写“0”过程 C_1 和 C_2 通过M1和数据写入晶体管($\overline{\text{DATA}}$)放电

由于 C_1 上的电荷不能长期保存，由于M1的漏端存在漏电流，所以每一个存储单元都要定时刷新。将数据读出，然后再把它们写回存储单元。每隔2~4ms就要进行一次刷新。

存储单元没有静态功耗。

单管DRAM阵列


行译码
产生字线信号



列译码输出位线信号

“Neil H.E. Weste”教科书

单管DRAM单元工作原理





读“1”时序图

- PEQ高电平，位线和SA/SAB预充电到 $V_{DD}/2$
- PISOi=VP, PISOj=0, 左边选通，右边隔离
- 字线被选通， C_s 电容和字线寄生电容电荷共享，产生 $\Delta V = C_s / (C_s + C_{BL}) (V_{DD}/2)$ 的电压差；
- PSA使源晶体管导通，激活位线敏感放大器，放大 ΔV 电压，使BL/BLB的值放大到地和 V_{DD} ，又写回存储电容上；
- 列选通信号有效，使BL_IO输出到Read Amp，驱动Dout_IO输出。


单管DRAM单元工作原理

向单元写入“0”的操作




- 写“0”操作以读出单元开始
- 当列选择信号有效时，写入缓冲器的输入信号由Din_IO输入，驱动BL_IO，然后改变BL/BLB信号的值。
- 由于BL_IO/BL_IOB的寄生电容很大(pF)，所以写缓冲器有较大的驱动能力。
- 列选择信号由列译码电路输出，改变位线电平和存储单元的数据。

敏感放大器




位线结构

位线开路：位线连接一列中所有的单元，敏感放大器的输入来自子阵列1和子阵列2。存储密度最大化，但是噪声严重。任何两个阵列中不对称的噪声都将以差动信号的形式出现在敏感放大器输入端。
信噪比低得不可接受！！！！




位线结构——折叠位线



折叠位线结构：每条位线只连接一列中的一半单元，相邻位线输入敏感放大器，使噪声成为共模干扰。牺牲了面积换取对噪声的抑制。




折叠位线结构版图




精心的版图设计
使折叠位线的版
图面积仅仅比开
式位线DRAM版
图大33%
“Neil H.E.
Weste”教科书

位线结构

双绞线位线：进一步减小折叠位线结构相邻位线的噪声影响。但是面积会稍微增加。




(a)




(b)

DRAM操作模式


DRAM异步操作模式，数据的读取由RAS#和CAS#信号控制。



DRAM一位数据随机读取(20~30MHz)



DRAM扩展数据输出(EDO)模式读取
CAS#上升沿获取列地址(80MHz)




DRAM页模式读取，快速读取同
一个字线的数据(40~60MHz)


页访问模式：在保持行地址有效的情况下，改变列地址，那么同一行上存储单元中的数据会以40~60MHz或者更快的速度被读取。不同的列选通线被列地址译码器选通，数据可以被快速读取直到同一个字线(页)的最后一个单元。这就是页存取模式。

DRAM操作模式


DRAM异步操作模式，数据的读取由RAS#和CAS#信号控制。



DRAM一位数据随机读取(20~30MHz)



DRAM页模式读取，快速读取同一个字线的数据(40~60MHz)




DRAM扩展数据输出(EDO)模式读取CAS#上升沿获取列地址(80MHz)

Extended Data Out

EDO模式：CAS#需要预充电时间重新建立列电路系统获得新的地址，并保证有一个数据持续时间让其他外部系统顺利取走数据。但是通过修改与DRAM芯片输出接口相关的电路，可以进一步提高读取速度。新的列地址改在CAS#的上升沿，而不是下降沿获得，并且CAS#预充电过程中读取的数据保持不变，这就是EDO存取模式，由于列地址提前建立，读取频率可以达到80MHz左右。

DRAM操作模式——SDRAM


DRAM同步操作模式，数据的读取由RAS#和CAS#信号在时钟同步下控制，可以大大提高读取速度，达到150~200MHz。时钟下降沿获取地址和控制信号。



同步读取(4位突发
模式读取)

突发模式读数据，可以在同一个行地址下，列地址自动增加，连续输出数据。

存储控制器的
命令输入以数
据包方式输入
存储芯片



数据以串行方
式输出

DDR方式数据
输出

串行模式读取

DDR SDRAM

标准名称	I/O 总线时钟频率 (MHz)	周期 (ns)	内存时钟频率 (MHz)	数据速率 (MT/s)	传输方式	模块名称	极限传输率 (MB/s)
DDR-200	100	10	100	200	并行传输	PC-1600	1600
DDR-266	133	7.5	133	266	并行传输	PC-2100	2100
DDR-333	166	6	166	333	并行传输	PC-2700	2700
DDR-400	200	5	200	400	并行传输	PC-3200	3200

标准名称	I/O 总线时钟频率 (MHz)	周期 (ns)	内存时钟频率 (MHz)	数据速率 (MT/s)	传输方式	模块名称	极限传输率 (GiB/s)	比特宽 (比特)
DDR2-400	200	10	100	400	并行传输	PC2-3200	3.2	64
DDR2-533	266	7.5	133	533	并行传输	PC2-4200 PC2-4300	4.3	64
DDR2-667	333	6	166	667	并行传输	PC2-5300 PC2-5400	5.3	64
DDR2-800	400	5	200	800	并行传输	PC2-6400	6.4	64
DDR2-1066	533	3.75	266	1066	并行传输	PC2-8500 PC2-8600	8.5	64

DDR3 SDRAM

标准名称	I/O总线时钟频率 (MHz)	周期 (ns)	内存时钟频率 (MHz)	数据速率 (MT/s)	传输方式	模块名称	极限传输率 (GiB/s)	比特宽 (比特)
DDR3-800	400	10	100	800	并行传输	PC3-6400	6.4	64
DDR3-1066	533	$7\frac{1}{2}$	133	1066	并行传输	PC3-8500	8.5	64
DDR3-1333	667	6	166	1333	并行传输	PC3-10600	10.6	64
DDR3-1600	800	5	200	1600	并行传输	PC3-12800	12.8	64
DDR3-1866	933	$4\frac{2}{7}$	233	1866	并行传输	PC3-14900	14.9	64
DDR3-2133	1066	$3\frac{3}{4}$	266	2133	并行传输	PC3-17000	17.0	64

DDR4 SDRAM

DDR5马上出现.....

标准名称	内存时钟频率 (MHz)	I/O总线时钟频率 (MHz)	数据速率 (MT/s)	模块名称	极限传输率 (MB/s)	时序 (CL-tRCD-tRP)	CAS延时周期 (ns)
DDR4-1600J*	200	800	1600	PC4-1600	12800	10-10-10	12.5
DDR4-1600K						11-11-11	13.75
DDR4-1600L						12-12-12	15
DDR4-1866L*	233.33	933.33	1866.67	PC4-1866	14933.33	12-12-12	12.857
DDR4-1866M						13-13-13	13.929
DDR4-1866N						14-14-14	15
DDR4-2133N*	266.67	1066.67	2133.33	PC4-2133	17066.67	14-14-14	13.125
DDR4-2133P						15-15-15	14.063
DDR4-2133R						16-16-16	15
DDR4-2400P*	300	1200	2400	PC4-2400	19200	15-15-15	12.5
DDR4-2400R						16-16-16	13.33
DDR4-2400U						18-18-18	15


DRAM的设计要符合JEDEC标准。

JEDEC is the global leader in developing open standards for the microelectronics industry, with more than 3,000 volunteers representing nearly 300 member companies.


DDR5 SDRAM——2019年发布了

Memory Type	Release Year	Bandwidth	Pins per Ch	Voltage (V)	Prefetch
SDR	1993	1.6 GB/s	168	3.3	1n
DDR	2000	3.2 GB/s	184	2.5/2.6	2n
DDR2	2003	8.5 GB/s	240	1.8	4n
DDR3	2007	17 GB/s	240	1.35/1.5	8n
DDR4	2014	25.6 GB/s	380	1.2	8n
DDR5	2019	32GB/s	380	1.1	8/16n

DRAM存储单元的漏电流和刷新操作



DRAM单元漏电流的等效电路




DRAM单元剖面图


DRAM单元的漏电流为: $I_{leakage} = I_{sub} + I_{tunneling} + I_j + I_{cell-to-cell}$

- 随着特征尺寸的减小, I_j 的比例在减小;
 - 在沟槽工艺中, 由于厚的场氧化层, $I_{cell-to-cell}$ 可以忽略不计;
 - I_{sub} 是阈值电压的强函数, 可以用增大存取晶体管的 V_{SB} 的方法降低 I_{sub} ; 让衬底电压为负值, 以增加 V_T , 减小 I_{sub} 。需要负电压发生器。
 - 由于电容介质厚度减小, $I_{tunneling}$ 成为一个严重问题。
 - DRAM 由于存储节点上的电荷泄漏, 所以必须定期进行刷新, 保证数据不丢失。
- 刷新指的是对存储单元读取数据并重新存储的操作, 并没有输出数据。

DRAM存储单元的漏电流和刷新操作



DRAM **ROR**刷新
行地址由外部提供，
其过程与数据读取
一样，但数据并不
发送到输出缓冲。




DRAM **CBR**刷新
 $\text{CAS}\#$ 信号先于
 $\text{RAS}\#$ 信号， $\text{WE}\#$
为高电平，刷新由
片上计数器周期性
产生刷新地址完成。

DRAM **自刷新**
CBR刷新时序持续
一段时间，由芯片
内部电路控制产生


DRAM输入/输出电路——输入缓冲

输入输出电平转换、缓冲；行列译码电路；读出敏感放大器；片上电压产生器等。


输入缓冲器，将输入TTL电平转换成CMOS电平



反相器



锁存器




差动放大器

表 10.3 输入缓冲器性能比较


	缓冲器类型		
	反相器	锁存	差动
逻辑门限电压限定 (V_{IH} 和 V_{IL})	由 W_P/W_N 比率决定	由 V_{ref} 决定	由 V_{ref} 决定
速度	慢	最快	快
待机电流	小	最小	大
对 V_{DD} 和温度的敏感度	大	小	小
抗噪声性能	差	好	好
约束条件	无	需要预充电和激励信号	无

DRAM输入/输出电路——输出缓冲

输出缓冲器：将CMOS电平转成TTL电平；驱动大电容负载；具有三态功能；




pMOS上拉nMOS下拉结构



nMOS上拉nMOS下拉结构


POE高电平，输出数据，POE为低电平，输出高阻状态。

DRAM输入/输出电路——行译码电路




DRAM的行译码电路和字线驱动电路

DRAM输入/输出电路—读出放大器




(a)

电流镜差动型



(b)

pMOS半锁存器型



(c)



CMOS全锁存器型

(a)共模抑制比大，应用广泛，但面积和功耗较大，实际使用较少；

(b)交叉耦合差动放大器，高速、低功耗、面积小。速度低于(c)。



(c)PSAE为低时，输出预充电到低电平，PSAE为高后，放大输入差值电压。无静态功耗，速度快，在下一个预充电信号来之前，输出无法重置。

DRAM输入/输出电路—电压产生器



(b)

$V_{DD}/2$ 电压产生电路仿真波形





$V_{DD}/2$ 电压产生电路

DRAM输入/输出电路—电压产生器

环形振荡器

电荷泵




负衬底偏压产生电路


电平检测

$$\frac{\Delta V_T}{\Delta V_{SB}} \propto \sqrt{V_{SB}}$$

(a)




(c)



(d)

1Mb Micron公司DRAM产品MT4C1024




DRAM芯片战争——1970-2017输赢千亿美元的生死搏杀
http://blog.sina.com.cn/s/blog_5a53af350102x81l.html

主要内容

- 概述
- 动态随机存储器(DRAM)
- 静态随机存取存储器(SRAM)
- 非易失存储器
- 闪存
- 铁电随机存储器(FRAM) (不要求)



SRAM单元电路

只要电源存在，SRAM并不需要周期性的刷新操作，数据会一直保持。




带存取开关的双反相器锁存电路符号表示


双稳态电路



电阻负载型(非掺杂多晶硅)




耗尽型负载nMOS单元




全CMOS型单元

全CMOS SRAM单元




- 低功耗SRAM单元；静态功耗为两个反相器很小的泄漏电流；
- 有很高的噪声容限；
- 低电源电压工作能力。
- 由于有pMOS，需要N阱，多晶硅需要接触孔，使得单元面积稍微比其他类型的大。
- 工艺复杂，需要制造pMOS。
- 有闩锁问题。

电阻负载型单元




(a)




CMOS
六管型
单元

全CMOS SRAM单元




4x4位全CMOS SRAM阵列版图


6T SRAM版图




“Neil H.E. Weste”教科书




130 nm




90 nm




65 nm




45 nm



32 nm



CMOS SRAM单元设计—读“0”操作



确定全CMOS SRAM单元中的晶体管尺寸：

1. 读数据操作不能破坏单元中保存的数据(read stability);
2. 数据写入时能够修改已保存的数据(writability)。

假设单元中保存的是“0”，读取数据的操作如左图。

M4没有电流流过，M1和M3流过电流。

M1上流过电流使 V_1 电压升高，如果要求读取操作不改变保存的数据，则 V_1 必须小于M2的阈值电压，使M2保持截止。M2导通可能使存储状态发生改变！

假如 V_C 电压接近 V_{DD} ，M1工作在线性区，M3工作在饱和区


$$\frac{k_{n,3}}{2}(V_{DD} - V_1 - V_{T,n})^2 = \frac{k_{n,1}}{2}(2(V_{DD} - V_{T,n})V_1 - V_1^2) \quad V_{1,max} < V_{T,2}$$

$$\frac{k_{n,3}}{k_{n,1}} = \frac{(W/L)_3}{(W/L)_1} < \frac{2(V_{DD} - 1.5V_{T,n})V_{T,n}}{(V_{DD} - 2V_{T,n})^2}$$

M1尺寸有下限

同理可确定M2和M4的尺寸比例

CMOS SRAM单元设计—写“0”操作



假设SRAM单元中保存的是“1”，现要写“0”到单元中。

M1和M6截止，M2和M5工作在线性区，M3和M4导通， $V_1=V_{DD}$ ， $V_2=0V$ 。位线上数据写入电路强制 $V_C=0V$ ， $V_{C\#}=V_{DD}$ 。

M2和M4串联连到 V_{DD} ，但是 V_2 的电压低于M1的阈值电压，所以不会使M1导通(前一页的条件)。

M3和M5串联连到 V_{DD} ，使 V_1 的电压从 V_{DD} 开始降低，低于M2的阈值电压，使M6导通，M2截止， V_2 电压上升到 V_{DD} ，从而 V_1 电压变为0。当 $V_1=V_{T,n}$ 时，M3工作在线性区，M5工作在饱和区：



$$\frac{k_{p,5}}{2}(0-V_{DD}-V_{T,p})^2 = \frac{k_{n,3}}{2}(2(V_{DD}-V_{T,n})V_1 - V_1^2)$$

$$V_1 < V_{T,2}$$


$$\frac{k_{p,5}}{k_{n,3}} < \frac{2(V_{DD}-1.5V_{T,n})V_{T,n}}{(V_{DD}+V_{T,p})^2} \quad \frac{(W/L)_5}{(W/L)_3} < \frac{\mu_n}{\mu_p} \frac{2(V_{DD}-1.5V_{T,n})V_{T,n}}{(V_{DD}+V_{T,p})^2}$$

确定了写“0”成功的条件。同理可以确定M4和M6的尺寸关系，保证写“1”成功。

SRAM的操作过程



SRAM行列地址同时有效，采用电流发生，读取速度仅为几个纳秒



SRAM写操作

SRAM的操作过程





图 10.37 SRAM 读取操作的波形图

- IO电压工作在3.3V
- 内部电路电压1.2V
- BL弱放电
- DL、DLB信号电压很小
- 通过电压放大器放大成DIO和DIOB(1.2v)
- 通过电平位移使DIOB变成DIOEB(3.3v)
- 输出缓冲器输出DOUT

SRAM单元中的漏电流



全CMOS SRAM单元的静态功耗很小，主要的静态电流包括：

I_j ：数据“1”的节点与衬底之间的结电流；

I_{nsb} 和 I_{psub} ：截止状态的nMOS管和pMOS管的亚阈值电流；

$I_{\text{tunneling}}$ ：流过栅极薄氧化层的隧穿电流；

采用衬底负电压提高阈值电压来减小亚阈值电流是会造成电路工作速度降低的，所以要慎重使用。只有在功耗要求苛刻的应用中可以考虑。

SRAM读/写电路——电流模式

假设负载电流源的电流为： $I_L + I_{CELL}$;

位线电容产生的电流为： I_{BL} ；

当PSAE为低时，流入敏感放大器的电流为： $I_L + I_{CELL} + I_{BL}$


而SRAM单元开始吸收电流时，假设左边是“0”，右边是“1”，则流入敏感放大器的电流左右分支就出现了差别：

左边分支为: $I_L + I_{BL}$

右边分支为: $I_L + I_{BL} + I_{CELL}$

左右分支的电流差在DL和DL#上产生了电压差，被敏感放大器进一步放大，输出。由于没有位线电容的充放电过程，所以速度比DRAM快。但功耗比电压型大。无需预充电和均衡操作。

$$Gain = \frac{gm(m3) * gm(m4)}{gm(m1) * gm(m2)}$$



低压SRAM


- 不要求



主要内容

- 概述
- 动态随机存储器(DRAM)
- 静态随机存取存储器(SRAM)
- 非易失存储器（掩模ROM）
- 闪存（浮栅Flash）
- 铁电随机存储器(FRAM) (不要求)

基于NOR的ROM




WORD LINES				BIT LINES			
R1	R2	R3	R4	C1	C2	C3	C4
1	0	0	0	0	1	0	1
0	1	0	0	0	0	1	1
0	0	1	0	1	0	0	1
0	0	0	1	0	1	1	0
default "0"				default "1"			

字线默认为0，当译码电路选中某个字线时，该字线被置为高电平。



交叉点有晶体管：保存数据0

交叉点无晶体管：保存数据1

为降低功耗，pMOS负载晶体管由周期性预充电信号驱动，构成动态ROM。





掩模ROM版图



ROM芯片制造时所有晶体管都事先完成，剩下最后的金属工艺，当确定需要保存的程序后，再完成最后的金属工艺。


4X4 NOR掩模ROM版图

金属布线编程





因为是两个晶体管由金属决定是否连上，所以扩散区要分开，不能连在一起，造成版图面积变大。

4X4 NOR掩模ROM版图




离子注入改变阈值电压编程

通过离子注入改变nMOS管的阈值电压，使晶体管阈值电压高于 V_{DD} ，这样nMOS管始终无法导通，相当于在交叉点无晶体管，保存数据1。由于每个接触孔都是两个晶体管共享(没有扩散区间距，有源区没有间断)，接触孔少，所以版图面积比金属编程的ROM小。



4X4基于NAND的ROM



伪nMOS
负载

WORD LINES				BIT LINES			
R1	R2	R3	R4	C1	C2	C3	C4
0	1	1	1	0	1	0	1
1	0	1	1	0	0	1	1
1	1	0	1	1	0	0	1
1	1	1	0	0	1	1	0
default "1"				default "0"			


所有字线默认都是“1”，当字线被选中时，字线被置为低电平。

交叉点有晶体管：保存数据1

交叉点无晶体管：保存数据0


编程方法同样有金属线编程和离子注入编程两种方式。但是，离子注入是降低阈值电压，使晶体管变成耗尽型，常通就相当于没有晶体管。

4X4基于NAND的ROM



由于阵列中没有接触孔，所以NAND型ROM比NOR ROM面积更小。


由于下拉通路串联了多个nMOS晶体管，所以NAND ROM的访问速度比NOR型ROM要慢。




NAND ROM离子注入版图

行、列译码器的设计

存储器基于行、列地址来选择被访问的存储区域，要访问NOR ROM中的某个单元，必修使该单元的字线变成高电平。使用行、列译码器的目的是减少外部地址信号的个数(位数)。以两位地址为例：




$RA1$	$RA2$	$R1$	$R2$	$R3$	$R4$
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1



一个N位地址译码器，实现在 2^N 个字或者行中选择其中的一个字或者一行的功能。

一种简单的译码器电路就是NOR阵列。

基于NOR的行译码器电路



输入2位地址，输出4条字线的
基于NOR的行译码器电路

$$L = 2^N = 4 \text{ 行}$$


电路需要 $N \cdot L$ 个 nMOS 管， L 个 pMOS 管， $2N$ 个反相器 ($4N$ 个晶体管)。

$$\begin{aligned} \text{Total} &= NL + L + 4N \\ &= N2^N + 2^N + 4N \end{aligned}$$


For $N = 2$

RA1	RA2	R1	R2	R3	R4
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

基于NOR的行译码器电路



基于NOR的行译码电路可以和基于NOR的ROM阵列相邻并排放置。




NAND行译码器相当于每个行输出是由一个 N 输入NAND门实现。行有效时，输出低电平，未被选中的行是高电平。

NAND行译码电路和NAND ROM阵列相邻放置，译码电路的版图也可以采用和NAND ROM阵列相同的版图方法。

列地址译码电路


列译码电路的作用是根据M位输入列地址，从 2^M 条位线中选出一条，将该条位线的数据送到输出端。

✓ Row decoder selects one (1) 2^M bit lines.



译码电路需要 $M2^M + 2^M$ 个晶体管，传输管需要 2^M 个。没有考虑输入地址信号需要的反相器($4M$ 个晶体管)。

列地址译码电路——二进制树




优点：由M级选通晶体管构成，使用二进制选择树，大大减少了晶体管数量 $(2(2^M-1))$ 。需要地址及其互补信号，还需要4M个晶体管。

缺点：输出串联M个nMOS晶体管，使得数据读出速度变慢。

例10.1——讨论与存取时间有关的设计问题

一个32Kb的NOR ROM阵列由 $2^{15}=32768$ 个存储单元组成。假设ROM阵列有7位行地址和8位列地址，也就是这个存储阵列有128行和256列。



左图是存储单元的部分版图，该版图上通过离子注入掩模来调整那些无效晶体管的阈值电压，达到编程的目的。

相关参数有：

存储单元晶体管 $W=2\mu$ ， $L=1.5\mu$

$\mu_n C_{ox}=20\mu A/V^2$ ， $C_{ox}=3.47\mu F/cm^2$

多晶硅方块电阻=20Ω/方



首先计算存储单元的行电阻和行电容，假设行电容主要是nMOS晶体管的薄氧电容，有源区外的其他电容可忽略不计。

$$C_{row} = C_{ox} \cdot W \cdot L = 3.47 \cdot 2 \cdot 1.5 = 10.4 \text{ fF/bit}$$

$$R_{row} = (\text{方块数}) \times (\text{多晶硅方块电阻}) = 4 \times 20 = 80 \Omega/\text{bit}$$

例10.1——讨论与存取时间有关的设计问题

多晶硅字线实际是一条分布RC传输线，最后一个(第256个)晶体管栅极电压的传输延时决定了行存取时间 t_{row} 。忽略行地址译码电路的延时，并假设字线由阶跃信号驱动：



那么由Elmore定理：

$$\tau_{DN} = \sum_{j=1}^N C_j \sum_{k=1}^j R_k = R_{row} C_{row} \frac{N(N+1)}{2}$$

当 $N=256$ 时，延时时间为

$$t_{row} = 0.69\tau_{D256} = 0.69 \times 80\Omega \times 10.4\text{fF} \frac{256(256+1)}{2} = 18.9\text{ns}$$

或者直接套用分布导线的延时公式 $\tau_{DN} = rcL^2 \left(\frac{N+1}{2N} \right) \Big|_{N \rightarrow \infty} = \frac{1}{2} R_T C_T$


$$R_T = \sum R_i = 256 \times 80 = 20.48\text{k}\Omega \quad C_T = \sum C_i = 10.4 \times 256 = 2.66\text{pF}$$

$$t_{row_50\%} = 0.38 \times R_T C_T = 0.38 \times 20.48\text{k}\Omega \times 2.66\text{pF} = 20.7\text{ns}$$

即行地址存取时间

例10.1——讨论与存取时间有关的设计问题

下面计算列存取时间。假设其中的一条位线输出由伪nMOS逻辑门实现，如下图。




pMOS负载管尺寸为4/1.5

输出节点的寄生电容为所有驱动晶体管输出端寄生电容之和：

$$C_{gd,driver} + C_{db,driver} = 11.8\text{fF}$$

$$C_{column} = 128 \times (C_{gd,driver} + C_{db,driver}) \approx 1.5\text{pF}$$

由于字线R1~R128一次只有一条被激活，所以列NOR门可以简化为



计算该反相器的 τ_{PHL} $V_{OH}=V_{DD}=5\text{V}$, $V_{OL}\approx 0$, $V_{T0,n}=-V_{T0,p}=1\text{V}$

$\mu_n C_{ox}=20\mu\text{A}/\text{V}^2$, 由式6.22a, 得

$$\tau_{PHL} = \frac{C_{column}}{k_n (V_{OH} - V_{T0,n})} \left[\frac{2V_{T0,n}}{V_{OH} - V_{T0,n}} + \ln \left(\frac{4(V_{OH} - V_{T0,n})}{V_{OH} + V_{OL}} - 1 \right) \right]$$

$$\tau_{PHL} = 18.1\text{ns}$$

总存取时间: $t_{access} = 18.9 + 18.1 = 37.0\text{ns}$

例10.1——讨论与存取时间有关的设计问题


- 如果存储单元为256X128，即256行和128列构成，分析存取时间如何变化？
 - 列数减少一半，则行电阻和行电容都少了一半，所以行延时为原来的1/4， $18.9/4 \approx 4.7\text{ns}$
 - 但是行数变成256，列电容增加成两倍，所以列延时增加到36.2ns
 - 总延时变成 $4.7+36.2=40.9\text{ns}$ ，大于128x256的结构

主要内容


- 概述
- 动态随机存储器(DRAM)
- 静态随机存取存储器(SRAM)
- 非易失存储器
- 闪存（浮栅Flash）
- 铁电随机存储器(FRAM) (不要求)

闪存单元

闪存的基本存储单元是带浮栅的晶体管，该晶体管的阈值电压可以通过在其栅极上加电场而反复改变(编程)。被编程的晶体管不导通，保存“1”；未被编程的晶体管在字线有效时导通，保存“0”。




采用热电子注入进行编程



采用Fowler-Nordheim隧穿进行擦除

闪存单元



假设浮栅上保存的电荷为 Q_{FG} ，则根据电荷守恒有：

$$(V_{FG} - V_{CG})C_{FC} + V_{FG}(C_{FS} + C_{FB}) + (V_{FG} - V_D)C_{FD} = Q_{FG}$$

$$\Rightarrow V_{FG} = \frac{Q_{FG}}{C_{total}} + \frac{C_{FC}}{C_{total}}V_{CG} + \frac{C_{FD}}{C_{total}}V_D$$

$$\text{其中, } C_{total} = C_{FC} + C_{FS} + C_{FB} + C_{FD}$$

$$\Rightarrow V_{CG} = \frac{C_{total}}{C_{FC}}V_{FG} - \frac{Q_{FG}}{C_{FC}} - \frac{C_{FD}}{C_{FC}}V_D$$

电子是负电荷，这一项是正的


$$V_{FG} \rightarrow V_T(FG), V_{CG} \rightarrow V_T(CG)$$

晶体管导通的最小栅极控制电压为


$$V_T(CG) = \frac{C_{total}}{C_{FC}}V_T(FG) - \frac{Q_{FG}}{C_{FC}} - \frac{C_{FD}}{C_{FC}}V_D$$

其中 $V_T(FG)$ 是浮栅晶体管导通的阈值电压

$$\Delta V_T(CG) = -\frac{\Delta Q_{FG}}{C_{FC}}$$




NOR闪存单元



Signal	Operation		
	Erase	Programming	Read
Bit line 1	Open	6 V	1 V
Bit line 2	Open	0 V	0 V
Source line	12 V	0 V	0 V
Word line 1	0 V	0 V	0 V
Word line 2	0 V	12 V	5 V
Word line 3	0 V	0 V	0 V

- 1、擦除操作：源线接12V，所有字线接0V，位线开路，所有晶体管浮栅中的电子通过隧穿效应转移到源极，数据被擦除，所有存储单元变成低阈值电压的晶体管。
- 2、编程操作：源线接0V，字线2接12V，其他字线接0V，位线1接6V，位线2接0V。被字线和位线选中的晶体管由热电子注入浮栅而被编程，变成高阈值电压管。
- 3、读操作：源线接0V，字线2接5V，其他字线接0V，位线1接1V，位线2接0V。被字线和位线选中的晶体管被读出。单元为低阈值电压时，保存0，晶体管有电流流过；单元为高阈值电压时，保存1，晶体管无电流。

NAND闪存单元




与基于NAND的ROM一样，将8~16个浮栅晶体管串联起来，由于没有接触孔，就可以大大减少面积，比NOR闪存面积减少40%。

NMOS浮栅晶体管默认是耗尽型晶体管，表示保存信息为0。经过编程后，电子注入浮栅，提高阈值电压，使晶体管变成正常阈值晶体管，保存信息为1。

NAND闪存单元

Signal	Operation		
	Erase	Programming	Read
Bit line 1	Open	0 V	1 V
Bit line 2	Open	0 V	1 V
Select line 1	Open	5 V	5 V
Word line 1	0 V	10 V	5 V
Word line 2	0 V	10 V	5 V
Word line 3	0 V	10 V	5 V
Word line 4	0 V	10 V	5 V
Word line 5	0 V	20 V	0 V
Word line 6	0 V	10 V	5 V
Word line 7	0 V	10 V	5 V
Word line 8	0 V	10 V	5 V
Select line 2	Open	0 V	5 V
Source line	Open	0 V	0 V
p-well 2	20 V	0 V	0 V
n-sub	20 V	0 V	0 V


NAND闪存单元利用F-N隧穿机制进行擦除操作：位线和源线、PWell2和衬底接接20V，字线全部接0V，电子从所有晶体管的浮栅转移到PWell2中，所有浮栅晶体管都变成低阈值电压晶体管，严格的说是耗尽管，字线为0V时依然导通。





NAND闪存单元

Signal	Operation		
	Erase	Programming	Read
Bit line 1	Open	0 V	1 V
Bit line 2	Open	0 V	1 V
Select line 1	Open	5 V	5 V
Word line 1	0 V	10 V	5 V
Word line 2	0 V	10 V	5 V
Word line 3	0 V	10 V	5 V
Word line 4	0 V	10 V	5 V
Word line 5	0 V	20 V	0 V
Word line 6	0 V	10 V	5 V
Word line 7	0 V	10 V	5 V
Word line 8	0 V	10 V	5 V
Select line 2	Open	0 V	5 V
Source line	Open	0 V	0 V
p-well 2	20 V	0 V	0 V
n-sub	20 V	0 V	0 V

NAND闪存单元利用F-N隧穿机制进行编程操作：连接位线，断开源线，PWell2和衬底接0。如果写“1”，位线接地，只有被选中的字线接20V电压的晶体管，电子能够隧穿到相应晶体管的浮栅上，使该晶体管阈值电压升高；如果写“0”，位线接高电压6V，单元的阈值电压不变。



NAND Flash擦除和编程操作




擦除是整个page存储器，相当于写1的过程




Erase




Inhibit Erase



Program 0



Do Not Program



Inhibit Program


编程是page中的每一位，写0过程

和上一页相反

NAND闪存单元

Signal	Operation		
	Erase	Programming	Read
Bit line 1	Open	0 V	1 V
Bit line 2	Open	0 V	1 V
Select line 1	Open	5 V	5 V
Word line 1	0 V	10 V	5 V
Word line 2	0 V	10 V	5 V
Word line 3	0 V	10 V	5 V
Word line 4	0 V	10 V	5 V
Word line 5	0 V	20 V	0 V
Word line 6	0 V	10 V	5 V
Word line 7	0 V	10 V	5 V
Word line 8	0 V	10 V	5 V
Select line 2	Open	0 V	5 V
Source line	Open	0 V	0 V
p-well 2	20 V	0 V	0 V
n-sub	20 V	0 V	0 V

NAND闪存单元**读操作**：选中的字线接0V，未被选中的字线接5V，选择线接5V。如果单元保存“1”，则为高阈值电压晶体管，晶体管截止，位线被预充电的电压不变；如果单元保存的是“0”，则为低阈值电压晶体管，晶体管导通，**位线电压被拉低到低电平**。



NOR闪存和NAND闪存对比

表 10.6 NOR 单元与 NAND 单元的特性比较

	NOR	NAND
擦除方法	Fowler-Nordheim 隧穿	Fowler-Nordheim 隧穿
编程方法	热电子注入	Fowler-Nordheim 隧穿
擦除速度	慢	快
编程速度	快	慢
读速度	快	慢
单元尺寸	大	小
可量测性	困难	容易
应用	嵌入式系统	大容量存储


可扩展性

NAND具有更好系统扩展性（NAND Flash，地址和命令只能在I/O[7:0]上传递，数据宽度是8位。）

提高系统的可扩展性，因为没有像其他设备一样用物理大小对应的完全数目的addr引脚，在芯片内部换了芯片的大小等的改动，对于用全部的地址addr的引脚，那么就会引起这些引脚数目的增加，比如容量扩大一倍，地址空间/寻址空间扩大一倍，所以，地址线数目/addr引脚数目，就要多加一个，而对于统一用8个I/O的引脚的Nand Flash，由于对外提供的都是统一的8个引脚，内部的芯片大小的变化或者其他的变化，对于外部使用者（比如编写nand flash驱动的人）来说，不需要关心，只是保证新的芯片，还是遵循同样的接口，同样的时序，同样的命令，就可以了。这样就提高了系统的扩展性。

多电平单元概念

- 为了提高存储密度，采用的方法主要是减小单元面积；
- 每个单元存储一个bit，如果每个单元存储2bit，则相对提高了存储密度。
- 如果Flash的编程过程可以精确控制晶体管的阈值电压(4级 V_{th} ，保存2b)，则可以通过增加判别电平提高存储容量。



- 限制因素：能够用的电荷的范围、编程和读操作的精度、时间长了以后状态漂移。

SLC/MLC/TLC SSD

- SLC = Single-Level Cell，即1bit/cell，速度快寿命长，价格超贵（约MLC 3倍以上的价格），约10万次擦写寿命
- MLC = Multi-Level Cell，即2bit/cell，速度一般，寿命一般，价格一般，约8000---10000次擦写寿命
- TLC = Trinary-Level Cell，即3bit/cell，也有Flash厂家叫8LC，速度慢寿命短，价格便宜，约500次擦写寿命。
- 当前工业界最高密度的Flash芯片：4bit/Cell
- 5bit/cell?? 研究中.....


高密度NAND Flash



- ❑ 43nm CMOS Flash technology
- ❑ 64Gb, 4-bit/cell
- ❑ ABL with 2-sided SA
- ❑ Organization
 - ◆ Dual Plane array
 - ◆ 32Gb / plane
 - ◆ 2K blocks / plane
 - ◆ Block size = 16Mb (4M cells)
 - ◆ 66 NAND string
 - ◆ 8KB page size

闪存电路

- 单元的编程需要20V的电压，但是芯片电源电压一般是5V、3.3V甚至1.8V，需要电荷泵电路产生20V高压。



$$V_{out} = V_{in} + (\gamma V_{DD} - V_T(MN1)) + \dots + (\gamma V_{DD} - V_T(MNn))$$

γ 为升压效率因子

主要内容

- 概述
- 动态随机存储器(DRAM)
- 静态随机存取存储器(SRAM)
- 非易失存储器
- 闪存
- 铁电随机存储器(FRAM)(不要求)

铁电随机存储器(FRAM)

- 感兴趣的同学自学，不要求



存储器：SRAM / DRAM / Flash

■ Static – SRAM

- + 只要电源存在，信息就不丢失 ✕
- + 易失性或者非易失性
- 单元面积大 (每个单元6-T) – 单位芯片面积的BIT数少
 - 比DRAM大4~10倍
 - 比DRAM贵10倍以上
- ++ 由于接口电路简单、读写操作效率高，所以速度快
 - + 在速度重要的场合使用，例如：cache ✓
- + 差动输出
 - o 使用敏感放大器提高读操作性能

■ Dynamic – DRAM

- ++ 单元面积小 (每个单元1-T ~ 3-T) – 单位芯片面积BIT数多
 - + 相同芯片面积密度比SRAM高4~10倍
- 数据存储数据超过1ms，就需要周期性刷新操作
- 易失性的
- 由于接口电路复杂，速度慢
 - 行列访问复用
 - o 用在速度不重要，容量重要的场合，如：计算机主存

存储器：SRAM / DRAM / Flash

■ Flash

- ❑ 以字节的方式电编程
- ❑ 以大块方式电擦除，早期需要整个芯片擦除
- ❑ Flash是特殊的EEPROM
- ❑ NAND flash (vs. NOR flash):
 - NAND：高密度，低成本，是当今存储卡、USB存储盘和SSD盘的主流。读、写速度慢。特殊接口，对其读写要有控制电路才能完成。
 - NOR：密度比NAND低，但是读写速度快，作为程序代码存储元件。有与普通RAM类似的数据线和地址线接口。