

第13章

时钟与输入输出电路

西安交通大学电信微电子学院

国家集成电路人才培养基地

程 军 jcheng@mail.xjtu.edu.cn

2020年5月


主要内容

- 概述
- 静电放电(ESD)保护
- 输入电路
- 输出电流和 $L(di/dt)$ 噪声
- 片内时钟生成和分配
- “闩锁”现象及其预防措施


概述

- 芯片内部和外部的桥梁
 - 信号通路
 - ESD保护
 - 电平匹配: $\text{TTL} \leftrightarrow \text{CMOS}$
 - 提供驱动能力
- 时钟电路
 - 时钟并不是一条理想的导线
- 闩锁保护: 寄生SCR造成电源地的短路

真实的芯片



IO单元




主要内容

- 概述
- 静电放电(ESD)保护
- 输入电路
- 输出电流和 $L(di/dt)$ 噪声
- 片内时钟生成和分配
- “闩锁”现象及其预防措施

静电放电(ESD)保护


- ESD—Electrostatic Discharge;
 - ESD是造成大多数IC受到过度电应力(Electrical Overstress, EOS)破坏的主要因素，这种破坏是永久性的。
- ESD放电模型
 - HBM—Human Body Model
 - MM—Machine Model
 - CDM—Charged-Device Model
 - FIM—Field-Induced Model

ESD保护—ESD模型




(a)

人体模型(HBM, Human Body Model), 模拟带电荷的人体手指触摸芯片



(b)

机器模型(MM, Machine), 由于没有体电阻, 芯片与机器接触受到的破坏更严重




(c)


充电器件模型(CDM, Charged Device Model), 模拟封装好的集成电路在装配或者储运过程中被充电, 然后在运输或者使用中对地放电的行为。

FIM——电场感应模型, 比较少见, 用的不多

ESD测试



Component	HBM	MM
C_c (pF)	100	200
R_s (Ω)	1500	25
L_s (μ H)	5	2.5
C_s (pF)	1	0
C_t (pF)	10	10




HBM模型 C_c 充电到2KV时的放电电流SPICE仿真结果。

经过ESD电流冲击后，芯片可能导致的问题：

- 1、发生闩锁。
- 2、芯片数据手册上的一个或者几个功能失效。

ESD输入保护电路




实际上 V_A 电压被钳位在 $-0.7V \leq V_A \leq V_{DD} + 0.7V$ ，从而使ESD影响最小化。

流过二极管的电流应当限制在几十毫安以下。

有效地保护电路应该能够承受8KV HBM ESD电压或者 $2.6A < I < 8A$


ESD输入保护电路



输出电路的ESD保护电路与输入电路类似，大的驱动晶体管的扩散区到衬底天然就是ESD保护电路，但是要确定是否有足够的保护能力。

采用厚氧MOS晶体管的ESD输入保护电路，在超过3KV HBM ESD保护中更有效。

M₁为厚氧nMOS，为反偏PN结，作为穿通器件，M₂为厚氧nMOS，M₃为薄氧nMOS，M₁和M₂的阈值电压为20~30V。




ESD放电故障，热效应产生的金属熔丝

主要内容


- 概述
- 静电放电(ESD)保护
- 输入电路
- 输出电流和 $L(di/dt)$ 噪声
- 片内时钟生成和分配
- “闩锁”现象及其预防措施

输入电路



$E=0$, $X=A$


E =其他值, X 为高阻




注意：所有不使用的输入端都要用弱上拉电阻接到 V_{DD} 或者用弱下拉电阻接到GND，不允许输入信号悬空。



输入电路——TTL转CMOS




调整pMOS和nMOS尺寸之比，使得该反相器满足 $V_{IL}=0.8$, $V_{IH}=2.0$ 的要求。



$$NM_L = V_{IL} - V_{OL}$$

$$NM_H = V_{OH} - V_{IH}$$



设计使反相器阈值为: $V_{th} = 0.8 + (2.0 - 0.8)/2 = 1.4V$

输入电路

满足TTL输入到CMOS电平的转换电路，调整反相器pMOS和nMOS的尺寸实现。

$$\text{反相器阈值电压为: } V_{th} = \frac{V_{DD} + V_{Tp} + rV_{Tn}}{1 + r} \quad r = \sqrt{\frac{\mu_n C_{ox} W_n / L_n}{\mu_p C_{ox} W_p / L_p}}$$

$$\Rightarrow \frac{W_n / L_n}{W_p / L_p} = \frac{\mu_p}{\mu_n} \left[\frac{V_{DD} + V_{Tp} - V_{th}}{V_{th} - V_{Tn}} \right]^2$$

假如： $V_{DD}=5V$, $\mu_n=3\mu_p$, $V_{Tn}=-V_{Tp}=1.0V$, $V_{th}=1.4V$, 则：

$$\frac{W_n / L_n}{W_p / L_p} = \frac{1}{3} \left[\frac{5 - 1.0 - 1.4}{1.4 - 1.0} \right]^2 = \frac{169}{12}$$



$$r = 6.5$$



$$\text{由式5.65, 得 } V_{IL} = \frac{2V_{out} - V_{DD} + r^2 V_{Tn} + V_{Tp}}{r^2 + 1} = \frac{2V_{out} + 36.35}{43.25}$$

其中 V_{out} 为输入为 V_{IL} 时的输出电压，nMOS饱和，pMOS线性， $I_{DSn}=I_{Dsp}$

$$\frac{r^2}{2}(V_{IL} - V_{Tn})^2 = (V_{DD} - V_{IL} + V_{Tp})(V_{DD} - V_{out}) - \frac{1}{2}(V_{DD} - V_{out})^2$$



输入电路

$$\frac{r^2}{2}(V_{IL} - V_{Tn})^2 = (V_{DD} - V_{IL} + V_{Tp})(V_{DD} - V_{out}) - \frac{1}{2}(V_{DD} - V_{out})^2 \quad \Rightarrow$$


$$\begin{aligned} 21.125(V_{IL} - 1.0)^2 &= (4 - V_{IL})(5 - V_{out}) - \frac{1}{2}(5 - V_{out})^2 \\ \text{由 } V_{IL} &= \frac{2V_{out} - V_{DD} + r^2V_{Tn} + V_{Tp}}{r^2 + 1} = \frac{2V_{out} + 36.35}{43.25} \end{aligned} \quad \left. \begin{array}{l} \\ \\ \end{array} \right\} \begin{array}{l} V_{out} = 4.97V \\ V_{IL} = 1.07V \end{array}$$

$$\begin{aligned} \text{同理(式5.71): } V_{IH} &= \frac{r^2(2V_{out} + V_{Tn}) + V_{DD} + V_{Tp}}{r^2 + 1} = \frac{84.5V_{out} + 47.25}{43.25} \\ \text{其中 } V_{out} \text{ 满足: } \frac{1}{2}(V_{DD} - V_{IH} + V_{Tp})^2 &= r^2 \left[(V_{IH} - V_{Tn})V_{out} - \frac{1}{2}V_{out}^2 \right] \end{aligned} \quad \left. \begin{array}{l} \\ \\ \end{array} \right\} \begin{array}{l} V_{out} = 0.206V \\ V_{IH} = 1.47V \end{array}$$

$V_{IL}=1.07$, $V_{IH}=1.47$ 满足 TTL 电平 $V_{IL}=0.8V$, $V_{IH}=2.0V$ 的要求。

输入电路

要保证电路在任何情况下都能正常工作，必须对工艺条件变化、温度、电源电压等条件的变化进行仔细仿真。**SPICE**模型提供了工艺角仿真。



PM-NM => nominal processing

PH-NL => strong pMOS, weak nMOS process corner

PL-NH => weak pMOS, strong nMOS process corner



常用的工艺角: TT, FF, SS, FS, SF

T: Typical; F: Fast; S: Slow

所谓工艺角，指的是MOS晶体管的**SPICE**模型覆盖所有可能的工艺、温度、电源电压变化造成的器件行为偏差。采用改变模型参数的方法，把晶体管模型分为Normal、Fast和Slow不同的情况。

工艺角仿真的含义(1)

- 电路参数由设计参数分量和噪声参数分量组成;
- 噪声参数表示由于制造工艺起伏和环境波动引起的统计变化;
- 设计参数是确定的, 噪声参数是随机的;
- 电路性能是设计参数和噪声参数的函数;
- 电路性能指标通常由概率分布表征, 概率分布通常是估算出来的;



Performance envelope as a function of process parameters.


Process corners based on speed of NMOS and PMOS devices.

工艺角仿真的含义(2)


- 最坏情况分析是数字集成电路设计中考虑制造工艺容差最常用的方法，与最大化参数成品率方法相比，其计算量和设计工作量都大大减少(便宜)，并且能得到很高的参数成品率。
 - 在确定了设计参数后，由于存在统计波动的噪声参数，使得电路性能会偏离设计的标称值。
 - 最坏情况分析就是要找到在参数波动情况下最差电路性能表现，相对应的有最坏噪声参数。相似的有最好情况分析。
 - 工业芯片的设计通常要在Worst、Best、Norminal情况噪声参数下进行仿真，评估电路性能变化的范围。
 - 如果所有最坏情况的参数值进行的电路仿真都满足技术要求，那么电路的参数成品率至少是 $(1-\rho)\%$ ，很高。 ρ 是最坏情况性能值的概率分布函数。
 - 对于高性能电路，这样的仿真很难全部满足要求。

反相器作为输入Buffer的缺点：可能在工艺角下不全满足要求


输入电路




非反相TTL电平转换输入电路



TTL输出电平: 0.8v, 2v
CMOS输出电平: 0.5v, 4.45v



为什么不能直接使用CMOS反相器作为输入缓冲器？存在什么问题？




带70kΩ下拉电阻的施密特触发器输入电路，1V低阈值电平，4V高阈值电平。详见第8章附录。

主要内容



- 概述
- 静电放电(ESD)保护
- 输入电路
- 输出电流和 $L(di/dt)$ 噪声
- 片内时钟生成和分配
- “闩锁”现象及其预防措施

输出电路

■ 三态输出






CK=1	Z=D
CK=0	Z=HighZ



左边面积比右边的小得多，因为右边有4个驱动晶体管要有足够大的电流能力，并且延时也要小，造成 di/dt 很大。

输出电路



$$I_{\max} = C_{\text{load}} \left(\frac{dV_{\text{out}}}{dt} \right)_{\max} \approx C_{\text{load}} \frac{V_{DD}}{t_s/2}$$

假设 C_{load} 被充电到 V_{DD}

$$I_{\max} \frac{t_s}{2} = C_{\text{load}} V_{DD} \quad \left[\frac{di}{dt} \right]_{\max} \geq \frac{I_{\max}}{t_s/2} = \frac{2I_{\max}}{t_s} = \frac{4C_{\text{load}} V_{DD}}{t_s^2}$$

假设: $C_{\text{load}} = 100\text{pF}$, $t_s = 5\text{ns}$, $L = 2\text{nH}$, 则 $L \left[\frac{di}{dt} \right]_{\max} \geq 160\text{mV}$

如果32位CPU的数据总线工作, 有一半数据同时反转, 则 $16 \times L \left[\frac{di}{dt} \right]_{\max} \geq 2.56\text{V}$


严重问题!

输出电路

- 减小di/dt噪声的方法:

$$\left[\frac{di}{dt} \right]_{\max} \geq \frac{I_{\max}}{t_s / 2} = \frac{2I_{\max}}{t_s} = \frac{4C_{load}V_{DD}}{t_s^2}$$



减小 V_{DD} 和 C_{load} ，增大 t_s ，降低了信号工作的速度。减少同时反转的信号数量。



当 $ST=1$ ， $CK=0$ 时，预充电 Z 以及驱动晶体管的栅极电压到 $V_{DD}/2$ 。当 CK 为高电平时， ST 为0，使得 $(dv_{out})_{\max}=V_{DD}/2$ ，减小了输出信号的摆幅。但是时序变得复杂。

减小di/dt噪声的第一种电路结构

输出电路




Much
reduced
 $[di/dt]_{max}$

仅传输差分信号






输出电路




对输出差分信号进行读取、锁存和电平转移的电路。


双向IO电路




双向IO电路版图



双向IO版图



MOSIS 1.6 μ m双向IO版图




“Neil H.E. Weste”教科书

主要内容

- 概述
- 静电放电(ESD)保护
- 输入电路
- 输出电流和 $L(di/dt)$ 噪声
- 片内时钟生成和分配
- “闩锁”现象及其预防措施

片内时钟生成和分配




- 芯片通过I/O PAD接收外部clock信号或者由内部时钟产生电路产生的时钟。
- 时钟产生电路用于将内部全局时钟对齐外部时钟，例如PLL，或者用于产生其他多相时钟，例如两相不交叠时钟。
- 全局时钟分布在整个芯片上，局部驱动器和“clock gaters”直接驱动时序电路。


片内时钟生成和分配

最简单的片内时钟产生电路

SIMPLE ON-CHIP CLOCK CIRCUIT




频率很不稳定，
受工艺、电压、
温度等影响严重。



PIERCE CRYSTAL OSCILLATOR CIRCUIT
-> GOOD FREQUENCY STABILITY

由晶体振荡器提供稳定的频率。
高性能晶振的稳定性可以到
0.001ppm。

片内时钟生成——PLL



产生频率为参考时钟N倍的内部时钟信号。

图 13.21 锁相环框图






图 13.22 鉴频鉴相器结构




(a)




(b)

图 13.23 鉴频鉴相器产生的输出脉冲

两相不交叠时钟





全芯片时钟信号



H型时钟网络结构


与时钟有关的基本概念:

- 1、skew
- 2、jitter





Clock Skew和Jitter


- Clock should theoretically arrive simultaneously to all sequential circuits.
- Practically it arrives in different times. The differences are called clock **skews**.
- Most systems distribute a global clock and then use local “clock gaters” located near clocked elements.
- Skews result from paths mismatches, process variations and ambient conditions, resulting in physical clocks $\neq$ global clock.
- **Jitter** is rapid clock edge changes (deterministic and random components), occurring by power noise and clock generator jitter. It cannot be compensated.




Clock Skew



减小Skew的方法




(a)



(b)

时钟网络(带有路径匹配)



Clock tree synthesis






图 13.38 一个由计算机辅助设计工具生成的零偏移时钟布线网络的例子




在基于标准单元的设计中，CAD工具时钟树综合器自动产生的时钟网络

X-Tree


Clock Tree——Grid



DEC Alpha CPU的片上时钟网络




Intel Pentium4时钟网络




(b)

Cloc



鱼脊时钟结构

Intel Itanium 2改进H树时钟





高速VLSI系统设计注意

- 时钟信号的理想占空比是50%，信号以理想的占空比在一系列反相缓冲器中进一步传播。时钟信号占空比可以通过占空比稳定电路调整（采用基于电压平均的反馈）。
- 为了抑制互连线的反射，时钟信号的上升和下降时间不能过度减小。
- 通过减小扇出、互连线长度和栅电容，最大限度地减小负载电容。
- 应该通过适当增加 w/h 比率(连线宽度和连线到衬底的垂直距离)降低时钟分布网络的特征阻抗。
- 感性负载可以用来部分抵消时钟接收器(匹配网络)的寄生电容效应。
- 高速芯片内导线间应该保持足够大的间隔以减小线间干扰。用电源线/地线隔离两条高速连线是一种有效的措施。

主要内容

- 概述
- 静电放电(ESD)保护
- 输入电路
- 输出电流和 $L(di/dt)$ 噪声
- 片内时钟生成和分配
- “闩锁”现象及其预防措施


闩锁效应 —— 一种寄生可控硅触发造成电源和地短路的现象




触发闩锁的条件:

- V_{DD} 的上电过程 ✓
- 信号电平高于 V_{DD} 或者低于 V_{SS} ✓
- ESD高压向衬底或阱注入少数载流子
- 多个IO总线驱动器跳变造成 V_{DD} 或者GND瞬态突变
- 阱的寄生PN结漏电产生足够大的横向电流
- 射线、辐射产生足够多的电子空穴对, 触发SCR

R_T 是电流通路上的寄生电阻, 这个值很小。



闩锁效应




Bipolar Current Gains

$$\beta = \frac{I_C}{I_B} > 1 \quad 0 < \alpha = \frac{I_C}{I_E} < 1$$

$$\beta = \frac{\alpha}{1 - \alpha}$$

$$R_{\text{well}} = R_{\text{sub}} = \infty$$



防止产生正反馈的方法：

$\beta_2 \beta_1 < 1$ ，即：

$$\frac{\alpha_1}{1 - \alpha_1} \frac{\alpha_2}{1 - \alpha_2} < 1$$

$$\alpha_1 + \alpha_2 < 1$$

在 $t = t_1 > 0$ 时

$$I_{B1} = X \Rightarrow I_{C1} = \beta_1 X$$

在 $t = t_2 > t_1$ 时

$$I_{B2} = I_{C1} = \beta_1 X \Rightarrow I_{C2} = \beta_2 \beta_1 X$$

如果 $\beta_2 \beta_1 > 1$ ，则形成正反馈

为了防止闩锁效应出现，保持寄生BJT晶体管的低增益很重要。

闩锁效应

考虑阱电阻 R_{well} 和衬底电阻 R_{sub} 后，触发闩锁的增益要求的值变得更大：

$$\alpha_1 + \alpha_2 \geq 1 + \frac{\frac{R_T}{R_{well}}\alpha_1 + \frac{R_T}{R_{sub}}\alpha_2}{\left(\frac{V_{DD}}{V_{BE}} - 2\right)}$$


想要防止闩锁效应，就要尽可能减小 $\alpha_1 + \alpha_2$ 的值，另一方面让不等式右边值尽量大。

减小 α_1 和 α_2 ，减小 R_{well} 和 R_{sub} ，减小 V_{DD}

避免闩锁的版图设计准则：

- 采用接地的P+保护环围绕nMOS晶体管，采用连接到 V_{DD} 的N+保护环环绕pMOS晶体管，这两个措施的目的是减小 R_{well} 和 R_{sub} ，在少数载流子到达BJT基极前就被俘获。
- 使衬底和阱的接触孔尽可能接近MOS晶体管的源极，降低 R_{well} 和 R_{sub} 的值。
 - 保守策略：1个源极至少一个衬底接触孔。
 - 激进策略：5~10个晶体管，提供一个衬底接触孔。
- nMOS衬底接触孔尽可能靠近GND线，pMOS晶体管的阱接触孔尽可能靠近 V_{DD} 线，nMOS管和pMOS管保持适当的距离，以减小 β 值。设计规则保证。

带防止闩锁效应的缓冲器版图



大电流输出缓冲器(晶体管尺寸大)版图, 采用P+和N+保护环, 进一步减小 R_{well} 和 R_{sub}

