



西安交通大学

XI'AN JIAOTONG UNIVERSITY

第16章

VLSI设计方法学

西安交通大学电信学院微电子学系

国家集成电路人才培养基地

程 军 jcheng@mail.xjtu.edu.cn

2021年5月

主要内容

- 综述
- VLSI设计流程
- 层次化设计
- 规范化、模块化和本地化设计
- VLSI的设计风格


早期集成电路的设计

- 早期集成电路设计完全靠手工




Mainframe CAD System (1967)

A Computer Aided Design (CAD) system running on an IBM mainframe was used to design custom ICs at Fairchild in 1967.




Schematic of Intel 4004 (1971)




MOS shift register, 1964

This was the first commercial MOS IC: Robert Norman's 20-bit shift register using 120 p-channel transistors.

早期集成电路的设计



Hand drawn gate layout (Fairchild)



Intel 8088A透明重叠的掩模(1976)



Rubylith Operators (1970)


刻红膜(Mask)



早期的Tape-out
检查版图

<http://www.computerhistory.org/revolution/digital-logic/12/287>

今天的集成电路设计



数字集成电路已经进入 SoC 时代，设计复杂度越来越高，依靠 IP 集成来提高集成电路，但是与芯片制造的进步相比，设计能力的进步还是显得比较慢。


IP: Intellectual Property

硬核: Hardcore

软核: softcore

固核: Firmcore

The Design Productivity Challenge



Source: Sematech

A growing gap between design complexity and design productivity

没有好的设计方法学，根本无法处理一个芯片上几十亿个晶体管的设计，无法满足制造能力的进步，缩小设计与制造之间的差距！！

今天的集成电路设计


CAD/EDA

SYNOPSYS®

cadence™

Mentor
Graphics

Apple A12



Fab/Foundry

TOWERJAZZ

tsmc

UMC

SMIC™

GLOBAL
FOUNDRIES

- ◆ TSMC 7nm工艺
- ◆ 69亿个晶体管
- ◆ 5万亿次的运算能力
- ◆ CPU6核心，最高主频2.5GHz
- ◆ 面积83.27mm²

今天的集成电路设计

Chip Design

CAD/EDA

SYNOPSYS®

cadence™

Mentor
Graphics®



Fab/Foundry

TOWERJAZZ

tsmc

UMC

SMIC™

GLOBAL
FOUNDRIES

DFM: Design For
Manufacture



封装、测试(DFT)

SYNOPSYS[®] cādence[™] Mentor[®]
新思科技 铿腾电子科技 明导国际

A 3D pie chart illustrating the market share distribution. The chart is divided into two segments: a larger segment representing 70% (labeled '三巨头' or 'Top Three') and a smaller segment representing 30% (labeled '其他' or 'Others'). The chart is rendered with a 3D effect, showing the top and side of the pie.

Category	Market Share
三巨头 (Top Three)	70%
其他 (Others)	30%

集成电路的核心软件

数字EDA

模拟EDA

EDA生态图

数字EDA工具/公司:

- RTL级仿真: 芯愿景 (Cenitronix)
- 门级仿真: 芯愿景 (Cenitronix)
- 设计输入: 芯愿景 (Cenitronix)
- 测试激励生成: 芯愿景 (Cenitronix)
- 静态仿真: 芯愿景 (Cenitronix)
- 原型验证: 芯愿景 (Cenitronix)
- 硬件加速: 芯愿景 (Cenitronix)
- 逻辑综合: 芯愿景 (Cenitronix)
- 测试性设计: 芯愿景 (Cenitronix)
- 布局布线: 芯愿景 (Cenitronix)
- 物理验证: 芯愿景 (Cenitronix)
- 寄生提取: 芯愿景 (Cenitronix)
- 时序分析: 芯愿景 (Cenitronix)

模拟EDA工具/公司:

- Spice模型: 芯愿景 (Cenitronix)
- 晶体管仿真: 芯愿景 (Cenitronix)
- 版图绘制: 芯愿景 (Cenitronix)
- 物理验证: 芯愿景 (Cenitronix)
- 寄生提取: 芯愿景 (Cenitronix)
- 后仿真: 芯愿景 (Cenitronix)

EDA公司:

- 芯愿景 (Cenitronix)
- 广立微 (Cagenda)
- 安路科技 (Anlogic)
- 华大九天 (Huada)
- 超逸达 (ChaoYiDa)
- 世纪电子 (Shiji)
- SUNSHINE
- 思瑞芯微 (SMT)
- HyperSilicon CHINA
- ARCAS
- Robel



西安交通大学
XI'AN JIAOTONG UNIVERSITY

“卡脖子”技术（1）

2018年美国制裁中兴事件，认罚14亿美元，屈辱。



2019年5月16日，美国商务部工业和安全局正式宣布，把华为列入“实体名单”，正式制裁华为。华为奋起反击，顽强而艰难！



这是一场没有硝烟的战争



“卡脖子”技术（2）

图表2：中国核心集成电路的国产芯片占有率（单位：%）

系统	设备	核心集成电路	国产芯片占有率
计算机系统	服务器	MPU	0%
	个人电脑	MPU	0%
	工业应用	MCU	2%
通用电子系统	可编程逻辑设备	FPGA/EPLD	0%
	数字信号处理设备	DSP	0%
通信装备	移动通信终端	Applacation Processor	18%
		Communication Processor	22%
		Embedded MPU	0%
		Embedded DSP	0%
内存设备	半导体存储器	DRAM	0%
		NAND FLASH	0%
		NOR FLASH	5%
		Image Processor	5%
显示及视频系统	高清电视/智能电视	Display Processor	5%
		Display Driver	0%

资料来源：前瞻产业研究院整理

@前瞻经济学人APP



“卡脖子”技术（3）

图表3：国家集成电路产业发展推进纲要》规划内容


类别	2015 年	2020 年
销售额	> 3500 亿元	> 8700 亿元
制造	32/38 纳米规模量产	16/14 纳米规模量产
设计	部分重点领域接近国际一流水平	技术达到国际领先水平
封测	中高端销售收入占比 30%以上	技术达到国际领先水平
材料	12 英寸硅片产线应用	进入国际采购体系
设备	65-45nm 关键设备产线应用	进入国际采购体系

资料来源：前瞻产业研究院整理

@前瞻经济学人APP



More Moore and More than Moore




International Technology Road Map for Semiconductors

<http://www.itrs2.net>

主要内容

- 综述
- VLSI设计流程
- 层次化设计
- 规范化、模块化和本地化设计
- VLSI的设计风格

Y图(集成电路设计域)——解决复杂性问题



数字集成电路设计层次:

- 系统级/算法级——C++, matlab, HDL
- 寄存器传输级(RTL)——HDL
- 逻辑级(门级)——HDL/Schematic
- 电路级(晶体管级)——SPICE, Sch
- 版图级(几何级)——GDSII

设计完成的标志:

- 1、性能方面: 功能、时序、速度和功耗满足规范;
 - 2、适当的Die尺寸: 芯片制造成本;
 - 3、时间: 设计成本和上市时间表;
 - 4、可测试性: 测试向量产生;
 - 5、可制造性: 保证成品率;
- 芯片设计就是在所有这些方面取得折衷。

系统级/算法级描述

- 高级的行为抽象系统算法，例如：C语言

```
Port* compute_optimal_route_for_packet
      (Packet_t *packet, Channel_t *channel)
{
    static Queue_t *packet_queue;
    packet_queue = add_packet(packet_queue, packet);
    ...
}
```

- 抽象度高，不含任何时序、电气等物理实现信息；
- 可以作为一个设计开始，可以得到有效的运行模型；
- 由于没有关联到物理实现，在整个项目期间无法始终用象C语言这样的描述完成设计。但是，C语言综合一直是设计自动化(EDA)研究的热点。

Xilinx公司的HLS高层次综合工具在其FPGA设计中，支持C语言的综合。

寄存器传输级(RTL)描述


- 接近硬件实现的周期精确度的模型
 - bit-vector data types and operations as abstraction from bit-level implementation
 - sequential constructs (e.g., if-then-else, while loops) to support modeling of complex control flow
 - 组合逻辑和时序逻辑的建模
 - 通常不考虑延时

```
module mark1;
  reg [31:0] m[0:8192];
  reg [12:0] pc;
  reg [31:0] acc;
  reg[15:0] ir;

  always
  begin
    ir = m[pc];
    if(ir[15:13] == 3b'000)
      pc = m[ir[12:0]];
    else if (ir[15:13] == 3'b010)
      acc = -m[ir[12:0]];
    ...
  end
endmodule
```

门级(Gate Level)/逻辑级描述

- models function in Boolean logic using registers and gates
- various delay models for gates and wires
- Gate level netlist




电路级/晶体管级描述


- PMOS/NMOS——晶体管模型
- Dio/BJT、Resistor、Capacitor模型
- 提供高精度的电路仿真
- 各种电路图
- 最终都会被转换成SPICE语言描述
 - 电路网表(netlist)

版图级描述

- 与集成电路制造掩模版对应
- 实现器件和互联线的多边形
- 集成电路加工的依据



集成电路设计层次



- IC设计是一个不断将设计描述从高层次描述向低层次描述转换的过程;
- 每一个模数过程需要仔细验证，每一个转换过程也需要仔细验证。
- 转换过程可以是EDA工具自动完成的，也可以是人工完成的。

今天的IC设计离不开EDA技术

Design:

- High-Level Synthesis
- Logic Synthesis
- Schematic Capture
- Layout
- PCB Design

Simulation:

- Transistor Simulation
- Logic Simulation
- Hardware Emulation
- Technology CAD
- Field Solvers

Validation:

- ATPG
- BIST

Implementation:

- Place & Route
- CTS
- Memory Compiler
- Layout Editor

Analysis and Verification:

- Functional Verification
- Clock Domain Crossing
- Formal Verification
- Equivalence Checking
- Static Timing Analysis
- Physical Verification

Mask Preparation:

- Optical Proximity Correction (OPC)
- Resolution Enhancement Techniques
- Mask Generation

CAD/EDA

SYNOPSYS

cadence

Mentor
Graphics




Altera: QuartusII
Now is belong to Intel
Quartus Prime

CEC
中国电子
CHINA ELECTRONICS




华大九天

SOC集成电路设计流程



数模混合IC设计


软硬件协同



简化设计流程

简单地说，数字集成电路设计的流程，就是不断地将数字系统的描述从高层次向低层次转换的过程，中间伴随着不断的验证。

这种转换一直到版图阶段结束。





主要内容


- 综述
- VLSI设计流程
- 层次化设计
- 规范化、模块化和本地化设计
- VLSI的设计风格

层次化设计


模块化/层次化设计：模块化设计使得设计好的电路可以被重用，层次化使得设计理解起来更加容易。每一个电路都可以在行为域、结构域和物理域被描述。




层次化设计



层次化设计——16位加法器层次




16位加法器完整版图




16-bit adder
complete layout


16位加法器版图层次




4-bit adder with
Manchester carry



Carry/propagate
circuit layout



Manchester carry
circuit layout



Output buffer/latch
circuit layout

主要内容

- 综述
- VLSI设计流程
- 层次化设计
- 规范化、模块化和本地化设计
- VLSI的设计风格

层次化、规范化、模块化、本地化


- 层次化设计不断将电路分解成子模块电路，直到子模块电路可以被设计和描述，降低了子模块电路设计的复杂度；
- 规范化是指要让整个系统由功能尽可能相似的子模块构成，减少子模块数量，提高子模块的重复利用率；一个电路尽量由相同的子模块构成，例如一个由完全相同的单元构成的阵列结构的设计。
- 模块化意味着所设计的子电路具有很好的功能定义和接口，便于重复使用；模块化设计使得设计可以由多人并行进行；定义良好的接口使得每个模块不受外部模块的影响。
- 本地化指的是保证模块间的连线尽可能短，子模块之间尽量不出现长距离连线。

主要内容


- 综述
- VLSI设计流程
- 层次化设计
- 规范化、模块化和本地化设计
- VLSI的设计风格

VLSI设计风格

根据数字集成电路版图设计方法的不同，设计风格可以分为：
全定制、**半定制**、**可编程逻辑器件**，数字集成电路主要是半定制方法设计的(ASIC)，少批量的产品用FPGA。




The Custom Approach




Intel 4004

Courtesy Intel


Transition to Automation and Regular Structures




Intel 4004 ('71)




Intel 8080



Intel 8085



Intel 8286



Intel 8486


Courtesy Intel

全定制(Full Custom)设计


- 版图完全由设计者重新设计，不采用任何库，所有晶体管由手工设计开发；
- 设计效率极低，开发成本非常高；
- 只适合于存储器这样的重复率极高的电路产品；或者性能要求极高、其他设计方法无法满足要求的产品，例如：高性能CPU，DRAM和SRAM等。
- 模拟电路因为设计方法不支持的原因，只能采用全定制设计；
- 数字电路一般不用全定制来设计，主要原因是数字电路规模大，全定制设计效率低、设计时间长、成本极高，一般产品无法接受这么长的设计时间。

全定制设计——一位全加器

Following the partitioning, the transistor level design of the building block is generated and simulated.






The example shows a 1-bit full-adder schematic and its SPICE simulation results.




全定制设计

The main objective of full custom design is to ensure fine-grained regularity and modularity.




全定制设计




A carefully crafted full custom block can be placed both along the X and Y axis to form an interconnected two-dimensional array.

Example:

Data-path cells




全定制设计——SRAM单元




尽可能缩小单元面积

全定制设计——电路图到版图的映射




Manual full-custom design can be very challenging and time consuming, especially if the low level regularity is not well defined !

全定制集成电路设计流程



VLSI设计风格



半定制设计风格

■ 基于HDL的设计

1980's

Hardware Description Languages (HDL) were conceived to facilitate the information exchange between design groups.

1990's

The increasing computation power led to the introduction of logic synthesizers that can translate the description in HDL into a synthesized gate-level net-list of the design.


2000's

Modern synthesis algorithms can optimize a digital design and explore different alternatives to identify the design that best meets the requirements.


基于HDL的设计

The design is synthesized and mapped into the target technology.


The logic gates have one-to-one equivalents as **standard cells** in the target technology.




标准单元




AND



DFF




INV




XOR


标准单元



标准单元




标准单元



Rows of standard cells with routing channels between them

Memory array

标准单元设计




含有一个标准单元模块
和三个存储器模块的芯
片版图




门阵列


two-step manufacture :



门阵列基本单元




Using oxide-isolation




Using gate-isolation


门阵列在定制前



Before customization



门海芯片




Random Logic

Memory
Subsystem

LSI Logic LEA300K
(0.6 μm CMOS)


Courtesy LSI Logic

半定制集成电路设计流程



Standard Cell: 设计灵活, core和IO都是100%利用率; 需要全部的制造步骤
Mask Gate Array: 无法达到100%利用率, 不够灵活, 无法支持模拟电路, 制造周期短, 批量大可以降低成本。

VLSI设计风格





设计周期短，不需要物理制造过程，适合于小规模ASIC和快速的原型设计。


FPGA设计

□ FPGA – Field Programmable Gate Array

- 可配置的逻辑模块构成的阵列，可编程的互连线结构
- 快速实现设计原型(prototyping), 非常适合小批量实验产品，设计成本低
- 使用硬件描述语言HDL (hardware description language)设计




Fuse-Based FPGA——Anti Fuse



Open by default, closed by applying current pulse


From Smith97

金属—金属反熔丝




- QuickLogic公司FPGA编程元件;
- 由钨、钛、硅的合金构成, 电阻率低;
- 金属与金属直接编程连接, 减小了寄生电容;
- 导通电阻小(平均 50Ω)、高密度、抗辐射;

SRAM编程元件




- 可以多次编程，实现ISP构建系统，使硬件容易升级。
- 标准CMOS工艺，成本低。
- 易失性元件，需要外接永久存储器，保密性差。
- 编程元件面积比反熔丝大。


(a)




(b)




(c)



浮栅编程元件




(a)浮栅器件截面图




(b)原理图符号

- 1967年由Kahng和Sze提出；
- 浮栅使MOS跨导降低、阈值电压可编程；
- 也被称为浮栅雪崩注入MOS(floating-gate avalanche-injection MOS, FAMOS)晶体管。


Array-Based Programmable Logic



PLA




PROM



PAL

- ⊕ Indicates programmable connection
- Indicates fixed connection


Programming a PROM



$$f_0 = x_0 x_1 + \overline{x_2}$$

$$f_1 = x_0 x_1 x_2 + \overline{x_2} + \overline{x_0} x_1$$


More Complex PAL



i inputs, j minterms/macrocell, k macrocells


From Smith97

2-input mux as programmable logic block




Configuration			F=
A	B	S	
0	0	0	0
0	X	1	X
0	Y	1	Y
0	Y	X	XY
X	0	Y	XY
Y	0	X	$\overline{XY}$
Y	1	X	X 1 Y
1	0	X	$\overline{X}$
1	0	Y	$\overline{Y}$
1	1	1	1

Logic Cell of Actel Fuse-Based FPGA




Look-up Table Based Logic Cell




基于SRAM的函数发生器单元

现场可编程门阵列(FPGA)




CLB内部结构





Logic Function模块由查找表构成，可以实现任意4输入布尔函数。


可编程互连线



可编程互连线



可编程开关阵列晶体管结构



Courtesy Dehon and Wawrzyniek

不同设计风格优缺点

- 全定制(Full Custom)设计:
 - 功耗、性能、面积可以得到完全优化,
 - 高度复杂性, 成本高、time-to-market, 高风险。
- 标准单元(Standard Cell)设计:
 - 简单、快速、可靠, EDA工具支持好;
 - 只能完成数字电路设计, 功耗、面积可能过大;
 - 目前最广使用的设计方法。
- 门阵列(Gate Array)设计:
 - 减少了掩模成本和制造周期;
 - 只能是数字电路, 性能受到限制;
- FPGA:
 - 不需要硅片的制造加工, 非常便宜;
 - 性能受限, 单个芯片成本高, 批量大的时候不划算。

半定制