



西安交通大学
XI'AN JIAOTONG UNIVERSITY

数字集成电路设计

西安交通大学
微电子学院

程 军

jcheng@mail.xjtu.edu.cn

2023年8月



西安交通大学
XI'AN JIAOTONG UNIVERSITY

第1章 概论

西安交通大学电信学院微电子学院

程 军 jcheng@mail.xjtu.edu.cn

8/28/2023

第1章 大纲

- 课程概要
- 数字集成电路
 - 发展历史
 - 研究内容、为什么要研究
 - 集成电路成本
- VLSI设计方法学、设计流程、设计风格、计算机辅助设计技术（EDA）
 - 放在课程最后专门有一节介绍
- 自学课本的第4章SPICE
- 器件

关于我



- 2004年博士毕业，2008年到IMEC进修
- 副教授，微电子学院本科教学副院长
- 研究领域
 - 数模混合集成电路：ADC/DAC，电源管理芯片
 - 嵌入式MCU设计
 - AI电路/卷积神经网络在FPGA和嵌入式系统中的实现
- 办公室/联系方式
 - 西一楼243、创新港4号巨构4026
 - jcheng@xjtu.edu.cn、13152019368(微信)

课程简介

- 本课程是微电子科学与工程专业的**专业核心课**，是MOS数字集成电路分析与设计的**入门课程**，主要学习与硅基MOS工艺、特别是与CMOS工艺相关联的**数字集成电路分析与设计的基础知识**。
- 本课程侧重分析讨论CMOS数字电路**基本单元**的**电路结构**、**静态和动态性能**参数的计算、**版图**设计等。通过本课程的学习，建立数字集成电路的基本概念、分析方法、电路设计思想，为今后分析与设计比较复杂的数字集成电路奠定必要的基础。
- **实践课程：** HSPICE实验、另安排有“数字集成电路专题实验”课。
- **先修课：** 半导体物理学、半导体器件、电路、数字逻辑电路

参考书(I)——教材

- Sung-Mo Kang, Yusuf Leblebici, Chulwoo Kim "CMOS Digital Integrated Circuits—Analysis and Design, 4th Edition", McGraw-Hill Education, 2014,1
- 中文版：王志功，窦建华 译，CMOS数字集成电路——分析与设计（第4版），电子工业出版社，2015年4月



勘误文件

CMOS 数字集成电路——分析与设计（第四版）勘误

西安交通大学 微电子学院 程军

- 中文版翻译的错误比较多
- 请大家自行下载勘误文件，对照文件更正书中的错误
- 文件位置：思源学堂->课程资源

目录

“第 6 章 MOS 反相器的开关特性和体效应”更正为“第 6 章 MOS 反相器的开关特性和互连线效应”

“第 14 章 产品化设计”更正为“第 14 章 可制造性设计”

P11,

“图 1.14 包含全加器的连锁加法器链”更正为“图 1.14 由全加器组成的行波进位加法器框图”

“图 1.15 4 位连锁加法器阵列的掩模版图”更正为“图 1.15 4 位行波进位加法器阵列的掩模版图”

P13,

图 1.17 中的标注：“成品”更正为“全定制”，“半成品”更正“半定制”

第 5 段，“大约每两年就有一种新的技术产生，”更正为“大约每两年就有一种新的**工艺**产生”

第 6 段，“这就为芯片在当前技术窗口(Technology Window)”更正为“这就为芯片在当前**工艺**窗口(Technology Window)”

P14,

1.5 小节中，所有的“性能域”更正为“**行为域**”

P15,

图 1.19 中，标注“性能域”更正为“**行为域**”

P18,

1.7 小节的一段，“图 1.25 所示的是一个两路到一路的复接器”更正为“图 1.25 所示的是一个两路到一路的多路选择器”

1.7 小节的最后一段，“限制时间操作应在本地执行而不需要…”更正为“时间紧(time-critical)的操作应在本地执行而不需要…”

P23,

基于标准单元的设计 中

“基于标准单元的设计风格是最流行的全定制设计风格”更正为“基于标准单元的设计风格是最流行的**半定制**设计风格”

“D 门锁器”更正为“D **锁存器**”

“每种门都可以通过多种方式来实现”更正为“每种门都有多种版本的实现”


“错误仿真模型”更正为“故障仿真模型”

“为了使单元 p 的布局 and 单元之间…”更正为“为了使单元的布局 and 单元之间…”





参考书(II)

- Rabaey J., Chandrakasan A, Nikolic B., “Digital integrated circuits – A design perspective – Second edition”, pearson education inc., New Jersey, 2003年；清华大学出版社影印版
- 中文版：周润德等译，数字集成电路——电路、系统和设计，电子工业出版社，2004年10月



参考书(III)

- Neil H. E. Weste, David Harris, CMOS VLSI Design--Circuits and Systems Perspective (4th Edition), Addison Wesley, 电子工业出版社影印版, 2011年8月
- 中文译本: (美) Neil H.E.Weste, David Harris, 周润德译, CMOS超大规模集成电路设计(第4版) -- CMOS VLSI Design : A Circuits and Systems Perspective (4th Edition), 电子工业出版社, 2012年7月



思源学堂: syxt.xjtu.edu.cn

⚠ 不安全 | syxt.xjtu.edu.cn



西安交通大学
XI'AN JIAOTONG UNIVERSITY

思源学堂

Q 请输入关键字

搜索

学堂首页

通知公告

教学名师

精品课程

精品教材

成果获奖

通识课程

学堂数据

工具平台

帮助文档

关于学堂



在线课程 MOOC

越临近梦想，
等待的心如小鹿乱撞。
艰辛在灿烂背后，
笑容追逐着光芒。
明天就来了
迎来了历史的辉煌。
面对明天的明天，我们依然要
展翅，展翅飞翔。
生命的翅膀，总是硬梆梆。

1 2 3 4 5

用户登录 LOGIN

数字化校园
统一身份认证平台

登录入口 >>

访问人次计数: 0004527373

通知公告 NEWS

更多 >>



课程主持人: 张文丽 课程详情 >>>



《西迁教授谈教学》
西迁教授谈教学系列访谈课程宣传片



《大学计算机》
在线开放课程宣传片



《大学日语》
在线开放课程宣传片



《理论力学》
在线开放课程宣传片



《大学物理-电磁学》
在线开放课程宣传片

2021-05-17

思源教学沙龙活动-《大学日语》线上一流...

2021-05-08

陕西省一流课程“助金计划”第二期研讨...

4月28日下午，由我校主办的陕西省一流课程“助金计划”第二期活动走进西安电子科技大学。本次活动以...

2021-01-14

思源教学沙龙活动——混合式教学法的应...

精品课程 COURSES

更多 >>



西安交通大学
XI'AN JIAOTONG UNIVERSITY

思源学堂

■ 课前——思源学堂

- 上传课件、发布教学大纲、明确考核要求、开展课前预习、预习测验等

■ 课中

- 雨课堂

■ 课后——思源学堂

- 在线答疑(讨论区)、在线布置作业/提交作业、在线作业批改/成绩发布等
- 请大家提交作业时使用PDF或者word文件格式！！

思源学堂页面



西安交通大学
XI'AN JIAOTONG UNIVERSITY

电子与信息学部 程军 2

我的主页 关注的课程 课堂视频 综合教学服务平台 系统管理

课程简介

课程简介

EELC421805数字集成电路设计01(20221)

课程简介 课程大纲 课程考核方式 教学安排 课程资源 课程通知 课程视频 作业和测验 讨论区 我的成绩

课程管理 控制面板 文件 课程工具 评估 评分中心 用户和小组 定制 压缩包和实用工具 帮助

课程简介

创建内容 评估 工具 合作伙伴内容

课程简介

“数字集成电路设计”课程简介

课程编号: EELC421805

学分: 3

授课学时: 48 实验学时: 0 课外学时: 36

课程内容简介:

本课程是微电子科学与工程专业的专业核心课,是MOS数字集成电路分析与设计的入门课程,主要学习与硅基MOS工艺、特别是与CMOS工艺相关联的数字集成电路分析与设计的基础知识。主要内容包括:简介MOS集成电路制造工艺、MOS晶体管的版图、MOS晶体管的电特性,集成电路中的寄生电容和寄生电阻;MOS反相器和CMOS反相器,组合逻辑电路,时序逻辑电路,传输门逻辑电路,动态逻辑电路,半导体存储器,输入/输出电路的设计,以及全定制数字集成电路设计流程和设计方法学等。

本课程侧重分析讨论以上所提到单元的电路结构、静态和动态参数的计算、版图设计等。通过本课程的学习,为今后分析与设计比较复杂的数字集成电路奠定必要的基础。

课外实践内容: 另安排有“数字集成电路专题实验”课。

先修课: 半导体物理学、半导体器件、电路、数字逻辑电路

课程水平: [电子工程类] 三年级本科生

教学手段: 线下课堂教学。课程资料下载、答疑和讨论、作业布置和提交、测验等在思源学堂<http://syxt.xjtu.edu.cn>发布,可以通过微信群“微电子2020级”进行答疑和讨论。

授课时间: 1-12周,每周二上午1、2节课、周五下午5、6节。

授课地点: 兴庆校区东一楼东1东-330。

思源学堂：讨论区

思源学堂：讨论区

讨论区

讨论是鼓励学生批判性地思考您的课程作业并彼此交流想法的一种很好方式。您可以围绕课程中的某一节课创建讨论，也可以针对整个课程笼统地创建讨论。更多帮助

论坛	描述	帖子总数	未读帖子	对我的回复	参与者总数
第1章讨论话题	大家可以这个地方讨论、答疑第一章学习的内容。	5	0	0	3
第5章反相器静态特性讨论区		114	0	0	22
第6章反相器动态特性和互连线延时	关于反相器延时和互连线延时的内容可以在这个地方讨论	40	0	0	11
第7章CMOS组合逻辑讨论区	CMOS互补逻辑的组合逻辑电路可以在这个讨论区提问	52	0	0	10
第8章时序逻辑讨论区	第8章时序逻辑电路的问题可以在这个讨论区进行提问	55	0	0	14
Hspice软件使用	Hspice软件工具的使用问题可以在这里提问和讨论	69	0	0	12
第9章动态逻辑讨论区	本区讨论动态逻辑电路的问题。	56	0	0	13
第10章半导体存储器讨论区	第10章的学习有疑问的可以在这里讨论。	58	0	0	11
第13章和第16章问题讨论	这里讨论本学上上述章节以外的其他内容	43	0	0	8

在线学习平台: class.xjtu.edu.cn

class.xjtu.edu.cn/user/index

西安交通大学
XI'AN JIAOTONG UNIVERSITY

在线学习平台 公开课 资源 题库 APP 帮助

日历 我的主页 程军 简体中文



程军
教师

课程建设

学生管理

账户设置

共在4门课程中进行教学活动

其中私有课程4门, 公开课程0门, 审核中0门, 已通过0门, 未通过0门 [查看课程 >](#)

我的教学

首页

我的课程

公告

我的资源

文件

互动教材

录播教材

个人题库

量规

我的分享

我的关注

我的收藏

账户管理

个人设置

动态 最新内容

欢迎加入!
2020.03.11 18:03

欢迎来到在线学习平台!

在这里, 教师可以进行线上授课, 发布教材和作业测试, 提升教学效率; 学生可以随时获取课程动态, 学习课程内容并完成各种学习活动;

还有更多丰富的功能, 期待你的发现和体验。

我们诚挚的期望这个平台带给您更加优秀的教学互动体验, 让教与学更简单!

在线学习平台

最近访问

数字集成电路设计
电子与信息学部

概率统计与随机过程
电子与信息学部

半导体数字集成电路
电子与信息学部

半导体数字集成电路
电子与信息学部

23 待办事项

所在课程暂没有待办事项

课程讲述主要内容

- 概论
 - CMOS反相器
 - MOS反相器的静态特性
 - MOS反相器的开关特性和互联线的影响
 - CMOS组合逻辑电路
 - CMOS时序逻辑电路
 - 动态逻辑电路
 - 半导体存储器
 - 时钟电路和输入输出电路
 - 其他: 设计方法学, 时序问题, EDA设计工具等
- 基础
- 重点
- 基础

课程考核方式

■ 平时成绩40%

- 包括测验(10%)和作业/实验(30%);
- 无故缺勤2次以上, 平时出勤成绩为0;
- 作业后面每周1次, 大概12次;
 - 无故不交作业1/3次数, 不能参加考试;
 - 有抄袭作业者, 两人的当次作业记为0分;


■ 期末考试成绩占60%

■ 关于课程的难度

第1章 大纲

- 课程概要
- 数字集成电路
 - 发展历史
 - 研究内容、为什么要研究
 - 集成电路成本
- VLSI设计方法学、设计流程、设计风格、计算机辅助设计技术（EDA）
 - 放在课程最后专门有一节介绍
- 自学课本的第4章SPICE
- 器件

第一台计算机




- Babbage差分机和分析机(difference engine /Analytical Engine, 未完成)（1832），25000个元件，13600kg，成本17470英镑；昂贵！



ENIAC: 第一台通用电子计算机(1946)

Electronic Numerical Integrator And Computer



美宾夕法尼亚大学研制，用于计算炮弹的轨道。

长30.48米，宽6米，高2.4米，占地面积约170平方米，30个操作台，**重达30英吨，耗电量150千瓦，造价48万美元。**它包含了17,468根真空管（电子管）7,200根晶体二极管，1,500个中转，70,000个电阻器，10,000个电容器，1500个继电器，6000多个开关，计算速度是每秒5000次加法或400次乘法，是使用继电器运转的机电式计算机的1000倍、手工计算的20万倍。

晶体管的革命

However, they found amplification phenomenon when investigating Ge surface when putting needles.

This is the 1st Transistor:

**Not Field Effect Transistor,
But Bipolar Transistor (another mechanism)**

1947年12月23日
第一个点接触式
NPN Ge晶体管

发明者:

W. Schokley

J. Bardeen

W. Brattain

1947: 1st transistor



Bipolar using Ge

J. Bardeen

W. Bratten,



W. Shockley 半导体面科

获得1956年
Nobel物理奖




西安交通大学
XI'AN JIAOTONG UNIVERSITY

集成电路的发明(1)

- 1952年5月，英国科学家G. W. A. Dummer第一次提出了集成电路的设想。
- 1958年以德克萨斯仪器公司（TI）的科学家基尔比(Claire Kilby)为首的研究小组研制出了世界上第一块集成电路，并于1959年公布了该结果。

集成电路的发明(2)


获得2000年Nobel物理奖



1958年世界上第一块集成电路：锗衬底上形成台面双极晶体管和电阻，总共12个器件，用超声焊接引线将器件连起来。

集成电路的发明(3)

Kilby 的专利 (1964年)




集成电路的发明(4)

■ 平面工艺的发明:

1959年7月， 美国Fairchild 公司的Noyce发明第一块单片集成电路，利用二氧化硅膜制成平面晶体管，并用淀积在二氧化硅膜上的金属铝和二氧化硅膜密接在一起形成导电膜作为元器件间的电的连接(布线)。这是单片集成电路的雏形，是与现在的硅集成电路直接有关的发明。由此，将平面技术、照相腐蚀和布线技术组合起来，获得大量生产集成电路的可能性。

集成电路的发明(5)


FIRST MONOLITHIC IC BY R. N. NOYCE
(US Patent 2,981,877 filed July 1959, granted 1961)



Noyce发明的第一块单片集成电路



集成电路的发明(6)




Noyce的第一块
单片集成电路专
利（1961年）

Kilby 和 Noyce

- 谁是赢家？
- 集成电路发明人之争——共同发明人
 - 如果按照基尔比的发明，生产出来的“模块”是没有市场，也没有发展前途的。但是，在“把电路和元器件集成到一起”的专利上，基尔比又比诺伊斯略早。
 - 1966 年，法庭最终裁定将集成电路想法（混合型集成电路）的发明权授予了基尔比，将今天使用的封装到一个芯片中的集成电路（真正意义上的集成电路），以及制造工艺的发明权授予了诺伊斯。
 - 他们分别所在的德州仪器公司和仙童公司也因此达成协议，共享集成电路的专利，并且都因此获得了巨大的利益。
- Kilby 获得诺贝尔物理学奖(2000年度)
 - 但是Noyce没有获奖，为什么？

第一块逻辑集成电路





- bipolar logic, 1960's



ECL 3输入门,
Motorola 1966

第一个MOS晶体管

1960: First MOSFET
by D. Kahng and M. Atalla



Top View



Si/SiO₂ Interface is
extraordinarily good


半导体材料

By 岩井洋教授演讲文稿



西安交通大学
XI'AN JIAOTONG UNIVERSITY

第一个单片微处理器



Intel公司4004, 1971
2250 transistors
108KHz operation

<http://www.4004.com/>



集成电路发展的里程碑事件(1)

- 1947年：肖克莱等人发明了晶体管，这是微电子技术发展中第一个里程碑
- 1950年：结型晶体管(JFET)诞生；
- 1956年：C S Fuller发明了扩散工艺；
- 1958年：仙童公司Robert Noyce与德仪公司基尔比间隔数月分别发明了集成电路，开创了世界微电子学的历史；
- 1959年：平面工艺的发明；
- 1960年：H H Loo和E Castellani发明了光刻工艺；
- 1960年：MOS场效应晶体管发明；
- 1963年：F. M. Wanlass和C. T. Sah（萨支唐）首次提出CMOS技术，今天95%以上的集成电路芯片都是基于CMOS工艺；
- 1964年：Intel的戈登摩尔提出摩尔定律，预测晶体管集成度将会每18个月增加1倍；
- 1967年：施敏(Simon Sze)等人发明非易失存储技术，为现代flash存储器奠基
- 1968年：Dennard发明单晶体管DRAM
- 1971年：全球第一个微处理器4004由Intel公司推出，采用的是NMOS工艺，这是一个里程碑式的发明
- 1979年：Intel推出5MHz 8088微处理器，之后，IBM基于8088推出全球第一台PC；
- 1985年：32位微处理器80386问世，时钟频率20MHz



集成电路发展的里程碑事件(2)


- 1987年：张忠谋创建TSMC，开创了集成电路设计和制造分离的代工模式
- 1989年：486微处理器推出，25MHz，1 μ m工艺，后来50MHz芯片采用0.8 μ m工艺；
- 1993年：66MHz奔腾处理器推出，采用0.6 μ m工艺；
- 1995年：Pentium Pro, 133MHz，采用0.6-0.35 μ m工艺；
- 1997年：IBM公司首次宣布铜互连线工艺；
- 1999年：奔腾III问世，450MHz，采用0.25 μ m工艺，后采用0.18 μ m工艺；
- 1999年：UC伯克利的胡正明教授等人发明FinFET（3D-MOS技术）
- 2000年：中芯国际（SMIC）成立，中国最大的芯片制造商
- 2003年：奔腾4 E系列推出，采用90nm工艺。
- 2005年：intel 酷睿2系列上市，采用65nm工艺。
- 2007年：基于全新45纳米High-K工艺的intel酷睿2 E7/E8/E9上市
- 2010年：ASML 发布概念性的EUV光刻技术，启EUV光刻系统的新时代
- 2012年：FinFET技术在intel的22nm工艺量产，使摩尔定律得以再延续
- 2014年：Intel 14nm工艺量产
- 2019年：TSMC 5nm工艺量产
- 2022年：IBM 宣布研制出全球首颗2nm工艺的芯片



Intel 处理器




- Intel Pentium 4
(Northwood核心, 2005年左右)
5千5百万个晶体管; 采用
0.13um工艺, 时钟1.5GHz





- Intel 酷睿6核处理器: i7-980X, 2010年左右。
11.7亿个晶体管,
采用32nm工艺,
3.33GHz时钟,

苹果A14手机SoC



- ◆ 2020年9月
- ◆ TSMC 5nm工艺
- ◆ **118亿**个晶体管
- ◆ 6核CPU +
- ◆ 最高主频高达2.99GHz
- ◆ 面积88mm²

华为麒麟9000手机SoC





- ◆ TSMC 5nm工艺
- ◆ 153亿个晶体管
- ◆ 8核CPU+24核GPU
- ◆ 2大+1小NPU
- ◆ 最高主频高达3.13GHz
- ◆ 面积106mm²(估)

华为海思手机芯片最后的绝唱！！



苹果M1芯片——最强桌面CPU



- ◆ 2020年11月，TSMC 5nm 工艺
- ◆ 160亿个晶体管
- ◆ 8核CPU+8核GPU+16核NPU
- ◆ 最高主频高达2.8GHz
- ◆ 面积432mm²
- ◆ 可同时运行25000个线程

2022年3月发布更强大的M1 Ultra=2个M1 Max


TSMC 5nm工艺，1140 亿颗晶体管、20 核CPU、最高 64 核 GPU、32 核神经网络引擎、2.5TB / s 数据传输速率、800GB / s 内存带宽、最高 128GB 统一内存



摩尔定律

- 1965年，还在仙童公司的Gordon Moore(Intel公司创始人、前董事长)发现芯片上的晶体管数目每隔18个月或者24个月翻一番；
- He made a prediction that semiconductor technology will double its effectiveness every 18 months
- **Min. transistor feature size decreases by 0.7X every three years**
- **True for at least 30 years!**
- Was he right?

摩尔定律




Electronics, April 19, 1965.


摩尔定律——Intel公司的CPU发展




4004, 1971,
10um, 2300个晶
体管




8008, 1972,
10um, 3500个
晶体管




8080, 1974, 6um,
4500个晶体管




8086, 1978, 3um,
29000个晶体管




80286, 1982, 1.5um,
134000个晶体管




80386, 1985, 1um,
275000个晶体管




80486, 1989, 1um,
120万晶体管




Pentium, 1993,
0.8um, 310万晶体管



Pentium pro, 1995,
0.35um, 550万晶体管



Pentium II, 1997,
0.35um, 750万晶体管



Pentium III, 1999,
0.25um, 950万晶体管




Pentium IV Willamette,
2000, 0.18um, 2800万
晶体管




Pentium IV northwood,
2002, 0.13um, 5500万
晶体管



摩尔定律——Intel公司的CPU发展



酷睿6核处理器：i7-980X，2010年，32nm，11.7亿个晶体管




第4代4核酷睿i7-4790K，2014年，22nm FinFET，14亿个晶体管


历史的发展证明了摩尔定律的正确性，英特尔公司公布的统计结果显示：在1971年4004处理器的单个芯片上集成了2300个晶体管，70年代末的8088集成了大约29000个，1997年的奔腾II处理器上已经集成了750万个。从1971到1997的13个翻番周期内实际的增长倍数3261倍与理论上3200倍是相当接近的。

46


Moore's law in Microprocessors



Moore's law in DRAM



Moore's law in Minimum Feature Size






特征尺寸：最小栅长，或者最小宽度的第一层金属的中心距离（half-pitch）
ITRS: International Technology Roadmap for Semiconductor

Moore's law in Cost

Embargo until 8-11-14, 9 am PDT

Cost per Transistor



Intel 14 nm Continues to Deliver Lower
Cost per Transistor



39

1959年，一块芯片上有6个晶体管，折合每个晶体管10美元；1971年，一块芯片上有2000个晶体管，折合每个晶体管0.3美元；2004年，一块芯片上有上百亿个晶体管，单个晶体管价格跌至十亿分之一美元。

波音737如果按照这样的规律降价，那么一架波音737现在只有50美元(2010年)




西安交通大学
XI'AN JIAOTONG UNIVERSITY

摩尔定律扩展

后人对摩尔定律加以扩展：


即集成电路的发展：**工艺**每三年升级一代，**集成度**每三年翻二番、**特征线宽**约缩小30%左右，逻辑电路（以CPU为代表）的**工作频率**提高约30%

摩尔定律 (频率)




Lead Microprocessors frequency doubles every 2 years

摩尔定律 (功耗)




Lead Microprocessors power continues to increase

摩尔定律 (功耗)




Lead Microprocessors power continues to increase

摩尔定律 (功耗)




Lead Microprocessors power continues to increase

摩尔定律 (功耗)




Lead Microprocessors power continues to increase

功耗会成为主要问题



Power delivery and dissipation will be prohibitive


功耗密度



Courtesy, Intel




功耗密度



Courtesy, Intel




功耗密度



Courtesy, Intel




功耗密度




Courtesy, Intel

功耗密度




功耗密度




Courtesy, Intel

功耗密度



Courtesy, Intel


功耗密度



Courtesy, Intel



功耗密度



Courtesy, Intel

■ 功耗密度太高无法使晶体管保持低的结温

集成电路技术是近50年来发展最快的技术


年 份 特征参数	1959	1970-1971	2000	比率
设计规则 μm	25	8	0.18	140 ↓
电源电压 V_{DD} (伏)	5	5	1.5	3 ↓
硅片直径尺寸 (mm)	5	30	300	60 ↑
集成度	6	2×10^3	2×10^9	3×10^8 ↑
DRAM密度 (bit)		1K	1G	10^6 ↑
微处理器时钟频率(Hz)		750K	1G	$>10^3$ ↑
平均晶体管价格\$	10	0.3	10^{-6}	10^{-7} ↓

按此比率下降，小汽车价格不到1美分


From S.M.SZE

摩尔定律——极限？

- 摩尔定律实际上是一个商业定律。经过50多年，集成电路产业的发展证实了摩尔定律的正确性，但是摩尔定律还能有多长时间的生命力？
- **Moore' Law**能否继续延续？




进入介观物理尺度后的物理限制：
量子效应、杂质涨落、自旋输运....




光刻费用暴涨

摩尔定律——极限？

40 years of Processor Performance



摩尔定律——极限？



摩尔定律的限制因素

- **物理极限**：就是最小尺寸，现在看起来如果我们在材料上没有太大突破的话，晶体管的最小尺寸可能在**1nm**左右，到2030年前后，晶体管的特征尺寸可能会接近1.5nm。
- **功耗极限**：指在物理极限下的器件功耗密度将达到上千瓦/cm²；**散热问题**是功耗上升后所要面临的一大难题，直接关系到芯片的**可靠性和寿命**，在工艺节点不断缩小的情况下，探索功耗和性能的平衡点，保证芯片在合理的工作温度运行，考验着各大厂商。
- **工艺极限**：将CMOS推向极限需要革命性的材料和器件创新，在此过程中，必然遭遇巨大的技术和工程障碍，集成电路尺寸已进入到介观尺寸范围内，各种物理效应都会成为集成电路发展的阻力，如杂质涨落、量子隧穿等。介观物理和基于量子化的处理方法是应对这些物理效应的有效手段，但目前这些前沿技术还无法应用到量产中。
- **经济极限**：从成本的角度来看，20nm成为加工成本的一个分水岭。在20nm以前的技术节点，加工成本都有一定的下降。但从20nm开始，加工成本下降的趋势被打破，开始显著上升。成本的增加挤压厂商的利润，在一定程度上限制研发的投入，研发速度将有所放缓。要实现芯片的各类技术创新必将引起制造和开发费用极急剧上升，因而只有少数全球化的企业才可以支撑。


摩尔定律——发展

●延续摩尔(**More Moore**): 结构优化和工艺微缩, 继续缩小器件尺寸, 延续摩尔定律。

●扩展摩尔(**More than Moore**): 采用现有的IC技术, 实现功能更全、性能更优、价值更高的**电子系统**。包括了模拟/RF器件、无源器件、高压大功率、传感器和生物芯片等, 占集成电路市场约50%份额。

●超越摩尔(**Beyond Moore**): 越越摩尔方向主要处在研究阶段, 量子器件、自旋器件、磁通量器件、碳纳米管或纳米线器件等能够实现自组装的器件是超越摩尔方向研究的热点。

●丰富摩尔(**Much Moore**), 进入纳米尺度后, 传统的半导体理论有可能产生革命性的突破, 另辟蹊径, 建立**新形态的微纳电子学**。




后摩尔定律

- 在摩尔定律放缓、晶体管尺寸微缩变慢甚至不缩小的前提下，处理器架构革新、异构集成与2.5D/3D封装技术依然可以达成1000倍的性能提升；而一些新的技术方向，包括近存计算、存内计算和微型硅光，能够在数据访存、传输方面产生新的价值；神经拟态计算这种类脑计算方式，是实现AI计算的目标；软件层面的优化，也能够带动AI性能的成倍增长。
- 就目前而言，我们还看不到有新的技术能够替代半导体，不但现在没有，估计在未来的二三十年当中大概都很难出现，而且也没有任何产品可以代替今天的CPU和存储器。如果出现，则意味着要花数十亿美元和数十年时间来替代尽头的技术。因此，对集成电路产业来说，还有很长的历史要走。
- 后摩尔时代的集成电路发展，摩尔定律放缓，工艺的进步基本到了停滞的程度，给中国产业追赶创造了机会，给中国的产业发展创造了机会。高端芯片阵地，中国一定要突破，中国也一定能够突破。在高端芯片阵地上，除了进攻和胜利，中国没有退路可言，没有退路就是我们的胜利之路。

数字集成电路重要性

Various semiconductor devices




半导体百科

By 岩井洋教授演讲文稿

什么是数字集成电路

- 数字电子系统的特征——离散时间、离散幅值
 - 离散的信号电平;
 - 同步系统：在分立的时间点由时钟决定电路的操作（存在异步电路，但系统非常复杂，难以设计，EDA工具支持差）
- 信号的因果关系变成了信号的计算(输出是因为输入导致的)，优点。



为什么要用“数字”电路？

■ 对付复杂度

- 在不同层次可以实现“抽象”，对付复杂系统的有效方法——分而治之；
- 例如：在高层次抽象中，不必考虑物理连线带来的影响；

■ 精确度

- “数学”而不是“物理”决定了精确度；
- 例如：字长而不是热噪声

■ 有效的利用CAD工具

- 高层次，基于对象的模型，可以使用C++/systemC
- RTL描述可以自动综合成门级网表；
- 自动布局布线；

标准数字电路设计层次

Abstraction Levels

System



Architecture



Register Transfer



Gate



Transistor



Layout版图

Tools

Matlab

C/C++ Model

VHDL/Verilog
simulation

VHDL/Verilog
simulation

[SPICE]

Logic
Synthesis
(+ Test!)

Place
&
Route

Cosimulation
Reuse of
stimuli and
references


Formal
Verification
RT & Gate sim.
compare

DRC&LVS



该门课程的范围


- 关注门级和晶体管级电路
- 体系结构和工艺之间的桥梁
- 与其他课程互补
 - 器件——晶体管
 - 系统级设计——CPU、图像处理、通信、网络等
- 随着数字系统越来越复杂，抽象程度会越来越高
 - Verilog/SystemVerilog/Chisel
 - Constructing Hardware In a Scala Embedded Language



数字系统设计规模越来越大...

- 每代工艺特征尺寸变成0.7x;
- 新一代工艺在同样的芯片上可以集成原来2x的电路, 而工艺成熟后, 同样成品率下芯片的制造成本是一样的;
- 所以原来同样的电路在新一代工艺下, 成本变成原来的1/2;
- 但是
 - 如何集成越来越多的功能在同一个芯片上?
 - 设计工程师的数量可没有每两年翻一番;
- 因此需要效率更高的设计方法, 更进一步提高抽象的层次, IP的出现等

制造能力增长远超设计能力增长



芯片制造能力和设计能力的对比，复杂度远远超过设计能力
Courtesy, ITRS Roadmap

设计质量

- 如何评价一个数字电路(门、模块...)的质量？
目前没有统一标准，但下面几条很重要：
 - Testability——可测试性
 - Yield and manufacturability——成品率和可制造性
 - Reliability——可靠性
 - ESD、EM、Latch-up、Hot Carrier induce aging、Oxide Breakdown、Single Event upset(单粒子翻转)、Power and Ground bouncing、On-chip noise and cross talk
 - Technology updateability——技术升级能力
 - 其他技术参数：
 - Speed (delay, operating frequency)
 - Power dissipation
 - Energy to perform a function


集成电路的成本

- 非重复性成本(固定成本, NRE)
 - 设计所花费的时间、人工、EDA工具、掩膜版制造;
 - 一次性成本: 生产设备、市场、销售、基础设施等
- 重复性成本(可变成本)
 - 硅片制造、封装、测试;
 - 与产品数量成比例;
 - 与芯片面积成比例;
 - 与测试时间成比例;


芯片的成本=每个芯片的可变成本+(固定成本/芯片的产量)

例如: **10nm**芯片的开发成本已超**1.7**亿美元, **7nm**接近**3**亿美元, **5nm**超**5**亿美元。如果制造基于**3nm**开发出**NVIDIA GPU**那样复杂的芯片, 设计成本就高达**15**亿美元。

NRE成本不断增加



掩膜版成本




有数据显示，14nm工艺芯片流片一次需要300万美元左右；7nm工艺芯片流片一次需要3000万美元；而5nm工艺芯片流片一次更是达到4725万美元。

---来自“集微网”

扩展阅读：国内研发一颗芯片到底要多少钱？

<https://baijiahao.baidu.com/s?id=1643761895385766752&wfr=spider&for=pc>

Die的成本



Going up to 12" (30cm)


$$Die_Cost = \frac{wafer_cost}{number_of_Die * Yield}$$

Yield


$$Y = \frac{\text{No. of good chips per wafer}}{\text{Total number of chips per wafer}} \times 100\%$$

$$\text{Die cost} = \frac{\text{Wafer cost}}{\text{Dies per wafer} \times \text{Die yield}}$$

$$\text{Dies per wafer} = \frac{\pi \times (\text{wafer diameter}/2)^2}{\text{die area}} - \frac{\pi \times \text{wafer diameter}}{\sqrt{2} \times \text{die area}}$$



Defects




$$\text{die yield} = \left(1 + \frac{\text{defects per unit area} \times \text{die area}}{\alpha} \right)^{-\alpha}$$

α is approximately 3

$$\text{die cost} = f(\text{die area})^4$$

单个晶体管的成本



- 这是推动特征尺寸不断减小的直接动力

第1章 大纲

- 课程概要
- 数字集成电路
 - 发展历史
 - 研究内容、为什么要研究
 - 集成电路成本
- VLSI设计方法学、设计流程、设计风格、计算机辅助设计技术（EDA）
 - 放在最后专门有一节介绍
- 自学课本第4章SPICE
- 器件



第1章 大纲


- 课程概要
- 数字集成电路
 - 发展历史
 - 研究内容、为什么要研究
 - 集成电路成本
- 器件
 - 二极管，简单复习
 - MOS晶体管，基本基础
 - SPICE模型



二极管

数字IC中的主要作用：

- 1、反偏隔离(寄生)；
- 2、ESD保护；




IC工艺中的pn结截面图(突变结)

在数字集成电路中不直接使用，但其无所不在，绝大多数情况下是寄生元件。

每个MOS管中都有一定数量的反偏二极管，其与电压有关的电容在数字逻辑门的开关特性中起重要作用。

二极管还可以用来做ESD器件，用于保护IC。主要偏重二极管的反偏特性，数字IC中二极管最常见的应用。但是目前ESD保护多采用MOS晶体管。

二极管静态特性—电流和电压关系



(a) On a linear scale.


(b) On a logarithmic scale (forward bias).

$$I_D = I_S (e^{V_D/nV_T} - 1) \quad n \text{ 是发射系数}$$

$$V_T = kT / q$$

二极管结电容与偏压的关系




MOS管动态特性由寄生电容决定



PN结的耗尽层电容
$$C_j = \frac{C_{j0}}{(1 - V_D / \phi_0)^m}$$

$m=0.5$; 突变结
 $m=0.33$; 线性结

二极管模型——spice model



$$I_D = I_S (e^{V_D/nV_T} - 1)$$

$$V_T = kT / q$$


Parameter Name	Symbol	SPICE Name	Units	Default Value
Saturation current	I_S	IS	A	1.0 E-14
Emission coefficient	n	N	-	1
Series resistance	R_S	RS	Ω	0
Transit time	τ_T	TT	sec	0
Zero-bias junction capacitance	C_{j0}	CJ0	F	0
Grading coefficient	m	M	-	0.5
Junction potential	ϕ_0	VJ	V	1

First Order SPICE diode model parameters.





MOS晶体管——以数字方式看



一个开关



一个MOS晶体管



MOS晶体管——类型与符号



MOS晶体管作为开关的行为



默认情况：NMOS管衬底接Gnd，PMOS管衬底接VDD


NMOS：当 $V_{GS} > V_{Tn}$ 时，开关导通，当 $V_{GS} < V_{Tn}$ 时，开关截止。

PMOS：当 $V_{GS} < V_{Tp} < 0$ 时，开关导通，当 $0 > V_{GS} > V_{Tp}$ 时，开关截止。

V_{Tn} 为NMOS晶体管的阈值电压， $V_{Tn} > 0$ ；

V_{Tp} 为PMOS晶体管的阈值电压， $V_{Tp} < 0$ ，为负数。

阈值电压的概念




当反型电荷的密度与衬底中多数载流子密度相同时的 V_{GS} 称为 V_{Tn} 。

阈值电压


$$V_T = V_{T0} + \gamma(\sqrt{|-2\phi_F + V_{SB}|} - \sqrt{|2\phi_F|}) \quad \gamma = \frac{\sqrt{2qN_A\epsilon_{Si}}}{C_{OX}}$$

γ 称为体效应因子(N管为正, P管为负), ϕ_F 为衬底的费米电势(N管为负, P管为正)



典型NMOS管体效应曲线。
数字集成电路中,
NMOS管衬底一般接最低电位,
PMOS衬底接最高电位。

长沟道MOS晶体管I-V关系



处于线性区的晶体管






Figure 3.15 NMOS transistor with bias voltages.

处于饱和区的晶体管



长沟道MOS晶体管I-V公式(NMOS)

- $V_{GS} < V_T$: 弱反型, 截止区
 - $I_D = 0$, 对长沟道器件, 电流可以忽略;
- $V_{GS} > V_T$: 强反型
 - $V_{DS} > V_{GS} - V_T$: 饱和区



$$I_D = \frac{k'}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

工艺跨导参数

$$k' = \mu_n C_{OX} = \mu_n \frac{\epsilon_{OX}}{t_{OX}}$$

沟道长度调制系数

- $V_{DS} < V_{DSAT}$: 线性区


$$I_D = k' \frac{W}{L} \left((V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right)$$

增益因子



长沟道MOS晶体管I-V公式(PMOS)

- $V_{GS} > V_T$: 弱反型, 截止区
 - $I_D = 0$, 对长沟道器件, 电流可以忽略;
- $V_{GS} < V_T$: 强反型
 - $V_{DS} < V_{GS} - V_T = V_{DSAT}$: 饱和区




$$I_D = \frac{\mu_p C_{OX}}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

- $V_{DS} > V_{DSAT}$: 线性区


$$I_D = \frac{\mu_p C_{OX}}{2} \frac{W}{L} (2(V_{GS} - V_T)V_{DS} - V_{DS}^2)$$

短沟道MOS晶体管I-V关系



短沟道器件


- 短沟道器件由于速度饱和效应使得电流与长沟道器件有很大不同。载流子由于碰撞而产生速度饱和。



PMOS的速度饱和效应不如NMOS严重。
N型硅中载流子速度饱和的电压要比P型硅中高。

在 $0.25\mu\text{m}$ 工艺中, ξ_c 在 $V_{DSAT} = 0.63\text{V}$ 时就达到了


对比




- 器件更早进入饱和区。
- 相同 W/L 和 V_{GS} 、 V_{DS} 时，有效电流大大下降



I_D 与 V_{GS} 的关系




长沟道




短沟道

I_D 与 V_{DS} 的关系



长沟道



短沟道

短沟道MOS晶体管I-V公式(NMOS)

■ $V_{GS} < V_T$: 弱反型, 截止区

□ $I_D \approx 0$, 电流不能忽略, 存在亚阈值电流。

■ $V_{GS} > V_T$: 强反型

当 $V_{DS} < \frac{(V_{GS} - V_T) \cdot E_C L}{(V_{GS} - V_T) + E_C L}$ 时, 线性区

E_C : 速度饱和时沟道水平方向的电场强度, NMOS约 10^5V/cm

V_{DSAT}

$$I_D = \frac{\mu_n \cdot C_{ox}}{2} \cdot \frac{W}{L} \cdot \frac{1}{1 + \frac{V_{DS}}{E_C L}} \cdot \left[2 \cdot (V_{GS} - V_T) \cdot V_{DS} - V_{DS}^2 \right]$$

当 $V_{DS} \geq \frac{(V_{GS} - V_T) \cdot E_C L}{(V_{GS} - V_T) + E_C L}$ 时

$$I_D = \frac{1}{2} \mu_{eff} C_{ox} \frac{W}{L} \frac{(V_{GS} - V_T)^2}{1 + \frac{(V_{GS} - V_T)}{E_C L}} (1 + \lambda \cdot V_{DS})$$

饱和区

$$v_{sat} = E_C \mu_n (eff) / 2$$

$$= W \cdot v_{sat,n} \cdot C_{ox} \frac{(V_{GS} - V_T)^2}{(V_{GS} - V_T) + E_C L} (1 + \lambda \cdot V_{DS})$$



短沟道MOS晶体管I-V公式(PMOS)

- $0 > V_{GS} > V_T$: 弱反型, 截止区
 - $I_D \approx 0$, 电流不能忽略, 存在亚阈值电流。

- $V_{GS} < V_T < 0$: 强反型 $|V_{GS}| > |V_T|$

当 $V_{SD} < \frac{(V_{SG} - |V_T|) \cdot E_C L}{(V_{SG} - |V_T|) + E_C L}$ 时, 线性区

$$I_D = \frac{\mu_p \cdot C_{ox}}{2} \cdot \frac{W}{L} \cdot \frac{1}{1 + \frac{V_{SD}}{E_C L}} \cdot [2 \cdot (V_{SG} - |V_T|) \cdot V_{SD} - V_{SD}^2]$$


当 $V_{SD} \geq \frac{(V_{SG} - |V_T|) \cdot E_C L}{(V_{SG} - |V_T|) + E_C L}$ 时

$$I_D = \frac{1}{2} \mu_p C_{ox} \frac{W}{L} \frac{(V_{SG} - |V_T|)^2}{1 + \frac{V_{SD}}{E_C L}} (1 + \lambda \cdot V_{SD})$$


饱和区

$$= W \cdot v_{sat,p} \cdot C_{ox} \frac{(V_{SG} - |V_T|)^2}{(V_{SG} - |V_T|) + E_C L} (1 + \lambda \cdot V_{SD})$$


简单模型与SPICE模型对比




MOS作为开关——电阻的影响



R_{on} 与 V 有关，是非线性的。数字电路中常用常数，或者平均值。例如：



延时时间计算时




$$R_{eq} = \frac{1}{V_{DD}} \int_{V_{DD}}^{V_{DD}/2} \frac{V}{I_{DSAT}(1 + \lambda V_{DD})} dV \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD}\right) \quad \text{积分平均}$$

$$R_{eq} = \frac{1}{2} \left(\frac{V_{DD}}{I_{DSAT}(1 + \lambda V_{DD})} + \frac{V_{DD}/2}{I_{DSAT}(1 + \lambda V_{DD}/2)} \right) \approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{5}{6} \lambda V_{DD}\right) \quad \text{两点平均}$$

R_{eq} 与晶体管的宽长比成反比


晶体管开关的电阻与 V_{DD} 关系



- $R_{eq} \sim 1/(W/L)$
- 当 $V_{DD} \gg V_T + V_{DSAT}/2$ 时, R_{eq} 与 V_{DD} 基本无关, 由于沟调效应使电阻减小很有限;
- 当 $V_{DD} < V_T$ 时, R_{eq} 急剧增大。


动态特性——电容的影响

■ MOS电容




栅电容—— C_{GS} 、 C_{GD} 和 C_{GB}

多晶硅栅极



顶视图




截面图

$$C_{gate} = \frac{\epsilon_{ox}}{t_{ox}} WL$$


C_o ——交叠电容
栅极单位宽度电容

栅电容——随工作区变化


截止区



线性区



饱和区




Operation Region	C_{gb}	C_{gs}	C_{gd}
Cutoff	$C_{ox}WL_{eff}$	0	0
Triode	0	$C_{ox}WL_{eff}/2$	$C_{ox}WL_{eff}/2$
Saturation	0	$(2/3)C_{ox}WL_{eff}$	0


C_{gb} 在截止时是 $C_{GC}=C_{ox}WL$ 和耗尽区的电容串联的结果，很小。

栅电容

电容波动区




C_{GC} 电容与 V_{GS} 的关系
($V_{DS} = 0$)



C_{GC} 与饱和程度的关系


工作区	C_{GCB}	C_{GCS}	C_{GCD}	C_{GC}	C_G
截止区	$C_{OX}WL$ 和 耗尽电容 串联	0	0	$C_{OX}WL$	$C_{OX}WL + 2C_O W$
线性区	0	$C_{OX}WL/2$	$C_{OX}WL/2$	$C_{OX}WL$	$C_{OX}WL + 2C_O W$
饱和区	0	$(2/3) C_{OX}WL$	0	$(2/3)C_{OX}WL$	$(2/3)C_{OX}WL + 2C_O W$

栅电容测量




$$I = C_G(V_{GS}) \frac{dV_{GS}}{dt}$$

$$C_G(V_{GS}) = I / \left(\frac{dV_{GS}}{dt} \right)$$




源漏区的扩散电容(结电容)



$$\begin{aligned} C_{diff} &= C_{bottom} + C_{sw} = C_j \times AREA + C_{jsw} \times PERIMETER \\ &= C_j L_S W + C_{jsw} (2L_S + W) \end{aligned}$$

结电容



单位面积的结电容 $C_j = \frac{C_{j0}}{(1 - V_D/\phi_0)^m}$

$m=0.5$; 突变结——底板
 $m=0.33$; 线性结——侧壁



结电容线性化

将非线性结电容用大信号等效线性电容代替，
使两者在同样电压摆幅下转移的电荷相同。

$$C_{eq} = \frac{\Delta Q_j}{\Delta V_D} = \frac{Q_j(V_{high}) - Q_j(V_{low})}{V_{high} - V_{low}} = K_{eq} C_{j0}$$


电压等效因子

$$K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})(1 - m)} [(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m}]$$

参考教科书P102~P104

MOS晶体管电容模型

- 不同的电容
 - 栅电容;
 - 交叠电容;
 - 漏源结的扩散电容;



$$C_{GS} = C_{GCS} + C_{GSO}$$

$$C_{GD} = C_{GCD} + C_{GDO}$$

$$C_{GB} = C_{GCB}$$

$$\left. \begin{aligned} C_{SB} &= C_{Sdiff} \\ C_{DB} &= C_{Ddiff} \end{aligned} \right\} \text{反偏二极管结电容}$$

0.25 μm CMOS工艺参数

0.25 μm CMOS工艺, $V_{DD}=2.5\text{V}$

	V_{TO} (V)	γ ($\text{V}^{0.5}$)	V_{DSAT} (V)	k' (A/V^2)	λ (V^{-1})
NMOS	0.43	0.4	0.63	115×10^{-6}	0.06
PMOS	-0.4	-0.4	-1	-30×10^{-6}	-0.1


	C_{ox} (fF/ μm^2)	C_O (fF/ μm)	C_j (fF/ μm^2)	m_j	ϕ_b (V)	C_{jsw} (fF/ μm)	m_{jsw}	ϕ_{bsw} (V)
NMOS	6	0.31	2	0.5	0.9	0.28	0.44	0.9
PMOS	6	0.27	1.9	0.48	0.9	0.22	0.32	0.9

深亚微米晶体管的短沟道效应


- 阈值变化
- 热载流子效应
- 亚阈值导通
- 寄生电阻

阈值变化

随着器件尺寸的减小，阈值电压变得与 L 、 W 和 V_{DS} 有关。



阈值电压与沟道长度 L 的关系
(V_{DS} 比较低)



漏致势垒降低 (DIBL)
(L 比较短时)


短沟道效应： L 很小时，漏源引起的耗尽区不能被忽略，导致栅电压很小时，沟道也会反型。所以随 L 减小，阈值电压减小。

窄沟道效应： W 很小时，栅电压要维持场氧区额外的耗尽电荷，使阈值电压升高。对于 L 和 W 都很小的器件，阈值的升高和降低会抵消。

热载流子效应

- 阈值电压随时间而改变;
- 热载流子效应;
 - 器件尺寸不断缩小, 但电源电压没有相应降低;
 - 器件内部电场强度提高;
 - 电子速度增加;
 - 电子离开硅隧穿到栅氧中;
 - 阈值电压提高;
 - 引起可靠性问题;
- 采用特别设计的源漏区(LDD)、降低电源电压。

亚阈值导通



漏流！当 $V_{GS}=0$ 时， $I_D \neq 0$

$$I_D \sim I_0 e^{\frac{qV_{GS}}{nkT}}$$

n 为经验参数，约为 1.5

斜率系数 S (亚阈值斜率的倒数) — 衡量器件质量

S 为 $I_{D2}/I_{D1} = 10$ 时的 ΔV_{GS}

$$S = n \left(\frac{kT}{q} \right) \ln(10)$$



S 的典型值:

60 .. 100 mV/decade

即: V_{GS} 每下降 60 mV, 亚阈值电流下降 10 倍。

S 越小, 器件关断越好, 亚阈值漏电越小

寄生电阻



$$R_{S,D} = \frac{L_{S,D}}{W} R_{\text{square}} + R_{\text{Contact}}$$

寄生电阻随工艺尺寸的减小而增大。

SPICE工具

- SPICE: **S**imulation **P**rogram with **I**ntegrated **C**ircuit **E**mphasis, 是一种用于电路描述与仿真的语言与仿真器软件，用于检测电路的连接和功能的完整性，以及用于预测电路的行为。（From Wiki）
- SPICE是在1975年由加利福尼亚大学伯克莱分校的Donald Pederson在电子研究实验室首先建立的。第一版和第二版都是用Fortran语言编写的，但是从第三版开始用C语言编写。以一"Computer Analysis of Nonlinear Circuits, Excluding Radiation"名为“CANCER”的电路仿真程序为蓝本，发展出今日几乎被全世界公认为电路仿真标准的SPICE原始雏型程序。
- SPICE有好几种版本，成功的商业版本主要有SPECTRE（由最初的SPICE作者之一Ken Kundert和Jacob White开始最初的框架）和HSPICE（最初由MetaSoftware开发，现属于Synopsys）、Eldo（最初由Anacad公司开发，现属于Mentor Graphics）等。
- 今日在市面上所能看到的许多SPICE同类软件：如PSpice（OrCAD）、HSPICE（Meta-Software）、IS-SPICE（intusoft）、IG-SPICE（A. B.Associates）、I-SPICE（NCSS timesharing）等，均是以SPICE2系列为基础再加改进而成的商业化产品。



SPICE工具

- 由于电路设计规模的级数级增长，旧版本的SPICE的仿真速度远远不能满足需要，并且对电路规模大小也有限制，业界发展了快速SPICE。
- 目前成功的快速SPICE商业版本主要有HSIM（最初由NASSADA公司开发，现在NASSDA公司被SYNOPTIS公司购入），NANOSIM（SYNOPTIS，但有电路规模大小的限制，对敏感的模拟电路也有精度的缺陷，在数字电路仿真方面很成功）和ADiT（Evercad，2006年1月被Mentor Graphics并购）、ULTRASIM（CADENCE公司的快速SPICE工具，属于最新的第三代电路仿真工具）等。目前的这些快速SPICE的主要特点是以牺牲准确性换取速度的大幅提高，因此他们的共同问题是如何在快速的同时保持准确性。

MOS管的SPICE模型

- SPICE内置的三个MOSFET模型
 - LEVEL1——长沟道平方律表达式
 - LEVEL2——基于几何尺寸的模型，复杂而不精确
 - LEVEL3——半经验模型，1 μ m以上器件适用
- BSIM模型——工业标准
 - BSIM3(Level49)/BSIM4(Level54)

Berkeley Short-channel IGFET Model

包含200多个参数，大多数与二次效应有关，不需要大家理解。模型适用范围定义了每个模型适用的晶体管的尺寸区域，由L_{MIN}、L_{MAX}、W_{MIN}、W_{MAX}定义。

P122~124中的例子。


HSPICE简介

- HSPICE——synopsys公司最高精度电路仿真器，事实工业标准
 - Accuracy
 - Gold standard for accurate circuit simulation.
 - Extensive model support of the most accurate and expansive set of industry-standard and proprietary simulation models.
 - Performance
 - HSPICE just got faster again! Synopsys has made HSPICE a performance leader on both single and multicore computers
 - Significant speed up for cell characterization applications, large extracted netlists, signal integrity, and 65 nm designs.
 - Design for Yield - Process Variability and Device Reliability Simulation Process & Interconnect Variation – Models both device and interconnect variation
 - Variation Block - powerful and flexible mechanism for defining process variation effects.
 - AC & DC Match - efficient statistical simulation for local parameter mismatch effects.
 - "Smart" Monte Carlo - all-purpose statistical simulation that runs several times faster than tradition Monte Carlo techniques.
 - MOSRA device reliability analysis – simulate HCI and NBTI device aging effects

HSPICE简介

- Board and Package Design Integrity Analysis
 - Enhanced W-elements and S-parameters to model signal integrity issues and support SI Analysis.
 - Support for massive 500 port S-parameters
- RF and High Speed Simulation
 - Best RF Simulator for PLL and VCO applications
 - Most Accurate RF Simulator
 - Fastest RF Simulator
 - High Capacity RF Simulator, 10000+ transistors with both Harmonic Balance and Shooting Newton algorithms
 - Comprehensive solution simulates low noise amplifiers, power amplifiers, filters, AGC circuits, oscillators, mixers, multipliers, modulators, demodulators, and VCOs.
- 本课程使用HSPICE作为仿真工具，请大家自学HSPICE工具的使用方法
 - 电路描述
 - 电路的仿真

新的MOS



25 nm FINFET MOS transistor