



西安交通大学

第6章

MOS反相器的开关特性 和互联线的影响

西安交通大学电信学院微电子学系

程 军 jcheng@mail.xjtu.edu.cn

2020年2月

主要内容

- 概述
- 延迟时间的定义
- 延迟时间的计算
- 延迟限制下的反相器设计
- 互联线电容的估算
- 互联线延迟的计算
- CMOS反相器的开关功耗




数字集成电路(门)的动态性能

- 数字系统的性能通常用每秒多少指令(MIPS)或者每秒多少操作(MOPS)来表示。这取决于处理器的体系结构、软件的体系结构等
- 本课程关注于电路设计(晶体管级);
- 电路的性能用电路工作的频率表示, 后面会看到这与电路的最大时钟频率相关;
- 最大时钟频率与电路用于计算其输出的时间有关, 也就是传输延时。



一阶RC网络



$$v_{out}(t) = (1 - e^{-t/\tau}) V$$
$$\tau = RC$$




输出到达50%输入电压, $t_p = \ln(2) \tau = 0.69 RC$

输出从10%到达90%, $t_p = \ln(9) \tau = 2.2 RC$

这是个重要的模型 – 在反相器延时计算时经常用到




两个反相器串联



用金属连接



串联反相器的寄生电容



反相器输出负载的一阶近似 C_{load} 。

反相器输出负载是非线性的， C_{load} 是其线性近似。



主要内容

- 概述
- 延迟时间的定义
- 延迟时间的计算
- 延迟限制下的反相器设计
- 互联线电容的估算
- 互联线延迟的计算
- CMOS反相器的开关功耗



延迟时间定义

■ 传输延时:

- τ_{pHL} 、 τ_{pLH}

- 定义在输入到输出波形的50%电压处(阈值电压)。

- $t_p = (\tau_{pLH} + \tau_{pHL})/2$


■ 上升和下降时间

- 10%到90%电压, τ_r ;

- 90%到10%电压, τ_f ;

■ 传输延时不仅和电路特性有关,而且和 τ_r 、 τ_f 有关。

■ 为了简化分析,通常假设输入信号是阶跃信号。




主要内容


- 概述
- 延迟时间的定义
- 延迟时间的计算
- 延迟限制下的反相器设计
- 互联线电容的估算
- 互联线延迟的计算
- CMOS反相器的开关功耗



延迟时间计算



如果输入信号是阶跃信号



方法1: 粗略估算, 平均电流法, 忽略电流的变化

$$\tau_{PHL} = \frac{C_{load} \cdot \Delta V_{HL}}{I_{avg,HL}} = \frac{C_{load} (V_{OH} - V_{50\%})}{I_{avg,HL}}$$

$$\tau_{PLH} = \frac{C_{load} \cdot \Delta V_{LH}}{I_{avg,LH}} = \frac{C_{load} (V_{50\%} - V_{OL})}{I_{avg,LH}}$$



$$I_{avg,HL} = \frac{1}{2} [i_C(V_{in} = V_{OH}, V_{out} = V_{OH}) + i_C(V_{in} = V_{OH}, V_{out} = V_{50\%})]$$

$$I_{avg,LH} = \frac{1}{2} [i_C(V_{in} = V_{OL}, V_{out} = V_{OL}) + i_C(V_{in} = V_{OL}, V_{out} = V_{50\%})]$$

计算结果粗略, 不能精确估算。



延迟时间计算



方法2：精确估算，解状态方程对电流积分

$C_{load} \frac{dV_{out}}{dt} = i_C = i_{D,p} - i_{D,n}$ 输出从 V_{OH} 变化到 $V_{50\%}$ ：nMOS导通，pMOS截止，电容放电



$$C_{load} \frac{dV_{out}}{dt} = -i_{D,n} \quad V_{GS,n} = V_{DD} \quad V_{DS,n} = V_{out} \quad \underline{V_{DSAT} < V_{out} < V_{OH} \text{ 时, nMOS管饱和}}$$

$$i_{D,n} = W_n v_{sat} C_{ox} \frac{(V_{OH} - V_{T,n})^2}{(V_{OH} - V_{T,n}) + E_{C,n} L_n}$$

$$\int_{t=t_0}^{t=t_1} dt = -C_{load} \int_{V_{out}=V_{OH}}^{V_{out}=V_{50\%}} \frac{1}{i_{D,n}} dV_{out} = -\frac{[(V_{OH} - V_{T,n}) + E_{C,n} L_n] C_{load}}{W_n v_{sat} C_{ox} (V_{OH} - V_{T,n})^2} \int_{V_{out}=V_{OH}}^{V_{out}=V_{50\%}} dV_{out}$$



延迟时间计算



$$\tau_{PHL} = t_1 - t_0 = \frac{[(V_{OH} - V_{T,n}) + E_{C,n} L_n] C_{load}}{W_n v_{sat} C_{ox} (V_{OH} - V_{T,n})^2} V_{50\%} \rightarrow \tau_{PHL} = \frac{C_{load}}{k_n} \frac{2}{E_{C,n} L_n} \frac{V_{50\%} [(V_{DD} - V_{T,n}) + E_{C,n} L_n]}{(V_{DD} - V_{T,n})^2}$$

输出从 V_{OL} 变化到 $V_{50\%}$: τ_{PLH} nMOS截止, pMOS饱和充电

$$\tau_{PLH} = \frac{C_{load}}{k_p} \frac{2}{E_{C,p} L_p} \frac{V_{50\%} (V_{DD} - |V_{T,p}| + E_{C,p} L_p)}{(V_{DD} - |V_{T,p}|)^2}$$

延时与 V_{DD} 、 W/L 、 C_{load} 的关系?

想要让 $\tau_{PHL} = \tau_{PLH}$, 则

$$V_{T,n} = |V_{T,p}| \text{ 且 } k_n = k_p \rightarrow W_p/W_n = \mu_n/\mu_p$$

实现对称性要求的条件!!!



长沟道器件CMOS反相器延时

长沟道器件CMOS反相器的下降和上升延时时间表达式为：

$$\tau_{PHL} = \frac{C_{load}}{k_n (V_{DD} - V_{T0,n})} \left[\frac{2V_{T0,n}}{V_{DD} - V_{T0,n}} + \ln \left(\frac{4(V_{DD} - V_{T0,n})}{V_{DD}} - 1 \right) \right]$$
$$\tau_{PLH} = \frac{C_{load}}{k_p (V_{DD} - |V_{T0,p}|)} \left[\frac{2|V_{T0,p}|}{V_{DD} - |V_{T0,p}|} + \ln \left(\frac{4(V_{DD} - |V_{T0,p}|)}{V_{DD}} - 1 \right) \right]$$

- 延时时间与负载电容成正比；
- 延时时间与晶体管的尺寸(W/L)成反比；
- 延时时间与电源电压成反比；
- 阈值电压越大，延时越大；



短沟道器件CMOS反相器延时

$$\tau_{PHL} = \frac{C_{load}}{k_n} \frac{2}{E_{C,n} L_n} \frac{V_{50\%} [(V_{DD} - V_{T,n}) + E_{C,n} L_n]}{(V_{DD} - V_{T,n})^2}$$

$$\tau_{PLH} = \frac{C_{load}}{k_p} \frac{2}{E_{C,p} L_p} \frac{V_{50\%} (V_{DD} - |V_{T,p}| + E_{C,p} L_p)}{(V_{DD} - |V_{T,p}|)^2}$$

- 延时时间与负载电容成正比;
- 延时时间与晶体管的尺寸(W/L)成反比;
- 延时时间受电源电压影响很小;
- 阈值电压越大, 延时越大;

50%

使用平均电流法可以得出相同的结论

$$I_{sat} = \xi W_n (V_{GS} - V_T)$$

$$\tau_{PHL} \approx \frac{C_{Load} V_{50\%}}{I_{sat}} = \frac{C_{Load} (V_{DD} / 2)}{\xi W_n (V_{DD} - V_T)}$$




例6.1

反相器 $V_{DD}=1.2\text{V}$, $E_{C,n}L_n=0.45\text{V}$, $V_{T,n}=0.53\text{V}$ 。nMOS管的I-V特性为：当 $V_{GS}=1.2\text{V}$ 时，漏电流达到饱和 $I_{sat}=2\text{mA}$, $V_{DS}\geq 0.27\text{V}$ 。假设加在栅极的输入信号为瞬间由0变为1.2V的阶跃脉冲。计算输出从初始值1.2V降到0.6V所需的延迟时间。假设输出负载电容 $C_{load}=30\text{fF}$ 。

解：由3.81式，判断nMOS管的饱和 V_{DS} 电压

$$V_{DSAT} = \frac{(V_{GS} - V_{T,n})E_{C,n}L_n}{(V_{GS} - V_{T,n}) + E_{C,n}L_n} = \frac{(1.2 - 0.53)0.45}{1.2 - 0.53 + 0.45} = 0.269\text{V}$$

$V_{DSAT} < 0.6\text{V}$ ，所以nMOS饱和



$$C_{load} \frac{dV_{out}}{dt} = -I_{D,n} = -I_{sat} = -W_n \mu_n C_{ox} \frac{(V_{OH} - V_{T,n})^2}{(V_{OH} - V_{T,n}) + E_{C,n}L_n}$$

$$\int_{t=0}^{t=\tau_{PHL}} dt = - \int_{V_{out}=1.2}^{V_{out}=0.6} \frac{C_{load}}{I_{sat}} dV_{out} \quad \tau_{PHL} = - \frac{\Delta V_{out} C_{load}}{I_{sat}} = \frac{0.6 \times 30\text{fF}}{2\text{mA}} = 9\text{ps}$$



例6.2—对比平均电流法和积分法

CMOS反相器 $V_{DD}=1.2V$ ，求下降时间 τ_{fall} 。 τ_{fall} 定义为 $V_{out}=V_{90\%}=1.08V$ 和 $V_{out}=V_{10\%}=0.12V$ 之间的时间间隔。分别用平均电流法和微分方程法计算 τ_{fall} 。输出负载电容 $C_{load}=30fF$ ，nMOS管的参数为：
 $\mu_n C_{ox}=0.983mA/V^2$ ， $(W/L)_n=10$ ， $V_{T,n}=0.53V$ ， $E_{C,n}L_n=0.45V$

解：方法一，平均电流法

饱和

线性

$$I_{avg} = \frac{1}{2} [I(V_{in} = 1.2V, V_{out} = 1.08V) + I(V_{in} = 1.2V, V_{out} = 0.12V)]$$

$$I_{avg} = \frac{1}{2} \left\{ W_n \nu_{sat} C_{ox} \frac{(V_{in} - V_{T,n})^2}{(V_{in} - V_{T,n}) + E_{C,n} L_n} + \frac{k_n}{2} \frac{1}{\left(1 + \frac{V_{out}}{E_{C,n} L_n}\right)} [2(V_{in} - V_{T,n})V_{out} - V_{out}^2] \right\}$$

$$I_{avg} = 0.73mA$$

$$\tau_{fall} = \frac{C_{load} \Delta V}{I_{avg}} = \frac{30 \times 10^{-15} \times 0.96}{0.73 \times 10^{-3}} = 39.5ps$$



例6.2—对比平均电流法和积分法

CMOS反相器 $V_{DD}=1.2V$ ，求下降时间 τ_{fall} 。 τ_{fall} 定义为 $V_{out}=V_{90\%}=1.08V$ 和 $V_{out}=V_{10\%}=0.12V$ 之间的时间间隔。分别用平均电流法和微分方程法计算 τ_{fall} 。输出负载电容 $C_{load}=30fF$ ，nMOS管的参数为：
 $\mu_n C_{ox}=0.983mA/V^2$ ， $(W/L)_n=10$ ， $V_{T,n}=0.53V$ ， $E_{C,n}L_n=0.45V$

解：方法二，微分方程法

由例6.1可知 $V_{DSAT}=0.27V$ ，所以 $0.27 \leq V_{out} \leq 1.08V$ 时，nMOS饱和

$$C_{load} \frac{dV_{out}}{dt} = -W_n v_{sat} C_{ox} \frac{(V_{in} - V_{T,n})^2}{(V_{in} - V_{T,n}) + E_{C,n} L_n} \quad \frac{dV_{out}}{dt} = -\frac{0.983 \times 10^{-3} \times 0.45 \times 10}{2 \times 30 \times 10^{-15}} \frac{(1.2 - 0.53)^2}{(1.2 - 0.53 + 0.45)} = -2.95 \times 10^{10}$$

$$\int_{t=0}^{t=t_{sat}} dt = -\frac{1}{2.95 \times 10^{10}} \int_{V_{out}=1.08}^{V_{out}=0.27} dV_{out} \quad t_{sat} = 27.5ps$$

$0.12 \leq V_{out} \leq 0.27V$ 时，nMOS线性

$$C_{load} \frac{dV_{out}}{dt} = -\frac{k_n}{2} \frac{1}{(1 + \frac{V_{out}}{E_{C,n} L_n})} [2(V_{in} - V_{T,n})V_{out} - V_{out}^2]$$

$$\int_{t=t_{sat}}^{t=\tau_{fall}} dt = -2C_{load} \int_{V_{out}=0.27}^{V_{out}=0.12} \left\{ \frac{1 + \frac{V_{out}}{E_{C,n} L_n}}{k_n [2(V_{OH} - V_{T,n})V_{out} - V_{out}^2]} \right\} dV_{out}$$

平均电流法的结果是 $39.5ps$ ，误差 $<10\%$

$\tau_{fall} - t_{sat} = 8.7ps$

$\tau_{fall} = 8.7 + 27.5 = 36.2ps$



考虑输入信号不是阶跃的情况

- 逻辑门的输入信号来自上一级逻辑门的输出，所以不可能是阶跃信号。考虑输入信号有一定上升时间和下降时间的情况，逻辑门的延迟时间变得更复杂，这里只给出经验公式：

$$\tau_{PLH} = \sqrt{\tau_{PLH}^2 (\text{阶跃输入}) + \left(\frac{\tau_f}{2}\right)^2}$$

$$\tau_{PHL} = \sqrt{\tau_{PHL}^2 (\text{阶跃输入}) + \left(\frac{\tau_r}{2}\right)^2}$$

- 短沟道器件（小尺寸）和长沟道器件的区别：电流驱动能力明显下降，电流大小与 $(V_{GS} - V_T)$ 变成线性关系；电源电压对延迟时间影响很小。

$$\tau_{PHL} \approx \frac{C_{load} (V_{DD} / 2)}{\xi W_n (V_{DD} - V_T)}$$



主要内容

- 概述
- 延迟时间的定义
- 延迟时间的计算
- 延迟限制下的反相器设计
- 互联线电容的估算
- 互联线延迟的计算
- CMOS反相器的开关功耗



延迟限制下的反相器设计

■ 数字电路的基本指标

- 噪声容限
- 逻辑阈值
- 面积、功耗...
- 延时(timing)


■ 多种指标需要折衷处理，实现整体优化

■ 反相器是数字电路中优化延时的基本电路

■ 如果 C_{load} 是已知且固定的，那么反相器受延迟时间 τ^* 约束的尺寸就可以直接由前面的延迟方程得出：

$$\text{nMOS管的尺寸} \quad \left\{ \begin{aligned} \left(\frac{W}{L}\right)_n &= \frac{C_{load}}{\tau_{PHL}^* \mu_n C_{ox}} \frac{2}{E_{C,n} L_n} \frac{V_{50\%} [(V_{OH} - V_{T,n}) + E_{C,n} L_n]}{(V_{OH} - V_{T,n})^2} \end{aligned} \right.$$

$$\text{pMOS管的尺寸} \quad \left\{ \begin{aligned} \left(\frac{W}{L}\right)_p &= \frac{C_{load}}{\tau_{PLH}^* \mu_p C_{ox}} \frac{2}{E_{C,p} L_p} \frac{V_{50\%} (V_{OH} - V_{OL} - |V_{T,p}| + E_{C,p} L_p)}{(V_{OH} - V_{OL} - |V_{T,p}|)^2} \end{aligned} \right.$$



例6.3

CMOS反相器器件的参数如下： $\mu_n C_{ox}=184\mu A/V^2$ ， $\mu_p C_{ox}=46\mu A/V^2$ ， $L=40nm$ (nMOS和pMOS的栅长都是40nm)， $V_{T0,n}=0.5V$ ， $V_{T0,p}=-0.48V$ ， $E_{C,n}L_n=0.3V$ ， $E_{C,p}L_p=1.2V$ ， $W_{min}=300nm$ 。设计一个反相器，确定nMOS和pMOS的 W_n 和 W_p ，满足以下性能指标： $V_{DD}=1.2V$ 时 $V_{th}=0.6V$ ，传输延迟时间 $\tau_{PHL}\leq 20ps$ 和 $\tau_{PLH}\leq 15ps$ ，输出从0.8V变到0.2V的下降延迟为35ps。假设输入是理想脉冲，总的输出负载电容式10fF。

解： 先确定满足时间延迟限制的反相器

$$\begin{aligned} \left(\frac{W}{L}\right)_n &= \frac{C_{load}}{\tau_{PHL}^* \mu_n C_{ox}} \frac{2}{E_{C,n} L_n} \frac{V_{50\%} [(V_{OH} - V_{T,n}) + E_{C,n} L_n]}{(V_{OH} - V_{T,n})^2} \\ &= \frac{10 \times 10^{-15}}{20 \times 10^{-12} \times 184 \times 10^{-6}} \frac{2}{0.3} \frac{0.6(1.2 - 0.5 + 0.3)}{(1.2 - 0.5)^2} = 22.18 \end{aligned} \quad W_n = 887nm$$

$$\begin{aligned} \left(\frac{W}{L}\right)_p &= \frac{C_{load}}{\tau_{PLH}^* \mu_p C_{ox}} \frac{2}{E_{C,p} L_p} \frac{V_{50\%} (V_{OH} - V_{OL} - |V_{T,p}| + E_{C,p} L_p)}{(V_{OH} - V_{OL} - |V_{T,p}|)^2} \\ &= \frac{10 \times 10^{-15}}{15 \times 10^{-12} \times 46 \times 10^{-6}} \frac{2}{1.2} \frac{0.6(1.2 - 0.48 + 1.2)}{(1.2 - 0.48)^2} = 53.4 \end{aligned} \quad W_p = 2136nm$$



例6.3

输出从0.8V到0.2V期间，pMOS截止，nMOS线性放电，其电流方程为

$$C_{load} \frac{dV_{out}}{dt} = -\frac{k_n}{2} \frac{1}{\left(1 + \frac{V_{out}}{E_{C,n} L_n}\right)} [2(V_{in} - V_{T,n})V_{out} - V_{out}^2]$$

积分，得：

$$\int_{t=t_{sat}}^{t=\tau_{fall}} dt = 35ps = -2C_{load} \int_{V_{out}=0.8}^{V_{out}=0.2} \left\{ \frac{1 + \frac{V_{out}}{E_{C,n} L_n}}{\mu_n C_{ox} \frac{W_n}{L_n} [2(V_{OH} - V_{T,n})V_{out} - V_{out}^2]} \right\} dV_{out}$$

$$35ps = \frac{C_{load}}{k_n} \left[\frac{1}{1.2 - 0.53} \ln \left(\frac{4(2(1.2 - 0.53) - 0.2)}{2(1.2 - 0.53) - 0.8} \right) + \frac{2}{0.45} \ln \left(\frac{2(1.2 - 0.53) - 0.2}{2(1.2 - 0.53) - 0.8} \right) \right]$$

解出： $W_n/L_n=12.05$ ， $W_n=482nm$

该值小于传输延迟得出的nMOS尺寸，所以取nMOS管的尺寸为887nm。

考虑逻辑阈值 $V_{th} = \frac{V_{T0,n} + \sqrt{\kappa}(V_{DD} - |V_{T0,p}|)}{(1 + \sqrt{\kappa})} = 0.6$ 可以求出 $\kappa=0.694$

$$\kappa = \frac{W_p}{W_n} \frac{E_{C,n} L_n}{E_{C,p} L_p} = 0.694 \quad \text{将 } W_n=887nm \text{ 代入，求出 } W_p=2444nm$$

这个结果大于延迟时间计算的值



例6.3(更正)

输出从0.8V到0.2V期间，pMOS截止，nMOS放电，判断其工作区

$$V_{sat} = \frac{(V_{GS} - V_{Tn})E_{C,n}L_n}{(V_{GS} - V_{Tn}) + E_{C,n}L_n} = \frac{(1.2 - 0.5)0.3}{(1.2 - 0.5) + 0.3} = 0.21$$

所以当输出从0.8V到0.21V期间，nMOS饱和放电，从0.21到0.2线性放电。

为简化计算，假设全部电流都是饱和


$$C_{load} \frac{dV_{out}}{dt} = -W_n v_{sat,n} C_{ox} \frac{(V_{GS} - V_{Tn})^2}{(V_{GS} - V_{Tn}) + E_{Cn}L_n} = \frac{\mu_n C_{ox}}{2} \frac{W_n E_{Cn} (V_{GS} - V_{Tn})^2}{(V_{GS} - V_{Tn}) + E_{Cn}L_n}$$

$$\begin{aligned} \frac{dV_{out}}{dt} &= -\frac{1}{C_{load}} \frac{\mu_n C_{ox}}{2} \frac{W_n E_{Cn} (V_{GS} - V_{Tn})^2}{(V_{GS} - V_{Tn}) + E_{Cn}L_n} \\ &= -\frac{1}{10e-15} \frac{184e-6}{2} \frac{W_n (0.3/40e-9)(1.2-0.5)^2}{(1.2-0.5)+0.3} \end{aligned}$$

求出 $W_n=506\text{nm}$ 最终 W_n 的取值还是887nm



负载电容 C_{load}



$$C_{load} = C_{gd,n}(W_n) + C_{gd,p}(W_p) + C_{db,n}(W_n) + C_{db,p}(W_p) + C_{int} + C_g = f(W_n, W_p)$$

C_{gd} 只有交叠电容的贡献，因为数字电路中MOS晶体管要么截止、要么饱和，沟道电容是不存在的，所以 C_{gd} 的值很小，通常可以忽略。



负载电容 C_{load}



- C_{load} 实际上由两部分构成：外部电容和内部电容

$$C_{load} = C_{gd,n}(W_n) + C_{gd,p}(W_p) + C_{db,n}(W_n) + C_{db,p}(W_p) + C_{int} + C_g = f(W_n, W_p)$$

反相器内部晶体管产生的寄生电容，与MOS管尺寸有关

互联线寄生电容

下一级逻辑门的输入电容



负载电容 C_{load}

- C_{load} 实际上由两部分构成：外部电容和内部电容

$$C_{load} = C_{gd,n}(W_n) + C_{gd,p}(W_p) + C_{db,n}(W_n) + C_{db,p}(W_p) + C_{int} + C_g = f(W_n, W_p)$$

反相器内部晶体管产生的寄生电容，与MOS管尺寸有关

互联线寄生电容

下一级逻辑门的输入电容

忽略 $C_{gd,n}$ 和 $C_{gd,p}$

$$C_{db,n} = W_n D_{drain} C_{j0,n} K_{eq,n} + (W_n + 2D_{drain}) C_{jsw,n} K_{eq,n}$$

$$C_{db,p} = W_p D_{drain} C_{j0,p} K_{eq,p} + (W_p + 2D_{drain}) C_{jsw,p} K_{eq,p}$$

单位长度侧壁电容

单位面积结电容

$$C_{load} = \alpha_0 + \alpha_n W_n + \alpha_p W_p$$

$C_g + C_{int}$ 和工艺产生的寄生电容项，与反相器的尺寸无关

α_n 和 α_p 为工艺相关项，可以认为是常数，这两项与MOS的尺寸成正比，为反相器的本征负载，也称为自负载（自负载还包含 α_0 中的一部分）。

将 C_{load} 代入 τ_{PHL} 和 τ_{PLH} 的表达式



负载电容 C_{load}

$$\tau_{PHL} = \frac{C_{load}}{k_n} \frac{2}{E_{C,n} L_n} \frac{V_{50\%} [(V_{DD} - V_{T,n}) + E_{C,n} L_n]}{(V_{DD} - V_{T,n})^2}$$

$$\tau_{PHL} = \Gamma_n \left(\frac{\alpha_0 + (\alpha_n + R\alpha_p)W_n}{W_n} \right)$$

$$\tau_{PLH} = \Gamma_p \left(\frac{\alpha_0 + \left(\frac{\alpha_n}{R} + \alpha_p\right)W_p}{W_p} \right)$$

R 为 W_p/W_n ——晶体管栅宽比

Γ_n 和 Γ_p 为与工艺、电源电压有关的项，与晶体管尺寸无关，为常数

α_0 主要为外部负载电容 C_g 和 C_{int}

α_n 和 α_p 为与工艺有关的常数

反相器的极限延时(没有外部负载或者反相器尺寸特别大的时候):


$$\tau_{PHL}^{limit} = \Gamma_n (\alpha_n + R\alpha_p) \quad \tau_{PLH}^{limit} = \Gamma_p \left(\frac{\alpha_n}{R} + \alpha_p \right) \quad \text{称为反相器的本征延时}$$

与外部负载电容无关，与反相器的尺寸大小无关，是反相器在一定工艺和电压下能达到的最小延时。 R 为P管和N管的尺寸比值。

反相器尺寸特别小的时候，延时主要由 α_0 项也就是外部负载电容贡献。



本征电容和外部电容




本征延时与外部延时

- $C_{\text{load}} = C_{\text{intra}} + C_{\text{ext}}$
 - C_{intra} 为本征电容，反相器的自负载，与反相器本身的漏结电容、栅漏电容有关；
 - C_{ext} 为外部电容，与扇出有关；
- 反相器延时为：
$$\tau_p = 0.69 R_{eq} (C_{\text{intra}} + C_{\text{ext}}) = 0.69 R_{eq} C_{\text{intra}} \left(1 + \frac{C_{\text{ext}}}{C_{\text{intra}}}\right) = t_{p0} \left(1 + \frac{C_{\text{ext}}}{C_{\text{intra}}}\right)$$
- 按照系数 S 改变反相器尺寸， C_{iref} 为标准反相器结电容：
$$\tau_p = 0.69 \frac{R_{\text{ref}}}{S} (S C_{\text{iref}}) \left(1 + \frac{C_{\text{ext}}}{S C_{\text{iref}}}\right) = t_{p0} \left(1 + \frac{C_{\text{ext}}}{S C_{\text{iref}}}\right)$$
- 本征延时 t_{p0} 与反相器的尺寸无关，而只取决于版图。
- $S \rightarrow \infty$ 达到最大性能，使外部负载不再有任何影响。但过大的 S 会显著增大硅面积。 $S \gg (C_{\text{ext}}/C_{\text{iref}})$ 足够了。
- 注意 C_{intra} 与 S 成正比，会增大扇出。



器件尺寸改变对延时的影响




S为反相器PMOS和NMOS管尺寸的缩放因子，S=5时延时已经改善很大，S>10几乎得不到更大的收益。

自负载效应：
本征电容占主要影响

请大家自学例6.4从中得到重要的结论：
面积和延时的折衷，了解“面积x延时”用于衡量门电路性能的意义！



CMOS环形振荡器



$$T = \tau_{PHL1} + \tau_{PLH1} + \tau_{PHL2} + \tau_{PLH2} + \tau_{PHL3} + \tau_{PLH3}$$

$$= 2\tau_p + 2\tau_p + 2\tau_p = 6\tau_p$$

$$f = \frac{1}{T} = \frac{1}{2 \cdot n \cdot \tau_p} \rightarrow \tau_p = \frac{1}{2 \cdot n \cdot f}$$




主要内容

- 概述
- 延迟时间的定义
- 延迟时间的计算
- 延迟限制下的反相器设计
- 互联线电容的估算
- 互联线延迟的计算
- CMOS反相器的开关功耗



互连线



电路图




实际物理连线



CMOS集成电路中的互连线

0.35 μm 高性能
微处理器CMOS工艺

0.1 μm 高性能
微处理器CMOS工艺



1. Process architecture challenge.




0.10 μ m CMOS Process Schematic

"High Performance" Logic

Legend



x is to scale

y is to scale



SEMATECH

现代CMOS工艺中的金属互连




5层金属互连线, Ti/Al, Cu/Ti/TiN




Cu互连工艺

Dual damascene IC process


- Oxide deposition




- Stud lithography and reactive ion etch





- Wire lithography and reactive ion etch



- Stud and wire metal deposition



- Metal chemical-mechanical polish



Source: IBM Corp.



设计经验法则

- 当输入信号的上升或者下降时间(t_r, t_f)比信号以光速“飞过”传输线的时间(t_{flight})小时, 就需要考虑传输线相应

$$\tau_r (\tau_f) \ll 2.5 t_{flight}$$

- 当输入信号的上升或者下降时间远大于信号传输过连线的时间时, 采用集总模型

$$\tau_r (\tau_f) > 5 t_{flight}$$

- 只有在互连线的总电阻限制在以下条件时才考虑传输线效应:

$$R < 5 Z_0, R \sim (L/W)$$

- 当总电阻远比特征阻抗小时才能将传输线当作无损的

$$R < Z_0/2$$



互连线寄生参数

■ 互连线寄生参数的种类

- 寄生电容——对地电容和耦合电容
- 寄生电阻——取决于材料的方块阻值
- 寄生电感——在芯片内部很少考虑，但在高频电路和 **PAD bonding wire** 上要考虑，射频电路要考虑。本书忽略该参数讨论。

■ 集成电路互连线建模始终是当前**EDA**工具的研究热点。

- 在深亚微米工艺中，互连线支配了数字集成电路的一些性能指标，例如：速度，能耗和可靠性，而且随着工艺的进步这种情况越来越严重。集成电路设计由逻辑门转向了互连线设计。



互联线寄生电容

回顾负载电容的表达式：

$$C_{load} = C_{gd,n}(W_n) + C_{gd,p}(W_p) + C_{db,n}(W_n) + C_{db,p}(W_p) + C_{int} + C_g = f(W_n, W_p)$$

1

反相器内部晶体管产生的寄生电容，反相器的本征负载

2

互联线寄生电容

3

下一级逻辑门的输入电容

- 在电路设计中①和③很容易估算，但是②给电路设计带来很大的麻烦，更为糟糕的是随着工艺进步，门延时越来越小，互联线造成的延时贡献越来越大，重要性不言而喻。
- 由于②与版图有关，所以在版图没有实现前的电路设计阶段，很难准确估算互联线造成的延时，造成电路设计失败。




互连线电容——工艺进步使连线电容增大

集成电路中的连线电容
主要有三部分：

- 平板电容；
- 边缘电容；
- 线间电容；


$$\begin{aligned}C_{\text{wire}} &= C_{\text{pp}} + C_{\text{fringe}} + C_{\text{interwire}} \\&= (\epsilon_{\text{di}}/t_{\text{di}})WL \\&\quad + (2\pi\epsilon_{\text{di}})/\log(t_{\text{di}}/H) \\&\quad + (\epsilon_{\text{di}}/t_{\text{di}})HL\end{aligned}$$



连线电容—平板电容

- 金属和多晶硅作为连线时，它们与衬底之间以及它们相互之间存在寄生电容；
- 连线电容的大小取决于连线的长度和宽度；
- 随着工艺的进步和集成电路面积的增大，连线电容越来越占主要地位；

平板电容模型




$$C_{pp} = (\epsilon_{di}/t_{di}) WL$$


ϵ_{di} SiO_2 介电常数



连线电容—边缘(Fringing)电容



(a)




(b)

$$w = W - H / 2$$

$$C_{wire} = C_{pp} + C_{fringe} = \frac{w \epsilon_{di}}{t_{di}} + \frac{2 \pi \epsilon_{di}}{\log(t_{di} / H)}$$



边缘电容与平板电容比较




对于大的(W/H)值，总的电容值近似于平板电容模型，而当(W/H)小于1.5时，边缘电容成了总电容的主要部分，随着线宽变得越小，边缘电容可使总的寄生电容增加1.5到3倍。

结论：线宽的缩小，使导线电容值增大。



连线电容—线间电容的影响



工艺的进步，使得IC的几何尺寸在水平方向上的减小和垂直方向上的减小不成比例(连线厚度H几乎没有变化，而连线的间距大大减小)，导致了线间电容的增加。


一条与两边的互联线耦合的导线的电容随最小线间距变化时，导线电容的变化

Figure 6.21 Capacitance of an interconnect line which is coupled with two other parallel lines on both sides, as a function of the minimum distance between the lines. C_{TOTAL} indicates the combined capacitance of the line, while C_{GROUND} and C_X indicate the capacitance to the ground plane and the lateral (inter-line) capacitance, respectively. The pure parallel plate capacitance is also shown as a reference.




互连线间距变化

Intel P856.5
Al, 0.25 μ m




Scale: 2,160 nm

Intel P858
Al, 0.18 μ m



IBM CMOS-8S
CU, 0.18 μ m



From MPR, 2000



连线电容—0.25 μm CMOS工艺

	场氧区	有源区	Poly	Al1	Al2	Al3	Al4
Poly	88				平板电容: $\text{aF}/\mu\text{m}^2$		
	54				边缘电容: $\text{aF}/\mu\text{m}$		
Al1	30	41	57				
	40	47	54				
Al2	13	15	17	36			
	25	27	29	45			
Al3	8.9	9.4	10	15	41		
	18	19	20	27	49		
Al4	6.5	6.8	7	8.9	15	35	
	14	15	15	18	27	45	
Al5	5.2	5.4	5.4	6.6	9.1	14	38
	12	12	12	14	19	27	52

	Poly	Al1	Al2	Al3	Al4	Al5
线间电容	40	95	85	85	85	115

最小线间距下单位长度连线的线间电容: $\text{aF}/\mu\text{m}$





互连线电阻

■ 方块电阻 ($\Omega/\square$)

$$R = \rho \frac{L}{w \cdot t} = \frac{\rho}{t} \left(\frac{L}{W} \right)$$

定义方块电阻 $R_{sheet} = \rho/t$




材料	$\rho(\Omega\cdot m)$
银 (Ag)	1.6×10^{-8}
铜 (Cu)	1.7×10^{-8}
金 (Au)	2.2×10^{-8}
铝 (Al)	2.7×10^{-8}
钨 (W)	5.5×10^{-8}

材料	方块电阻值 ($\Omega/\square$)
n, p 阱扩散	1000 to 1500
n+, p+ 扩散	50 to 150
带硅化物工艺的 n+, p+ 扩散	3 to 5
多晶硅	150 to 200
多晶硅硅化物工艺	4 to 5
铝	0.05 to 0.1



硅化物栅(Polycide)



Silicides: WSi_2 , TiSi_2 , PtSi_2 and TaSi

Conductivity: 8-10 times better than Poly

可以减小栅和接触孔的电阻。比多晶硅电阻低8倍。



主要内容

- 概述
- 延迟时间的定义
- 延迟时间的计算
- 延迟限制下的反相器设计
- 互联线电容的估算
- 互联线延迟的计算
- CMOS反相器的开关功耗




RC延迟模型

- 理想互连线：
 - 电压在连线上处处相等；
 - 只有非常短的互连线近似于理想导线；
- 芯片内部绝大部分互连线产生延时的原因是因为存在寄生电阻和寄生电容。
- 由于芯片上的互连线情况非常复杂，人们根据不同情况，为互连线建模，来模拟互连线产生的延时。
- 互连线延迟模型存在精度和计算量的矛盾。
- 不同情况下可以使用不同的互连线模型：
 - 集总电容模型；
 - 集总RC模型；
 - 分布RC模型；



集总C模型


- C、R和L参数中只有C占主要，且信号频率较低，可以将分布电容用集总电容等效；
- 只适用于很短的互连线；
- 信号频率低；



集总RC模型

将互连线总的电阻等效成一个集总电阻 R ，所有的电容等效成一个集总电容 C ，就构成了互连线的集总RC模型：

- 对较短的互连线比较准确；
- 对长互连线，是一个保守、不准确的模型；
- 由于分布rc模型太复杂，并且不存在收敛解；
- 只要不是特别高性能的集成电路，都使用集总RC模型。



阶跃响应： $V_{out}(t) = (1 - e^{-t/\tau})V$


$$\tau = RC \rightarrow \begin{cases} t_{50\%} = \ln(2)\tau = 0.69\tau \\ t_{90\%} = \ln(9)\tau = 2.2\tau \end{cases}$$



其他RC延迟模型

Voltage Range	Lumped RC-network	Distributed RC-network
0→50% (t_p)	0.69 RC	0.38 RC
0→63% (τ)	<u>RC</u>	0.5 RC
10%→90% (t_r)	2.2 RC	0.9 RC


Step Response of Lumped and Distributed RC Networks:
Points of Interest.



Elmore定理(Elmore延时)

Elmore定理使用条件:

1. 电路中没有电阻回路;
2. 所有电容都是结点到地的电容;
3. 有一个输入结点, 输入到所有其他结点都只有唯一路径。



对于RC树形网络:

- P_i 表示从输入节点到第*i*节点的唯一路径;
- $P_{ij}=P_i \cap P_j$ 表示从输入到*i*节点的路径与从输入到*j*节点的路径的公共部分。

假如输入信号是 $t=0$ 时刻的阶跃脉冲, i 节点的延时由Elmore定理表示如下:

$$\tau_{Di} = \sum_{j=1}^N C_j \sum_{\substack{\text{所有} \\ k \in P_{ij}}} R_k$$

假如要计算输入 V_{in} 到第7节点的Elmore延时



Elmore定理(Elmore延时)

计算输入 V_{in} 到第7节点的Elmore延时

$$\tau_{Di} = \sum_{j=1}^N C_j \sum_{k \in P_{ij}} R_k$$


$\sum_{k \in P_{ij}} R_k$ 是共享路径上的所有电阻

$$\tau_{D7} = \underbrace{R_1 C_1 + R_1 C_2 + R_1 C_3 + R_1 C_4 + R_1 C_5}_{R_{71} \quad R_{72} \quad R_{73} \quad R_{74} \quad R_{75}} + (R_1 + R_6) C_6 + (R_1 + R_6 + R_7) C_7 + (R_1 + R_6 + R_7) C_8$$

$R_{76} \quad R_{77} \quad R_{78}$


节点5的Elmore延迟?

$$\tau_{D5} = R_1 C_1 + (R_1 + R_2) C_2 + (R_1 + R_2) C_3 + (R_1 + R_2 + R_4) C_4 + (R_1 + R_2 + R_4 + R_5) C_5 + R_1 C_6 + R_1 C_7 + R_1 C_8$$



分布rc模型

- 电路参数沿导线长度 L 均匀分布；
 r —单位长度电阻； c —单位长度电容；



- 互连线延时计算——一阶近似Elmore公式:

$$\tau_N = \sum_{i=1}^N R_i \sum_{j=i}^N C_j = \sum_{i=1}^N C_i \sum_{j=1}^i R_j$$

其中, $C_i = c\Delta L$, $R_j = r\Delta L$

$$\tau_N = \Delta L^2 (cr + c(2r) + \dots + c(Nr))$$


$$= \Delta L^2 cr(1 + 2 + \dots + N)$$

$$= \Delta L^2 crN(N+1)/2$$

$$N \rightarrow \infty, \tau_N = rcL^2 / 2 = \frac{1}{2} RC$$



连线延时仿真结果



集总RC模型和分布rc模型阶跃响应

电压范围	集总RC	分布RC
0 → 50% (t_p)	0.69 RC	0.38 RC
0 → 63% (τ)	RC	0.5 RC
10% → 90% (t_r)	2.2 RC	0.9 RC
0 → 90%	2.3 RC	1.0 RC

到达50%电压值的时间点
 $t = \ln(2)\tau = 0.69\tau$

到达90%电压值的时间点
 $t = \ln(9)\tau = 2.2\tau$

■ 例如：考虑10cm长1 μ m宽的第一层AI互连线

□ 使用集总电容模型，激励源电阻(R_{Driver})为10 k Ω ，总电容(C_{lumped})为11pF

$$t_{50\%} = 0.69 \times 10 \text{ k}\Omega \times 11\text{pF} = 76 \text{ ns}$$

$$t_{90\%} = 2.2 \times 10 \text{ k}\Omega \times 11\text{pF} = 242 \text{ ns}$$

□ 使用分布RC模型，单位电容 $c = 110 \text{ aF}/\mu\text{m}$ ，单位长度电阻 $r = 0.075 \Omega/\mu\text{m}$

$$t_{50\%} = 0.38 \times (0.075 \Omega/\mu\text{m}) \times (110 \text{ aF}/\mu\text{m}) \times (10^5 \mu\text{m})^2 = 31.4 \text{ ns}$$

$$t_{90\%} = 0.9 \times (0.075 \Omega/\mu\text{m}) \times (110 \text{ aF}/\mu\text{m}) \times (10^5 \mu\text{m})^2 = 74.25 \text{ ns}$$

$$\text{Poly: } t_{50\%} = 0.38 \times (150 \Omega/\mu\text{m}) \times (88+2 \times 54 \text{ aF}/\mu\text{m}) \times (10^5 \mu\text{m})^2 = 112 \mu\text{s}$$

$$\text{Al5: } t_{50\%} = 0.38 \times (0.0375 \Omega/\mu\text{m}) \times (5.2+2 \times 12 \text{ aF}/\mu\text{m}) \times (10^5 \mu\text{m})^2 = 4.2 \text{ ns}$$

互连线的材料、层次的不同，对延时有极大的影响。



例6.5——长多晶硅连线延时

长1000 μm ，宽1 μm 的均匀多晶硅，假设方块电阻是15 Ω /方块，计算出集总电阻为

$$R_{lumped} = R_{sheet} \times (L / W) = 15 \times (1000\mu\text{m} / 1\mu\text{m}) = 15\text{k}\Omega$$


多晶硅的电容分为平板电容和边缘电容两部分，计算出来分别是：

$$C_{lumped} = C_p + C_{fr} = 106\text{fF} + 86\text{fF} = 192\text{fF}$$

用SPICE程序分别对该多晶硅连线的集总RC模型、分布RC模型、二阶 π 模型和T模型的传输延时进行仿真，其中分布RC模型是10段R和C构成的，每一段的 $R=1.5\text{k}\Omega$ ， $C=19.2\text{fF}$ 。




例6.5——长多晶硅连线延时



$$\tau_{\text{lumped}} = 2.04 \text{ ns}$$


$$\tau_{\text{dis}} = 1.22 \text{ ns}$$



- 集总RC模型对延时的估算偏高；
- T模型的精度比集总模型高得多，在考虑复杂度和精度折衷时，如果计算量限制不能太复杂，应该选用T模型。



例6.5——长多晶硅连线延时




$$R_1 = 15(500/0.5) = 15\text{k}\Omega$$

$$R_2 = 15(500/1.5) = 5\text{k}\Omega$$

$$R_{\text{total}} = 20\text{k}\Omega$$

$$C_{1P} = 26.5\text{fF}; C_{2P} = 79.5\text{fF}$$

$$C_{1fr} = C_{2fr} = 46\text{fF}$$



集总延时: 2.68ns


分布A→B: 2.00ns

分布B→A: 1.08ns

10段RC




例6.5——长多晶硅连线延时



B->A的延时仿真结果



分布rc模型——增加驱动源阻抗



- 考虑激励源和互连线之后总的延时

$$\tau_D = R_{Driver} C_w + (R_w C_w)/2 = R_{Driver} C_w + \underline{0.5 r_w c_w L^2}$$

$$t_p = \underline{0.69 R_{Driver} C_w} + \underline{0.38 R_w C_w}$$

其中 $R_w = r_w L$; $C_w = c_w L$

- 当满足以下条件时，连线延时成为主要的

$$(R_w C_w)/2 \geq R_{Driver} C_w \text{ 或者 } L \geq 2 R_{Driver} / r_w$$

□ 例如：一个 $R_{Driver} = 1\text{k}\Omega$ 的驱动源驱动一条 $1\mu\text{m}$ 宽的铝线

Al1 ($r_w = 0.075\Omega/\mu\text{m}$), L_{crit} 临界长度为 2.67cm 。



何时考虑分布rc延时—经验规则

- 当连线延时大于驱动它的门延时时 ✓

$$t_{pRC} \gg t_{pgate}$$

互连线的临界长度为: $L_{crit} \gg \sqrt{t_{pgate} / 0.38rc}$

- 实际上 L_{crit} 与驱动门电路的尺寸以及互连材料有关。


- 当互连线的输入信号的上升(下降)时间小于RC时, R、C分别为互连线的集总电阻和集总电容。

$$t_{rise} < RC$$

- 如果输入信号上升(下降)时间比较大, 比互连线的传输延时慢, 采用集总电容模型就足够了。



如何减少连线延迟



$$r=12\Omega/\mu\text{m}, \quad c=4\times 10^{-4}\text{pF}/\mu\text{m}$$

单纯2mm连线的延时:

$$t_{dL}=2.4\times 10^{-15}\Omega\cdot\text{F}/(\mu\text{m})^2\times(2\times 10^3)^2(\mu\text{m})^2=9.6\text{ns} \quad \checkmark$$

在连线中插入缓冲驱动器后连线的延时:

$$t_{dL}=2\times[2.4\times 10^{-15}\Omega\cdot\text{F}/(\mu\text{m})^2\times(1\times 10^3)^2(\mu\text{m})^2]+\tau_{\text{buf}}=4.8\text{ns}+\tau_{\text{buf}}$$


只要 τ_{buf} 足够小, 适当的对连线分段就能减小连线延迟。

τ_{buf} 在 $0.25\mu\text{m}$ 工艺下, 典型的值小于 200ps 。



传输线模型

- 包含 r 、 c 、 l 的传输线模型是导线特性的最精确的近似。当信号上升/下降时间可以与信号“飞跃”导线的时间相比拟，要用有损传输线模型。



- 信号以波的形式传递通过介质，交替的电场和磁场变化。互连线最精确的特性模型。

$$\frac{\partial^2 v}{\partial x^2} = rc \frac{\partial v}{\partial t} + lc \frac{\partial^2 v}{\partial t^2}$$

- 超出本课程的内容，参考微波课程。



主要内容

- 概述
- 延迟时间的定义
- 延迟时间的计算
- 延迟限制下的反相器设计
- 互联线电容的估算
- 互联线延迟的计算
- CMOS反相器的开关功耗





CMOS反相器的开关功耗

- CMOS反相器的功耗由静态功耗、动态功耗和短路功耗构成。
 - 静态功耗是由于亚阈值漏电和PN结反向电流构成，CMOS反相器的静态功耗非常小，但是随着工艺的进步而变大。
 - 动态功耗也称为开关功耗，是由于输入信号变化过程中，电路不断对负载电容充电和放电造成的。
 - 短路功耗是由于输入信号短暂处于中间电平时，pMOS管和nMOS同时导通，直接从 V_{DD} 到GND流过电流造成的。



CMOS反相器开关功耗





$$P_{avg} = \frac{1}{T} \int_0^T v(t) \cdot i(t) dt$$

$$P_{avg} = \frac{1}{T} \left[\int_0^{T/2} \boxed{V_{out}} \cdot \boxed{(-C_{load} dV_{out}/dt)} dt + \int_{T/2}^T \boxed{(V_{DD} - V_{out})} \cdot \boxed{(C_{load} dV_{out}/dt)} dt \right]$$

$v_{DSn}(t)$ $i_{Dn}(t)$ $v_{SDp}(t)$ $i_{Dp}(t)$



CMOS反相器开关功耗





$$P_{avg} = \frac{1}{T} \left[\int_0^{T/2} V_{out} \cdot \left(-C_{load} \frac{dV_{out}}{dt} \right) dt + \int_{T/2}^T (V_{DD} - V_{out}) \left(C_{load} \frac{dV_{out}}{dt} \right) dt \right]$$

$$P_{avg} = \frac{1}{T} \left[\int_{V_{DD}}^0 V_{out} \cdot (-C_{load}) dV_{out} + \int_0^{V_{DD}} \underline{(V_{DD} - V_{out}) (C_{load})} dV_{out} \right]$$



CMOS反相器开关功耗



$$\begin{aligned}
 P_{avg} &= \frac{1}{T} \left[\int_{V_{DD}}^0 V_{out} \cdot (-C_{load}) dV_{out} + \int_0^{V_{DD}} (V_{DD} - V_{out}) (C_{load}) dV_{out} \right] \\
 &= \frac{1}{T} \left[-C_{load} \frac{V_{out}^2}{2} \right]_{V_{out}=V_{DD}}^{V_{out}=0} + \frac{1}{T} \left[C_{load} (V_{DD} V_{out} - \frac{V_{out}^2}{2}) \right]_{V_{out}=0}^{V_{out}=V_{DD}} \\
 &= \frac{1}{T} C_{load} V_{DD}^2
 \end{aligned}$$

$C_{load} V_{DD}^2 f$
 $\frac{1}{T} C_{load} V_{DD}^2$



用能量来计算反相器动态功耗

$$E_{VDD} = \int_0^{\infty} i_{VDD}(t) V_{DD} dt = V_{DD} \int_0^{\infty} C_L \frac{dv_{out}}{dt} dt = C_L V_{DD} \int_0^{V_{DD}} dv_{out} = \underline{C_L V_{DD}^2}$$

$$E_C = \int_0^{\infty} i_{VDD}(t) v_{out} dt = \int_0^{\infty} C_L \frac{dv_{out}}{dt} v_{out} dt = C_L \int_0^{V_{DD}} v_{out} dv_{out} = \frac{1}{2} C_L V_{DD}^2$$

- 充电时，从 V_{DD} 获得的能量为 $C_L V_{DD}^2$ ，在电容上存储的能量为 $C_L V_{DD}^2/2$ ，另一半的能量在PMOS管上消耗，转换成了热能。
- 放电时，电容上的能量在NMOS管上消耗掉，转换成了热能。
- 能量的消耗与器件尺寸无关。



动态功耗

- 考虑CMOS门的开关频率。
- 假设在N个时钟周期内门总共开关了n(N)次，则消耗的能量为

$$E_N = C_L \cdot V_{DD}^2 \cdot n(N)$$

功耗为:
$$P_{avg} = \lim_{N \rightarrow \infty} \frac{E_N}{N} f_{clk} = \left(\lim_{N \rightarrow \infty} \frac{n(N)}{N} \right) \cdot C_L \cdot V_{DD}^2 \cdot f$$

$$\alpha_{0 \rightarrow 1} = \lim_{N \rightarrow \infty} \frac{n(N)}{N}$$

一个周期变化在门输出引起变化的概率
开关因子

$$P_{avg} = \alpha_{0 \rightarrow 1} \cdot C_L \cdot V_{DD}^2 \cdot f$$

功耗降低可以通过减小 C_L 、 V_{DD} 和 f 实现。



功耗准则(figures of merit)

■ 功耗到几瓦

- ❑ 决定电池寿命为多少小时;
- ❑ 限制封装

■ 峰值功耗

- ❑ 决定电源地线的设计;
- ❑ 影响信号噪声容限和可靠性分析;



■ 能量效率(焦耳)

- ❑ 能量随时间变化的比率;
- ❑ 能量=功耗*延时 (焦耳=瓦特*秒)

■ 能量数越小意味着在相同频率下完成一次逻辑运算的功耗越小。



功耗与能量



功耗延时积(PDP)与能量延时积(EDP)

- 功耗延时积(PDP)= $P_{av} * t_p$
 - PDP代表开关一次(输入变化一次)门电路所消耗的能量(Watt*sec=Joule), 为 $C_L V_{DD}^2/2$
 - 低功耗设计可以简单的降低速度实现
 - 门电路每个翻转周期的能量 E_{av} 是PDP的两倍
- 能量延时积(EDP)= $PDP * t_p$
 - 同时考虑了在降低运算能量时延时付出的代价
 - 可以同时在能量、电源电压和速度之间折中
 - 更高的 V_{DD} 减小了延时, 但增大了能量
 - 可以求出最优的 V_{DD}




EDP与 V_{DD} 的关系

$$EDP = PDP \times t_p$$

$$= P_{av} t_p^2 = \frac{C_L V_{DD}^2}{2} t_p$$

$$t_p \sim \frac{\alpha C_L V_{DD}}{V_{DD} - V_{TE}}$$

$$EDP = \frac{\alpha C_L^2 V_{DD}^3}{2(V_{DD} - V_{TE})}$$




$$V_{DDopt} = 1.5V_{TE}, \text{ 其中 } V_{TE} = V_T + V_{DSAT} / 2$$

对于 V_T 为0.5V范围的亚微米工艺, $V_{DD,opt}$ =1.1V左右



V_{DD} 对功耗准则的影响



$$PDP = P \cdot t_d \approx C \cdot V_{DD}^2$$

$$t_d \sim \frac{V_{DD}}{(V_{DD} - V_T)^\alpha} \text{ with } 1 < \alpha < 2$$


$$EDP \sim \frac{V_{DD}^3}{(V_{DD} - V_T)^\alpha}$$

可以得出：使EDP最小， V_{DD} 的最优值为 $1.5V_T < V_{DD} < 3V_T$



是否能不断降低 $V_T \rightarrow 0$

1.8



With lower V_T :


**Lower V_{DD} ,
Same speed
Less energy/op**

**Same V_{DD} ,
Same energy/op
Faster**

- 但会导致更大的漏电流，静态功耗大大增加！




超级缓冲器



- 设计Buffer能够驱动大的负载 C_{load} ，满足规定的延时要求 τ_p ；
- 直观想法：增大Buffer中的MOS管尺寸。
- 但是Buffer尺寸增大会增大其前一级电路的负载电容。
- 继续增大前一级驱动器的尺寸.....，何时是尽头？
- 集成电路中的超级缓冲器实际是逐级放大的反相器链，使逻辑门到负载电容间的延迟最小。
 - 优化对象：反相器的级数 N 和每一级反相器的尺寸。
 - 优化目标：延迟最小。



超级缓冲器



■ 回顾反相器的延迟公式

$$\tau_p = 0.69 \frac{R_{ref}}{\alpha} (\alpha C_{iref}) \left(1 + \frac{C_{ext}}{\alpha C_{iref}}\right) = \tau_{p0} \left(1 + \frac{C_{ext}}{\alpha C_{iref}}\right)$$


C_g 为第一级反相器输入电容， C_d 为第一级反相器漏极电容(本征电容)，反相器尺寸按照比例 α 逐级增大。第一级反相器的延时为：

$$\tau_1 = 0.69 R_{ref} (C_d) \left(1 + \frac{\alpha C_g}{C_d}\right) = \tau_{p0} \left(1 + \frac{\alpha C_g}{C_d}\right)$$

$$\tau_2 = 0.69 \frac{R_{ref}}{\alpha} (\alpha C_d) \left(1 + \frac{\alpha^2 C_g}{\alpha C_d}\right) = \tau_{p0} \left(1 + \frac{\alpha C_g}{C_d}\right)$$



超级缓冲器




$$\tau_1 = 0.69 R_{ref} (C_d) \left(1 + \frac{\alpha C_g}{C_d}\right) = \tau_{p0} \left(1 + \frac{\alpha C_g}{C_d}\right)$$

$$\tau_2 = 0.69 \frac{R_{ref}}{\alpha} (\alpha C_d) \left(1 + \frac{\alpha^2 C_g}{\alpha C_d}\right) = \tau_{p0} \left(1 + \frac{\alpha C_g}{C_d}\right)$$

$$\tau_3 = 0.69 \frac{R_{ref}}{\alpha^2} (\alpha^2 C_d) \left(1 + \frac{\alpha^3 C_g}{\alpha^2 C_d}\right) = \tau_{p0} \left(1 + \frac{\alpha C_g}{C_d}\right)$$



超级缓冲器



总延时为: $\tau_{total} = (N + 1)\tau_{p0} \left(1 + \frac{\alpha C_g}{C_d}\right)$ τ_{p0} 为反相器本征延时

$$C_{load} = \alpha^{N+1} C_g$$

$$N + 1 = \frac{\ln(C_{load} / C_g)}{\ln \alpha}$$


对 τ_{total} 求 α 的偏导, 令其为 0, 得

$$\tau_{total} = \tau_{p0} \frac{\ln(C_{load} / C_g)}{\ln \alpha} \left(1 + \frac{\alpha C_g}{C_d}\right)$$

$$\frac{\partial \tau_{total}}{\partial \alpha} = \tau_{p0} \ln\left(\frac{C_{load}}{C_g}\right) \left[-\frac{1/\alpha}{(\ln \alpha)^2} \left(1 + \frac{\alpha C_g}{C_d}\right) + \frac{1}{\ln \alpha} \left(\frac{C_g}{C_d}\right) \right] = 0$$



超级缓冲器



$$\frac{\partial \tau_{total}}{\partial \alpha} = \tau_{p0} \ln\left(\frac{C_{load}}{C_g}\right) \left[-\frac{1/\alpha}{(\ln \alpha)^2} \left(1 + \frac{\alpha C_g}{C_d}\right) + \frac{1}{\ln \alpha} \left(\frac{C_g}{C_d}\right) \right] = 0$$

$$\alpha_{opt} (\ln \alpha_{opt} - 1) = \frac{C_d}{C_g} = \gamma$$

当 $C_d=0$ 时有解析解, $\alpha_{opt}=e=2.718$


但是实际上 C_d 不可能为 0, 一般假设 $C_d=C_g$, 即 $\gamma=1$
这个条件较容易满足, 则数值解为



优化有效扇出 α

给定 γ 下，用数值解得到 α 的值。

$$\alpha = \exp(1 + \gamma/\alpha)$$



$\alpha_{opt} = 3.6$
for $\gamma=1$



优化反相器的级数

- 对 $\alpha = (C_{load}/C_g)^{1/(N+1)}$ ，通过解方程 $\alpha = \exp(1 + \gamma/\alpha)$ 得到一个最优的 α_{opt} 。
- α_{opt} 只和 γ 即工艺有关 ($\gamma=1$ 时, $\alpha_{opt}=3.6$)。 $C_d = \gamma C_g$
- 给定 α 后，可以算出优化的级数 N 。


$$\alpha_{opt}^{N+1} = \frac{C_{load}}{C_g}$$

$$N + 1 = \frac{\ln(C_{load} / C_g)}{\ln(\alpha_{opt})}$$

- 实际上， N 必须是整数.....，所以 N 取整后，重新计算 α_{opt} 的结果。



缓冲器(buffer)设计



N+1


α

τ_p

1

64


65



2

8


18



3

4

15



4

2.8

15.3


$$\gamma=1 \Rightarrow \alpha_{\text{opt}}=3.6 \Rightarrow N_{\text{opt}}+1=\ln(64)/\ln(3.6)=3.24$$

实际上延时对最优级数的变化并不敏感。



最佳N与最佳延时敏感性分析

- 最佳逻辑级数的变化与延时变化的关系。




From: Neil H. E. Weste, David Harris, CMOS VLSI Design

- $2.4 < \alpha < 6$ 之间，延时只比最小延时多15%以内
 - 在这之间可以随意选取(2/3~1.5倍之间)
 - 通常取最佳的 $\alpha = 4$ 。（为什么扇出4为逻辑门典型延时）



PMOS/NMOS比率与延时的关系



$$\beta = W_p/W_n$$

$\beta=1.9$ 时, t_p 最小

$\beta=2.4$ 时, 延时对称

为什么不是 t_{pLH} 或者 t_{pHL} 中差的一个作为一个门的延时指标?

