



西安交通大学

XI'AN JIAOTONG UNIVERSITY

第7章

组合MOS逻辑电路

西安交通大学电信学院微电子学系

国家集成电路人才培养基地

程 军 jcheng@mail.xjtu.edu.cn


2022年10月

主要内容

- 概述
- 带伪nMOS(pMOS)负载的MOS逻辑电路
- CMOS逻辑电路
- 复杂逻辑电路
- CMOS传输门



概述




V_{out} 输出布尔量，是输入 V_1 、 V_2 、 V_3 、...、 V_N 的函数，输出完全由输入决定。输出：

“1” $\Rightarrow V_{DD}$

“0” $\Rightarrow 0$ 电压

C_{load} 表示输出节点看到的所有互连线电容和寄生电容。



上拉网络或者负载用于实现 “1” 输出。

下拉网络用于实现 “0” 输出。


前面学过的有关反相器的特性都可以用于组合逻辑电路，如VTC，VIL、VIH、VOH、VOL，延迟、面积和功耗等。

伪nMOS：负载用pMOS管，下拉网络nMOS
CMOS：上拉网络pMOS管，下拉网络nMOS

主要内容

- 概述
- 带伪nMOS(pMOS)负载的MOS逻辑电路
- CMOS逻辑电路
- 复杂逻辑电路
- CMOS传输门

伪nMOS两输入或非门



V_{OH} :

V_A 和 V_B 都为低电平时，两个nMOS都截止，pMOS管将 V_{out} 上拉到 V_{DD} 。

$$V_{OH} = V_{DD}$$


V_{OL} : 当输出低电平时输入信号有三种情况i, ii, iii。

对于i, ii两种情况，电路变成简单的、输入为 V_{OH} 的伪nMOS反相器，

假设 $V_{T0,A} = V_{T0,B} = V_{T0,n}$ $(W/L)_A = (W/L)_B = (W/L)_n$ $k_n = k'_n (W/L)_n$

则，
$$V_{OL} = V_{OH} - V_{T0,n} - \sqrt{(V_{OH} - V_{T0,n})^2 - \frac{k_p}{k_n} \cdot \frac{E_{C,p} L_p (V_{DD} - |V_{T0,p}|)^2}{(V_{DD} - |V_{T0,p}|) + E_{C,p} L_p}}$$

伪nMOS两输入或非门



V_{OL} : 对于第iii种情况，电路变成伪nMOS反相器，两个nMOS等效成一个nMOS


$$k_{n,iii} = k_{n,A} + k_{n,B} = 2k_n \quad k_n \text{ 为单个nMOS的增益因子}$$

$$\text{则, } V_{OL} = V_{OH} - V_{T0,n} - \sqrt{(V_{OH} - V_{T0,n})^2 - \frac{k_p}{2k_n} \cdot \frac{E_{C,p} L_p (V_{DD} - |V_{T0,p}|)^2}{(V_{DD} - |V_{T0,p}|) + E_{C,p} L_p}}$$

对于两输入或非门，最坏情况的 V_{OL} 是情况i或者ii的输入时。电路设计中，只要满足单个nMOS导通时的 V_{OL} ，则第iii种情况的 V_{OL} 更低。

$$k_{n,A} = k_{n,B} = k_R k_p$$

多输入的一般“或非”结构




多输入或非门可以将nMOS进行并联实现。下拉电流等于所有导通的nMOS管流过的电流之和。

n 个并联的nMOS管等效成一个nMOS，其等效管尺寸为：

$$\left(\frac{W}{L}\right)_{eq} = \sum_{k(on)} \left(\frac{W}{L}\right)_k$$

“或非”门瞬态分析





$$C_{load} = C_{gd,A} + C_{gd,B} + C_{db,A} + C_{db,B} + C_{gd,p} + C_{db,p} + C_{wire}$$

或非门的瞬态特性与反相器完全相同，可以用集总电容等效晶体管寄生电容。

相同尺寸的或非门与反相器相比，由于寄生电容大，所以速度慢！

两输入“与非”门



V_A	V_B	V_{out}
低	低	高
低	高	高
高	低	高
高	高	低

V_{OH} :

V_A 和 V_B 都为低电平或者有一个为低电平，nMOS通路截止，下拉网络不导通，pMOS管将 V_{out} 上拉到 V_{DD} 。

$$V_{OH} = V_{DD}$$


V_{OL} : 上拉和下拉网络都导通，存在静态电流

当 V_A 和 V_B 输入都是 V_{OH} 时， $I_{D,p} = I_{D,nA} = I_{D,nB}$ ，pMOS饱和区，nMOS线性区

$$W_p v_{sat} C_{ox} \frac{(V_{DD} - |V_{T0,p}|)^2}{(V_{DD} - |V_{T0,p}|) + E_{C,p} L_p} = \frac{k_{n,A}}{2} \frac{1}{1 + \frac{V_{DS,A}}{E_{C,n} L_n}} \left[2(V_{GS,A} - V_{T,A})V_{DS,A} - V_{DS,A}^2 \right]$$

$$= \frac{k_{n,B}}{2} \frac{1}{1 + \frac{V_{DS,B}}{E_{C,n} L_n}} \left[2(V_{GS,B} - V_{T,B})V_{DS,B} - V_{DS,B}^2 \right]$$

两输入“与非”门



$$W_p v_{sat} C_{ox} \frac{(V_{DD} - |V_{T0,p}|)^2}{(V_{DD} - |V_{T0,p}|) + E_{C,p} L_p} = \frac{k_{n,A}}{2} \frac{1}{1 + \frac{V_{DS,A}}{E_{C,n} L_n}} [2(V_{GS,A} - V_{T,A})V_{DS,A} - V_{DS,A}^2]$$

$$= \frac{k_{n,B}}{2} \frac{1}{1 + \frac{V_{DS,B}}{E_{C,n} L_n}} [2(V_{GS,B} - V_{T,B})V_{DS,B} - V_{DS,B}^2]$$

为简化问题，假设： $V_{GS,A}=V_{GS,B}=V_{OH}$ ，A管没有体效应（工程近似）

$V_{T,A}=V_{T,B}=V_{T0,n}$ ，忽略 $V_{DS}/E_{C,n} L_n$

$$\frac{k_p}{2} \frac{E_{C,p} L_p (V_{DD} - |V_{T0,p}|)^2}{(V_{DD} - |V_{T0,p}|) + E_{C,p} L_p} = \frac{k_{n,A}}{2} [2(V_{GS,A} - V_{T,A})V_{DS,A} - V_{DS,A}^2]$$


$$= \frac{k_{n,B}}{2} [2(V_{GS,B} - V_{T,B})V_{DS,B} - V_{DS,B}^2]$$

$$V_{DS,A} = V_{OH} - V_{T0,n} - \sqrt{(V_{OH} - V_{T0,n})^2 - \frac{k_p}{k_{n,A}} \cdot \frac{E_{C,p} L_p (V_{DD} - |V_{T0,p}|)^2}{(V_{DD} - |V_{T0,p}|) + E_{C,p} L_p}}$$

$$V_{DS,B} = V_{OH} - V_{T0,n} - \sqrt{(V_{OH} - V_{T0,n})^2 - \frac{k_p}{k_{n,B}} \cdot \frac{E_{C,p} L_p (V_{DD} - |V_{T0,p}|)^2}{(V_{DD} - |V_{T0,p}|) + E_{C,p} L_p}}$$

假设nMOS尺寸相同，则
 $k_{n,A}=k_{n,B}=k_n$

两输入“与非”门



$$V_{DS,A} = V_{OH} - V_{T0,n} - \sqrt{(V_{OH} - V_{T0,n})^2 - \frac{k_p}{k_{n,A}} \cdot \frac{E_{C,p} L_p (V_{DD} - |V_{T0,p}|)^2}{(V_{DD} - |V_{T0,p}|) + E_{C,p} L_p}}$$

$$V_{DS,B} = V_{OH} - V_{T0,n} - \sqrt{(V_{OH} - V_{T0,n})^2 - \frac{k_p}{k_{n,B}} \cdot \frac{E_{C,p} L_p (V_{DD} - |V_{T0,p}|)^2}{(V_{DD} - |V_{T0,p}|) + E_{C,p} L_p}}$$

$$V_{OL} = V_{DS,A} + V_{DS,B} = 2 \left(V_{OH} - V_{T0,n} - \sqrt{(V_{OH} - V_{T0,n})^2 - \frac{k_p}{k_n} \cdot \frac{E_{C,p} L_p (V_{DD} - |V_{T0,p}|)^2}{(V_{DD} - |V_{T0,p}|) + E_{C,p} L_p}} \right)$$

串联晶体管等效，写出nMOS管的电流方程：

$$I_{D,A} = \frac{k_n}{2} \frac{1}{1 + \frac{V_{DS,A}}{E_{C,n} L_n}} \left[2(V_{GS,A} - V_{T0,n})V_{DS,A} - V_{DS,A}^2 \right]$$

$$I_{D,B} = \frac{k_n}{2} \frac{1}{1 + \frac{V_{DS,B}}{E_{C,n} L_n}} \left[2(V_{GS,B} - V_{T0,n})V_{DS,B} - V_{DS,B}^2 \right]$$

由， $I_D = I_{D,A} = I_{D,B} = (I_{D,A} + I_{D,B})/2$ ，且 $V_{GS,A} = V_{GS,B} = V_{GS}$


$$I_D = \frac{k_n}{4} \left[2(V_{GS} - V_{T0,n})(V_{DS,A} + V_{DS,B}) - (V_{DS,A} + V_{DS,B})^2 \right]$$

V_{GS} V_{DS}

假设两个串联的nMOS等效成一个nMOS管

等效nMOS的 $k_{n,eq} = 0.5k_n$

多输入的一般“与非”门结构



n输入与非门下拉网络由n个nMOS管串联构成。

$$\left(\frac{W}{L}\right)_{n,eq} = \frac{1}{\sum_{k(on)} \frac{1}{\left(\frac{W}{L}\right)_k}}$$

如果 $(W/L)_1=(W/L)_2=\dots=(W/L)$, 则


$$\left(\frac{W}{L}\right)_{n,eq} = \frac{1}{n} \left(\frac{W}{L}\right)$$

由 V_{OL} 确定等效下拉管的 $(W/L)_{drv}$, 然后使每个nMOS管的尺寸为

$$(W/L)_1=(W/L)_2=\dots=n(W/L)_{drv}$$

问题: 忽略pMOS管面积, 两输入与非门的驱动能力与反相器相同时, 与非门的面积与反相器相比是多少?

“与非”门的瞬态分析



输出下降沿:

① $V_A = V_{OH}$, V_B 从 V_{OL} 到 V_{OH}
 C_{load} 通过晶体管A、B 放电, C_x 通过B管放电。

② $V_B = V_{OH}$, V_A 从 V_{OL} 到 V_{OH}
 C_x 已经放电到0, 只有 C_{load} 通过晶体管A、B 放电。

情况①参与放电的电容比情况②大, 所以延时大。

$$\tau_{PHL,A} < \tau_{PHL,B}$$

输出上升沿:

① $V_A = V_{OH}$, V_B 从 V_{OH} 到 V_{OL} , V_{DD} 通过pMOS对 C_{load} , 通过pMOS和A对 C_x 充电。

② $V_B = V_{OH}$, V_A 从 V_{OH} 到 V_{OL} , V_{DD} 通过pMOS对 C_{load} 充电。


$$\tau_{PLH,A} < \tau_{PLH,B}$$

输入端A比输入端B速度快! 离输出端近的晶体管速度快!

主要内容

- 概述
- 带伪nMOS(pMOS)负载的MOS逻辑电路
- CMOS逻辑电路
- 复杂逻辑电路
- CMOS传输门

CMOS两输入“或非”门



CMOS组合逻辑门由一个上拉网络和一个下拉网络构成。


上拉网络由pMOS管构成，上拉网络导通时，将 V_{out} 与 V_{DD} 连接，输出为“1”；
下拉网络由nMOS管构成，下拉网络导通时，将 V_{out} 与GND连接，输出为“0”。
上拉网络和下拉网络是互补对偶的，任何时刻只能有一个网络是导通的。没有 V_{DD} 到GND的静态电流。

为什么上拉网络不用nMOS晶体管，下拉网络不用pMOS晶体管？


MOS开关电压传输范围

■ NMOS开关电压传输范围:

$$V_{GS} > V_{TH}$$




■ PMOS开关电压传输范围:



结论: NMOS管是传输低电平('0')的理想开关, 传输高电平('1')有阈值电压损失;
PMOS管是传输高电平('1')的理想开关, 传输低电平('0')有阈值电压损失。

CMOS两输入“或非”门



下面研究 V_{th} :

假设 $V_A = V_B = V_{out} = V_{th}$, 忽略 M_4 的体效应, 同类晶体管尺寸相同。 $(W/L)_1 = (W/L)_2$, $(W/L)_3 = (W/L)_4$ 。

nMOS 工作在饱和区, $V_{DS} = V_{out} > V_A - V_{T0,n} > V_{DSAT}$

$$I_D = 2W_n v_{sat} C_{ox} \frac{(V_{th} - V_{T0,n})^2}{(V_{th} - V_{T0,n}) + E_{C,n} L_n}$$

由: $W_n v_{sat,n} C_{ox} = \frac{1}{2} \left(\frac{W}{L} \right)_n k_n E_{C,n} L_n$ 且 $(V_{th} - V_{T,n}) \ll E_{C,n} L_n$, 得,

$$I_D = \left(\frac{W}{L} \right)_n \mu_n C_{ox} (V_{th} - V_{T,n})^2 \Rightarrow V_{th} = V_{T0,n} + \sqrt{\frac{I_D}{k_n}}$$

pMOS 管 M_3 工作在线性区, M_4 工作在饱和区: 证明

$$V_{SD4} = V_X - V_{in}$$

$$V_{SG4} = V_X - V_{in}$$

$$V_{SG3} > V_{SG4}$$


M_4 饱和

假设 M_3 饱和

$$I_{D,P} = k_{p3} (V_{th} - V_{DD} - V_{T,P})^2 = k_{p4} (V_{th} - V_X - V_{T,P})^2$$

$$V_X = V_{DD} \quad \text{不可能, 所以 } M_3 \text{ 线性}$$

CMOS两输入“或非”门



pMOS管 M_3 工作在线性区， M_4 工作在饱和区


$$I_{D3} = \frac{k_p}{2} \frac{1}{\left(1 + \frac{V_{SD3}}{E_{C,p} L_p}\right)} \left[2(V_{DD} - V_{th} - |V_{T0,p}|) V_{SD3} - V_{SD3}^2 \right]$$

$$I_{D4} = \frac{k_p}{2} \frac{E_{C,p} L_p (V_{DD} - V_{SD3} - V_{th} - |V_{T0,p}|)^2}{(V_{DD} - V_{SD3} - V_{th} - |V_{T0,p}|) + E_{C,p} L_p}$$

由： $V_{SD3} / E_{C,p} L_p \ll 1$, 且 $V_{DD} - V_{SD3} - V_{th} - |V_{T0,p}| \ll E_{C,p} L_p$ 得，

$$\left\{ \begin{aligned} I_{D3} &= \frac{k_p}{2} \left[2(V_{DD} - V_{th} - |V_{T0,p}|) V_{SD3} - V_{SD3}^2 \right] \\ I_{D4} &= \frac{k_p}{2} (V_{DD} - V_{SD3} - V_{th} - |V_{T0,p}|)^2 \end{aligned} \right\} \quad V_{DD} - V_{th} - |V_{T0,p}| = 2 \sqrt{\frac{I_D}{k_p}}$$

CMOS两输入“或非”门



下面研究 V_{th} :

nMOS管电流方程得: $V_{th} = V_{T0,n} + \sqrt{\frac{I_D}{k_n}}$

pMOS管电流方程得: $V_{DD} - V_{th} - |V_{T0,p}| = 2\sqrt{\frac{I_D}{k_p}}$

求解, 得:


$$V_{th}(NOR2) = \frac{V_{T0,n} + \frac{1}{2}\sqrt{k_p/k_n}(V_{DD} - |V_{T0,p}|)}{1 + \frac{1}{2}\sqrt{k_p/k_n}}$$

由式(5.80)反相器的切换阈值为: $V_{th}(INR) = \frac{V_{T0,n} + \sqrt{k_p/k_n}(V_{DD} - |V_{T0,p}|)}{1 + \sqrt{k_p/k_n}}$

当 $k_n = k_p$, $V_{T0,n} = |V_{T0,p}|$ 时, $V_{th}(INR) = V_{DD} / 2$ $V_{th}(NOR2) = \frac{V_{DD} + V_{T0,n}}{3}$

NOR2门的切换阈值 $V_{th,NOR2}$ 小于反相器的 $V_{th,INR}$ 。

CMOS两输入“或非”门



$$V_{th}(NOR2) = \frac{V_{T0,n} + \sqrt{k_p / (4k_n)} (V_{DD} - |V_{T0,p}|)}{1 + \sqrt{k_p / (4k_n)}}$$

$$= \frac{V_{T0,n} + \frac{1}{2} \sqrt{k_p / k_n} (V_{DD} - |V_{T0,p}|)}{1 + \frac{1}{2} \sqrt{k_p / k_n}}$$

$$V_{th}(NOR2) = \frac{V_{T0,n} + \frac{1}{2} \sqrt{k_p / k_n} (V_{DD} - |V_{T0,p}|)}{1 + \frac{1}{2} \sqrt{k_p / k_n}}$$

$$V_{th}(INR) = \frac{V_{T0,n} + \sqrt{k_p / k_n} (V_{DD} - |V_{T0,p}|)}{1 + \sqrt{k_p / k_n}}$$

$k_p/2$


$2k_n$

如果要想使 $V_{th} = V_{DD}/2$, 则:


$$V_{T0,n} = |V_{T0,p}|, \quad k_p = 4k_n$$

相同驱动能力下, NOR2门的面积比较大。



NOR2 VTC曲线



pMOS管B由于体效应，使得 $V_{TP,B}$ 变大，上拉能力降低，VTC曲线向左移动。




CMOS两输入“或非”门瞬态特性



当输入信号变化不同时，对 C_{load} 和 C_{inter} 的充电和放电是不一样的，从而影响了输入到输出的延时。 V_A 到 V_{out} 的延时要大于 V_B 到 V_{out} 的延时，为什么？分别对上升延时和下降延时进行分析。

CMOS两输入“或非”门瞬态特性



上升延时:

① $V_A=0$, V_B 从1变成0

初始条件: C_{load} 电压为0, C_{int} 为 V_{DD}

V_{DD} 通过两个PMOS对 C_{load} 充电

② $V_B=0$, V_A 从1变成0

初始条件: C_{load} 电压为0, C_{int} 为0


V_{DD} 通过两个PMOS对 C_{load} 充电,
 V_{DD} 通过PMOS管A对 C_{int} 充电

因此: 从 V_B 到 V_{out} 的延时小于从 V_A 到 V_{out} 的延时, $\tau_{pLHB} < \tau_{pLHA}$




下降延时可以用相同的方法分析, 可以得出 $\tau_{pHLB} < \tau_{pHLA}$ (留给同学自行分析)

即: 离输出端近的输入端延时小, 不论上升延时还是下降延时。

NOR2瞬态特性——0.25um工艺



CMOS两输入“与非”门(NAND2)



由于有两个输入信号，
所以切换电压随输入信号不同而变化。



- ① 输入信号同时变化；
- ② $V_A=1$, V_B 从0变化到1；
- ③ $V_B=1$, V_A 从0变化到1；

输入信号同时切换时：
$$V_{th}(NAND2) = \frac{V_{T0,n} + 2\sqrt{k_p / k_n} (V_{DD} - |V_{T0,p}|)}{1 + 2\sqrt{k_p / k_n}}$$

若要 $V_{th}=V_{DD}/2$ ，则： $V_{T0,n}=|V_{T0,p}|$, $k_n=4k_p$

情况②③，请同学们自行分析。

NAND2 VTC曲线



NAND2瞬态特性(开关特性)

上升延时:

① $V_A=1$, V_B 从1变成0

初始条件: C_{load} 电压为0, C_{int} 为0

V_{DD} 通过PMOS管B对 C_{load} 充电

② $V_B=1$, V_A 从1变成0


初始条件: C_{load} 电压为0, C_{int} 为0

V_{DD} 通过PMOS管A对 C_{load} 充电, V_{DD} 通过PMOS管A和NMOS管B对 C_{int} 充电


因此: ①延时比②的延时小, B的延时小于A

下降延时可以用相同的方法分析, 可以得出 $\tau_{pHLB} < \tau_{pHLA}$ (留给同学自行分析)


不论NAND还是NOR门, 都有: 离输出端近的输入端到输出的延时小。



NAND2瞬态特性




相同驱动能力下INV、NAND和NOR对比




总面积为3

相同驱动能力
以最坏情况下的
驱动能力作
比较




总面积为8




总面积为10

因此在逻辑设计中，我们更喜欢用NAND！



CMOS逻辑门版图





棒图 (Stick-diagram)



CMOS逻辑门版图





NOR2和NAND2版图(商业标准单元)



单元设计（库）

- 标准单元(standard cell)
 - 通用逻辑电路
 - 可以被用于综合
 - 等高、不等宽的版图
- 数据通路单元(data-path)
 - 用于规则的结构化设计 (算术电路)
 - 单元中包含一些互连线
 - 固定高和宽


标准单元库内容




标准单元版图设计方法 – 1980s

布线通道

signals




标准单元版图设计方法 – 1980s




From ASIC

feedthrough cell, row-end cell, spacer cell, power cell


标准单元版图设计方法 – 1990s



标准单元总体放置结果




标准单元版图示例(1)




[Brodersen92]

标准单元版图(布线之后)



*Cell-structure
hidden under
interconnect layers*

设计时序“收敛”问题



Iterative Removal of Timing Violations (white lines)

Courtesy Synopsys

主要内容

- 概述
- 带伪nMOS(pMOS)负载的MOS逻辑电路
- CMOS逻辑电路
- 复杂逻辑电路
- CMOS传输门



复杂逻辑电路

把NOR2和NAND2逻辑门的概念扩展，例如：nMOS逻辑电路中


- “NOR” 运算用并联驱动管实现；
- “NAND” 运算用串联晶体管实现；
- 输出为“非”是因为nMOS晶体管接GND

如果要实现下面的布尔函数：


$$Z = \overline{A(D+E)} + \overline{BC}$$

如果输入全部为高，所有nMOS都导通，那么等效下拉管的尺寸为：

$$\left(\frac{W}{L}\right)_{eq} = \frac{1}{\frac{1}{(W/L)_B} + \frac{1}{(W/L)_C}} + \frac{1}{\frac{1}{(W/L)_A} + \frac{1}{(W/L)_D + (W/L)_E}}$$



复杂逻辑电路



$$Z = A(D + E) + BC$$

$$R_1 > R_2 > R_3 > R_4$$

考虑 V_{OL} : 假设所有nMOS晶体管尺寸相同
由于输入信号不同, 下拉网络的导通电阻不同

导通路径	类别
A-D	1
A-E	1
B-C	1
A-D-E	2
A-D-B-C	3
A-E-B-C	3
A-D-E-B-C	4

复杂逻辑门尺寸设计策略:

- 1、找出所有的最坏路径(类别1);
- 2、确定所有最坏路径的nMOS管尺寸, 使该路径等效尺寸为所要求的 $(W/L)_{eq}$;
- 3、其他路径自然会满足要求。



考虑最坏情况 R_1 , 如果满足要求的 V_{OL} , 则其他情况更满足 V_{OL} 要求。

如果等效反相器下拉晶体管尺寸为 $(W/L)_{drv}$, 则三种最坏路径的nMOS尺寸为:

$$(W/L)_A = (W/L)_D = 2(W/L)_{drv}; \quad (W/L)_A = (W/L)_E = 2(W/L)_{drv}; \quad (W/L)_B = (W/L)_C = 2(W/L)_{drv};$$



复杂CMOS逻辑门

CMOS逻辑上拉网络与下拉网络是对偶的。




闭合区域产生一个新的顶点，相邻顶点用边线连接，每个上拉网络线只能与下拉网络边线相交一次。

复杂CMOS逻辑门





pMOS上拉网络
拓扑结构图





nMOS下拉网络
拓扑结构图

复杂CMOS逻辑门的版图



扩散区中断使版图中面积增大，这个版图输入信号多晶硅的排列顺序是任意的。为了使版图中扩散区中断最少，版图面积最小，采用欧拉路径法，找到多晶硅排列的最佳顺序。




什么是欧拉路径：



左图中边的连接顺序，每一条边只能经过一次。

如果n、p晶体管的欧拉路径相同，则版图就不会有扩散区中断。


复杂CMOS逻辑门的版图





共同的欧拉路径：
都是从X开始，到Y
结束。E-D-A-B-C




新的版图不存在扩散
区中断，节省了面积。
多晶硅之间只有金属
到扩散区接触孔，寄
生电容小。





版图对比




复杂CMOS逻辑门的版图




A-D-E-C-B
是共同的欧拉路径吗？




YES - for
pMOS net



NO - for
nMOS net;
C-B not on
path



CMOS异或门







加上使A、B反相的非门，CMOS异或门总共需要12个晶体管。

其他形式的CMOS逻辑使用更少的晶体管实现XOR。

XNOR/XOR 逻辑门

XNOR

XOR





□ 用AOI或者OAI实现每个门有多少个晶体管？

“与或非”和“或与非”逻辑门




一般意义上，复杂CMOS门可以分为两类：“与或非”(AOI)门和“或与非”(OAI)门。AOI门为积之和形式的布尔函数，OAI门为和之积形式的布尔函数。

AOI门: $V_{out} = \overline{A_1 A_2 A_3 + B_1 B_2 + C_1 C_2 C_3}$




“与或非”和“或与非”逻辑门

OAI门: $V_{out} = \overline{(A_1 + A_2 + A_3)(B_1 + B_2)C_1}$



伪nMOS “或非” 门




优缺点？

优点：当输入复杂时减少了晶体管数量，节省了面积

缺点：输出 V_{OL} 时存在静态功耗。



扇出对延时的影响 (1)




扇出：逻辑门输出的负载和输入负载的比值

扇出大小对不同逻辑门延时的影响


扇出对延时的影响——FO4延时



Fanout=4



Fanout=4



Fanout=?

Fanout=16/3

扇出对延时的影响 (3)

■ 延时表达式

$$\tau_p = \tau_0 \left(1 + \frac{C_{ext}}{C_d} \right) = RC_d \left(1 + \frac{C_{ext}}{C_d} \right) = \tau_0 + \underline{RC_{ext}}$$


改写成 $\tau_p = \tau_0 + RC_{ext} = \tau_0 + RC_{in} \frac{C_{ext}}{C_{in}}$

C_{ext}/C_{in} 就是扇出


RC_{in} 是一个很有意思的量, 称为逻辑努力(Logic Effort)— g 对于一定结构的逻辑门, g 是一个恒定的量, 与尺寸无关。

假设反相器的 $RC_{in,inv}$ 是1, 那么当pMOS和nMOS尺寸之比为2时, Nand2门的逻辑努力是4/3, Nor2门的逻辑努力是5/3

用逻辑努力可以同时回答外部负载和逻辑门尺寸如何影响门延时




逻辑努力的计算



输入电容为 $C_{in,inv}=3$

反相器的 $g=R_{inv}C_{in,inv}=1$


相同驱动能力
以最坏情况下的
驱动能力作
比较



$C_{in,nd2}=4$

nand2的

$$g=R_{nd2}C_{in,nd2}=4/3$$




$C_{in,nor2}=5$

nor2的

$$g=R_{nor2}C_{in,nor2}=5/3$$

逻辑努力是针对输入的 同一个逻辑门不同输入的逻辑努力可以是不相同的。

复杂逻辑门的逻辑努力



$$F = \overline{AB} + C$$

$$A: g = (4+2) / (1+2) = 2$$




$$B: g = (4+2) / (1+2) = 2$$

$$C: g = (1+4) / (1+2) = 5/3$$

$$\text{Total: } g = 2 + 2 + 5/3 = 17/3$$

扇出对延时的影响 (4)

$$\tau_p = \tau_0 + RC_{ext} = \tau_0 + \underbrace{RC_{in}}_{\text{Effort Delay}} \frac{C_{ext}}{C_{in}}$$



不同门的逻辑努力

- 通用逻辑门的逻辑努力(P管和N管尺寸比为2)

Handwritten notes above the table:

- Left side: $3 \downarrow 1, 1, 0$
- Top left: $A \cdot B + \bar{A} \cdot \bar{B}$
- Top middle: $(A+B) + (\bar{A} + \bar{B})$
- Top right: $\bar{A}\bar{B} + AB$
- Center: 输入个数



门类型	输入个数				
	1	2	3	4	n
NOT	1				
NAND		4/3	5/3	6/3	$(n+2)/3$
NOR		5/3	7/3	9/3	$(2n+1)/3$
Tristate / mux	2	2	2	2	2
<u>XOR</u> , <u>XNOR</u>		4, 4	6, 12, 6	8, 16, 16, 8	

不同门的本征延时

- 反相器寄生延时 P_{inv} (≈ 1) 的倍数。

门类型	输入个数				
	1	2	3	4	n
NOT	1				
NAND		2	3	4	n
NOR		2	3	4	n
Tristate / mux	2	4	6	8	2n
XOR, XNOR		4	6	8	

扇入对延时的影响——nand4及其分布RC



考虑扇入——nand4及其分布RC

分布RC模型(Elmore延时)

$$t_{pHL} = 0.69 * \left(\begin{array}{l} R_1 C_1 + \\ (R_1 + R_2) C_2 + \\ (R_1 + R_2 + R_3) C_3 + \\ (R_1 + R_2 + R_3 + R_4) C_L \end{array} \right)$$


M1晶体管的电阻对减小延时是最重要的

$$t_{pHL} = 0.69 R_{eqn} (C_1 + 2C_2 + 3C_3 + 4C_L)$$

在0.5/0.25 NMOS和0.375/0.25 PMOS的nand4门中, C_1 、 C_2 、 C_3 的大小约为0.85fF, C_L 大约3.2fF(扩散电容), 导致的 t_{pHL} 约为80.3ps(SPICE仿真为86ps)。

在大扇入逻辑门中, 内部结点的影响可以变得十分显著。
最坏情况下, 随扇入的增大传输延时以二次方增大。

t_p 与扇入的关系——固定扇出情况下



平方关系

CMOS门的扇入最好不要超过4。
那超过4输入的门怎么办？

线性关系

t_{pLH} 随着结电容的线性增加而线性增加


t_{pHL} 随扇入增加以二次方增加，因为下拉电阻和内部电容同时增加

物理含义的理解??

多输入逻辑门实现

- 多级逻辑门，而不是单级多扇入门

$$F = ABCDEFGH$$



延时与扇入和扇出的关系

- 扇入: 二次方关系, 因为同时增大了电阻和电容。
- 扇出: 每个增加的扇出门使负载电容额外增加了两个栅电容。


$$t_p = a_1 FI + a_2 FI^2 + a_3 FO$$

- 延时时间随扇入个数增加而增加(二次函数);
- 延时时间随扇出个数增加而增加;
- 通常扇入个数不大于4;


逻辑门的尺寸放大了X倍？

反相器尺寸放大了X倍？

NAND2门尺寸是反相器的Y倍？




X倍




逻辑门尺寸是反相器的Y倍，指的是输入端P管和N管面积之和是反相器输入端晶体管面积的Y倍!!!

因为扇出是同时考虑P管和N管贡献的电容的。

NOR2门尺寸是标准反相器的Y倍




尺寸Y倍放大的Nand2，维持P管和N管2:1



主要内容

- 概述
- 带伪nMOS(pMOS)负载的MOS逻辑电路
- CMOS逻辑电路
- 复杂逻辑电路
- CMOS传输门

CMOS传输门—Transmission Gate



传输门(TG)符号图

开关特性:


Input

Output


0 a — o —▶— o — b Strong 0

1 a — o —▶— o — b Strong 1

CMOS传输门—导通特性分析



$$I_D = I_{SD,p} + I_{DS,n}$$



$$V_{DS,n} = V_{DD} - V_{out}$$

$$V_{GS,n} = V_{DD} - V_{out}$$


$$V_{DS,p} = -V_{DD} + V_{out}$$

$$V_{GS,p} = -V_{DD}$$

输入信号为0时刻的阶跃:

$$t=0-: V_{in}=0, V_{out}=0$$

$$t=0+: V_{in}=V_{DD}, V_{out}=0$$




$$R_{eq,n} = \frac{V_{DD} - V_{out}}{I_{DS,n}}$$

$$R_{eq,p} = \frac{V_{DD} - V_{out}}{I_{SD,p}}$$

$$R_{eq,TOT} = R_{eq,n} \parallel R_{eq,p}$$

CMOS传输门—导通特性分析





区域1: nMOS速度饱和, pMOS速度饱和

$$R_{eq,n} = \frac{2(V_{DD} - V_{out})[(V_{DD} - V_{out} - V_{T,n}) + E_{C,n}L_n]}{k_n E_{C,n} L_n (V_{DD} - V_{out} - V_{T,n})^2}$$

$$R_{eq,p} = \frac{2(V_{DD} - V_{out})[(V_{DD} - |V_{T,p}|) + E_{C,p}L_p]}{k_p E_{C,p} L_p (V_{DD} - |V_{T,p}|)^2}$$

nMOS存在体效应

CMOS传输门—导通特性分析




区域2: nMOS速度饱和, pMOS线性区

$$R_{eq,n} = \frac{2(V_{DD} - V_{out}) \left[(V_{DD} - V_{out} - V_{T,n}) + E_{C,n} L_n \right]}{k_n E_{C,n} L_n (V_{DD} - V_{out} - V_{T,n})^2}$$

nMOS存在体效应

$$R_{eq,p} = \frac{2(V_{DD} - V_{out}) \left(1 + \frac{V_{DD} - V_{out}}{E_{C,p} L_p} \right)}{k_p \left[2(V_{DD} - |V_{T,p}|)(V_{DD} - V_{out}) - (V_{DD} - V_{out})^2 \right]} = \frac{2 \left(1 + \frac{V_{DD} - V_{out}}{E_{C,p} L_p} \right)}{k_p \left[2(V_{DD} - |V_{T,p}|) - (V_{DD} - V_{out}) \right]}$$

CMOS传输门—导通特性分析




$$V_{DS,n} = V_{DD} - V_{out}$$

$$V_{GS,n} = V_{DD} - V_{out}$$

$$V_{DS,p} = -V_{DD} + V_{out}$$




$$V_{GS,p} = -V_{DD}$$





区域3: nMOS截止, pMOS线性区

$$R_{eq,p} = \frac{2 \left(1 + \frac{V_{DD} - V_{out}}{E_{C,p} L_p} \right)}{k_p \left[2(V_{DD} - |V_{T,p}|) - (V_{DD} - V_{out}) \right]} \approx \frac{2}{k_p \left[2(V_{DD} - |V_{T,p}|) - (V_{DD} - V_{out}) \right]}$$

CMOS传输门—导通特性分析




传输门时序分析模型




CMOS传输门逻辑


传输门可以用很少的晶体管实现一些逻辑电路。



传输门逻辑构成的二选一电路



传输门实现的异或门(8个晶体管)




6个晶体管实现异或功能

二选一逻辑构成任意函数发生器

■ Shannon展开定理

- 任意一个函数都可以对布尔变量A展开为

$$F = A \cdot F_A + \bar{A} \cdot F_{\bar{A}}$$



■ 例如:

- $F = A' \cdot B + A \cdot B \cdot C' + A' \cdot B' \cdot C = A \cdot (B \cdot C') + A' \cdot (B + B' \cdot C)$

- $F_A = B \cdot C'$ 称为F相对A的余因式(cofactor),

- $F_{\bar{A}} = B + B' \cdot C$ 称为F相对A'的余因式。

- $F = A' \cdot B + A \cdot B \cdot C' + A' \cdot B' \cdot C = B \cdot (A' + A \cdot C') + B' \cdot (A' \cdot C)$

- $F = A' \cdot B + A \cdot B \cdot C' + A' \cdot B' \cdot C = \underline{C \cdot (A' \cdot B + A' \cdot B')} + \underline{C' \cdot (A \cdot B + A' \cdot B)}$

- 任意一个函数可以对其任何一个变量展开成其余因式和变量非的余因式相加的形式；或者是展开成仅使用最小项表示的形式。(每个最小项是包含所有变量的乘积)

多路选择器逻辑单元

- 多级二选一选择器构成组合逻辑函数

- 例如

- $F=(A \cdot B) + (B' \cdot C) + D$

- 对 B 展开, $F=B \cdot (A + D) + B' \cdot (C + D) = B \cdot F2 + B' \cdot F1$

- 上述为一个二选一MUX, B 为选择端, $F1$ 和 $F2$ 为二选一的输入;



- $F2=A+D=(A \cdot 1)+(A' \cdot D)$, A 为选择端, 1 、 D 为输入

- $F1=C+D=(C \cdot 1)+(C' \cdot D)$, C 为选择, 1 、 D 为输入

- 最终, 用三个二选一, 两级电路实现了设定的逻辑函数

- Actel公司的FPGA的可编程组合逻辑基本单元

CMOS传输门逻辑



所有的PMOS放在同一个N阱中以减小面积

CMOS传输门逻辑

$$F = AB + \overline{A}\overline{C} + A\overline{B}\overline{C} \quad \text{版图}$$






图 7.38 图 7.37 所示 CMOS TG 电路的掩膜版图



互补传输管逻辑(CPL)


使用nMOS传输管代替传输门，每一个信号都产生互补信号，输出端加反相器以恢复电平。减少了寄生电容，提高了速度。但为了降低阈值电压，增加了工艺复杂性，降低了抗噪声能力，亚阈值导通电流增大。并不比互补CMOS逻辑优越。



特点：晶体管数量少，抗噪声能力弱，工艺复杂(0阈值)，速度快。

互补传输管逻辑(CPL)

PMOS管实现了摆幅恢复，防止阈值电压损失。



10个晶体管构成的XOR/XNOR门

更详细的CPL逻辑门的内容请参考：Jan M. Rabaey著，周润德 译《数字集成电路——电路、系统与设计》6.2.3节