



西安交通大学

第9章

动态逻辑电路

西安交通大学电信学院微电子学系
国家集成电路人才培养基地

程 军 jcheng@mail.xjtu.edu.cn

2020年2月

主要内容

- 概述
- 传输晶体管电路的基本原理
- 电压自举技术
- 同步动态电路技术
- 动态CMOS电路技术
- 高性能动态逻辑CMOS电路



概述

静态逻辑门：所有逻辑电平都是稳定的静态工作点，所有的输出电压都是由输入电压的改变经过一定延时后确定的，只要电源电压存在，输入信号不发生变化，输出电压会永远保持。输出电压不需要刷新。需要的晶体管数量多，延时大。

动态逻辑门：逻辑电平不是稳定的静态工作点，而是由节点上的寄生电容的电荷来暂时保持的。输出信号由输入信号变化和时钟信号的改变确定，需要定时更新或者刷新，因为电荷会丢失，造成电压改变，信息丢失。






优点：

能够实现带有存储功能的简单的时序电路；
整个系统使用同一个时钟信号使得各个电路模块的工作同步；
实现复杂逻辑功能一般比静态电路的面积小；
由于寄生电容小，通常动态功耗比静态逻辑电路小；
速度快。


缺点：？ ？ ？



概述——静态逻辑和动态逻辑对比



例9.1 动态D锁存器，两个反相器构成



CK=1时，传输晶体管MP导通，输入信号D对寄生电容 C_x 充电或者放电，输出 $Q=D$ 。



CK=0时，传输晶体管MP截止，电容 C_x 与输入信号D断开，输出Q由上一次CK为1时保存在寄生电容 C_x 上的电荷决定，输入D不影响Q的值。

电路实现了Latch的功能，而不需要交叉耦合的反相器对。

节点 V_x 被称为软节点，由于电路的保持功能是由该节点的寄生电容实现的，输出保持的时间取决于寄生电容上的电荷能够维持的时间。由于电路中的反向PN结漏电、亚阈值漏电等会造成电荷泄漏，另外空间的 α 粒子或者宇宙射线也很容易造成该节点电压翻转（单粒子翻转）。所以 V_x 点的电压是不可靠或者不稳定的。



例9.1



假设反相器的特性如下： $V_{DD}=1.2V$ ， $V_{OL}=0V$ ， $V_{IL}=0.54V$ ， $V_{IH}=0.66V$ ， $V_{OH}=1.2V$ 。MP传输晶体管的阈值电压 $V_{T,n}=0.48V$ 。

CK=1时， $V_{in}=V_{OH}=1.2V$ ， C_x 被充电到高电平，由于存在阈值电压损失， $V_x=1.2-0.48=0.72V$ 。由于 $0.72V>V_{IH}$ ，所以第一个反相器输出非常接近 $V_{OL}=0V$ ，第二级反相器正确的输出 $V_Q=V_{DD}$ 。

CK=0时，传输管MP截止，最开始 C_x 上保存的电荷使得 V_x 为高电平。但由于 V_x 点是软节点，存在电荷泄放，电压从最初的 $0.72V$ 下降。为了保证Q的输出为逻辑“1”， V_x 的电平不能低于 $V_{IH}=0.66V$ 。所以CK=0的时间不能超过 V_x 电压从 $0.72V$ 下降到 $0.66V$ 的时间。在 V_x 达到 $0.66V$ 之前， C_x 上的电荷需要重新存储或者刷新到它的初始电压。




主要内容

- 概述
- 传输晶体管电路的基本原理
- 电压自举技术
- 同步动态电路技术
- 动态CMOS电路技术
- 高性能动态逻辑CMOS电路



传输晶体管行为—逻辑“1”传输



当CK从0跳变到1时，假设 V_x 初始为0， $V_{in}=V_{OH}=V_{DD}$ ，传输管导通， $V_{DS}=V_{GS}=V_{DD}$ ，由于 $V_{T,n}$ 与 V_x 有关，忽略MP的体效应，则 C_x 的充电电流为：


$$C_x \frac{dV_x}{dt} = W_n \mu_{sat} C_{ox} \frac{(V_{DD} - V_x - V_{T,n})^2}{(V_{DD} - V_x - V_{T,n}) + E_{C,n} L_n} \quad \text{两边积分} \Rightarrow$$

$$\int_0^t dt = \frac{C_x}{W_n \mu_{sat} C_{ox}} \int_0^{V_x} \frac{(V_{DD} - V_x - V_{T,n}) + E_{C,n} L_n}{(V_{DD} - V_x - V_{T,n})^2} dV_x \Rightarrow$$

$$dt = \frac{C_x}{W_n \mu_{sat} C_{ox}} \left[-\ln \left(\frac{1}{V_{DD} - V_x - V_{T,n}} \right) \right]_0^{V_x} + \left(\frac{E_{C,n} L_n}{V_{DD} - V_x - V_{T,n}} \right) \bigg|_0^{V_x}$$



传输晶体管行为—逻辑“1”传输



当CK从0跳变到1时，假设 V_x 初始为0， $V_{in}=V_{OH}=V_{DD}$ ，传输管导通， $V_{DS}=V_{GS}=V_{DD}$ ，由于 $V_{T,n}$ 与 V_x 有关，忽略MP的体效应，则 C_x 的充电电流为：


$$t = \frac{C_x}{W_n v_{sat} C_{ox}} \left[\ln \left(\frac{V_{DD} - V_{T,n}}{V_{DD} - V_x - V_{T,n}} \right) + E_{C,n} L_n \left(\frac{1}{V_{DD} - V_x - V_{T,n}} - \frac{1}{V_{DD} - V_{T,n}} \right) \right]$$

$$V_x(t) = (V_{DD} - V_{T,n}) \frac{\left(\frac{k_n (V_{DD} - V_{T,n})}{2C_x} \right) t}{1 + \left(\frac{k_n (V_{DD} - V_{T,n})}{2C_x} \right) t}$$

$$t \rightarrow \infty \quad V_{\max} = (V_{DD} - V_{T,n})$$




传输晶体管行为—逻辑“1”传输



如果考虑MP的体效应:

$$V_{\max} = V_x|_{t \rightarrow \infty} = V_{DD} - V_{T,n} = V_{DD} - V_{T0,n} - K_1 \left(\sqrt{-2\Phi_F + V_{SB}} - \sqrt{2\Phi_F} \right) - K_2 V_{SB}$$





$$t = \frac{2C_x}{k_n} \left[\left(\frac{1}{V_{DD} - V_x - V_{T,n}} \right) - \left(\frac{1}{V_{DD} - V_{T,n}} \right) \right]$$


上升延时的估算，用 $V_{T0,n}$ 则 t 偏小；
考虑体效应后，电流减小，上升延
时间增大；



传输管级联



传输晶体管行为—逻辑“0”传输



V_x 最初电压为 $(V_{DD}-V_{T,n})$, $V_{in}=0$ 。

$V_{DS}=V_{max}$, $V_{GS}=V_{DD}$, $V_{DS}<V_{GS}-V_{T,n}$,
 $V_{DS}>V_{DSAT}$, 所以MP开始工作在饱和区。 C_x
 放电的电流为:

$$-C_x \frac{dV_x}{dt} = W_n \mu_{sat} C_{ox} \frac{(V_{DD} - V_{T0,n})^2}{(V_{DD} - V_{T0,n}) + E_{C,n} L_n}$$

$$dt = -\frac{C_x}{W_n \mu_{sat} C_{ox}} \frac{(V_{DD} - V_{T0,n}) + E_{C,n} L_n}{(V_{DD} - V_{T0,n})^2} dV_x$$


两边积分 $\Rightarrow V_x$ 从 V_{max} 到达 V_{DSAT}

$$t_{sat} = \frac{C_x}{W_n \mu_{sat} C_{ox}} \frac{(V_{DD} - V_{T0,n}) + E_{C,n} L_n}{(V_{DD} - V_{T0,n})^2} (-V_{DSAT} + V_{DD} - V_{T,n})$$

放电电流是饱和的



传输晶体管行为—逻辑“0”传输




当 V_x 低于 V_{DSAT} 时，MP工作在线性区，电流为

$$-C_x \frac{dV_x}{dt} = \frac{k_n}{2} \left(\frac{1}{1 + \frac{V_x}{E_{C,n}L_n}} \right) \left[2(V_{DD} - V_{T0,n})V_x - V_x^2 \right]$$

$$dt = -\frac{2C_x}{k_n} \left(1 + \frac{V_x}{E_{C,n}L_n} \right) \frac{dV_x}{2(V_{DD} - V_{T0,n})V_x - V_x^2}$$

两边积分



从 V_{DSAT} 到 V_x

$$\int_0^t dt = -\frac{2C_x}{k_n} \int_{V_{DSAT}}^{V_x} \frac{1 + \frac{V_x}{E_{C,n}L_n}}{2(V_{DD} - V_{T0,n})V_x - V_x^2} dV_x$$

$$= -\frac{2C_x}{k_n} \left[\frac{1}{2(V_{DD} - V_{T0,n})} \ln \left(\frac{V_x}{2(V_{DD} - V_{T0,n}) - V_x} \right) \right]_{V_{DSAT}}^{V_x} - \frac{1}{E_{C,n}L_n} \ln \left(2(V_{DD} - V_{T0,n}) - V_x \right) \bigg|_{V_{DSAT}}^{V_x}$$




传输晶体管行为—逻辑“0”传输

$$\begin{aligned}\int_0^t dt &= -\frac{2C_x}{k_n} \int_{V_{DSAT}}^{V_x} \frac{1 + \frac{V_x}{E_{C,n}L_n}}{2(V_{DD} - V_{T0,n})V_x - V_x^2} dV_x \\ &= -\frac{2C_x}{k_n} \left[\frac{1}{2(V_{DD} - V_{T0,n})} \ln \left(\frac{V_x}{2(V_{DD} - V_{T0,n}) - V_x} \right) \right]_{V_{DSAT}}^{V_x} - \frac{1}{E_{C,n}L_n} \ln \left(2(V_{DD} - V_{T0,n}) - V_x \right) \bigg|_{V_{DSAT}}^{V_x} \\ t_{lin} &= \frac{C_x}{k_n} \left[\frac{1}{V_{DD} - V_{T,n}} \ln \left(\frac{V_{DSAT}}{V_x} \frac{2(V_{DD} - V_{T0,n}) - V_x}{2(V_{DD} - V_{T0,n}) - V_{DSAT}} \right) + \frac{2}{E_{C,n}L_n} \ln \left(\frac{2(V_{DD} - V_{T0,n}) - V_x}{2(V_{DD} - V_{T0,n}) - V_{DSAT}} \right) \right]\end{aligned}$$

$$t_{total} = \begin{cases} t_{sat} & V_x \geq V_{DSAT} \\ t_{sat} + t_{lin} & V_x < V_{DSAT} \end{cases}$$


V_x 点的电压从 V_{max} 下降到0。

请自行计算90%~10%的下降延时。



电荷的存储与泄放

传输晶体管截止时($CK=0$)




长沟道器件中, $I_{leakage}$ 主要是亚阈值电流和反偏PN结电流。

短沟道器件中, 亚阈值电流要明显大于反偏PN结电流。

超深亚微米器件中, 由于隧穿效应, 栅极上的电流也不能忽略了。



电荷的存储与泄放




$$I_{\text{leakage}} = I_{\text{subthreshold}} + I_{\text{reverse}}$$

$$t_{\text{hold}} = \frac{\Delta Q_{\text{critical.min}}}{I_{\text{leakage,max}}} = \frac{C_{x,\text{min}} \left(V_{\text{max}} - \frac{V_{DD}}{2} \right)}{I_{\text{leakage,max}}}$$

假设逻辑门限电压是 $V_{DD}/2$

复习第3章MOS晶体管寄生电容的计算。请自学例9.2
如何计算寄生电容和动态逻辑软节点的保持时间。



$$C_{\text{ext}} = C_{\text{gb}} + C_{\text{poly}} + C_{\text{metal}}$$

$$C_x = C_{\text{ext}} + C_j$$




主要内容

- 概述
- 传输晶体管电路的基本原理
- 电压自举技术
- 同步动态电路技术
- 动态CMOS电路技术
- 高性能动态逻辑CMOS电路




电压自举技术



当 V_{in} 为低电平时，输出电压最大值：

$$V_{out}(\max) = V_x - V_{T2}(V_{out})$$

因为 V_x 最大为 V_{DD} ，所以存在阈值电压损失。如果增大 V_x ，则可以增大 V_{out} ，避免阈值损失。



初始时， $V_{in} = '1'$ ， V_x 的初始状态为： $V_x = V_{DD} - V_{T3}(V_x)$

V_{in} 从1变化成0，M1截止，M2对 C_{out} 充电， V_{out} 开始上升。输出 V_{out} 的上升将通过 C_{boot} 耦合到 V_x ，假设 i_{Cboot} 和 i_{CS} 流过的电流近似相等，得：

$$i_{CS} \approx i_{Cboot} \Leftrightarrow C_S \frac{dV_x}{dt} \approx C_{boot} \frac{d(V_{out} - V_x)}{dt} \quad (C_S + C_{boot}) \frac{dV_x}{dt} = C_{boot} \frac{dV_{out}}{dt} \Leftrightarrow \frac{dV_x}{dt} = \frac{C_{boot}}{C_S + C_{boot}} \frac{dV_{out}}{dt}$$

随着 V_{out} 的增加， V_x 电压成比例增大！

$$\text{积分, } \int_{V_{DD}-V_{T3}}^{V_x} dV_x = \frac{C_{boot}}{(C_S + C_{boot})} \int_{V_{OL}}^{V_{DD}} dV_{out}$$



电压自举技术

$$\int_{V_{DD}-V_{T3}}^{V_x} dV_x = \frac{C_{boot}}{(C_S + C_{boot})} \int_{V_{OL}}^{V_{DD}} dV_{out}$$

$$V_x = (V_{DD} - V_{T3}) + \frac{C_{boot}}{(C_S + C_{boot})} (V_{DD} - V_{OL})$$

如果 $C_{boot} \gg C_S$, 则 $V_x(\max) = 2V_{DD} - V_{T3} - V_{OL}$

为了克服阈值电压损失, V_x 的最小值为:



$$V_x(\min) = V_{DD} + V_{T2} \Big|_{V_{out}=V_{DD}}$$

$$= (V_{DD} - V_{T3}(V_x)) + \frac{C_{boot}}{C_S + C_{boot}} (V_{DD} - V_{OL})$$

整理, 得:

$$\frac{C_{boot}}{C_S + C_{boot}} = \frac{V_{T2} \Big|_{V_{out}=V_{DD}} + V_{T3} \Big|_{V_x}}{V_{DD} - V_{OL}}$$

$$\frac{C_{boot}}{C_S} = \frac{V_{T2} \Big|_{V_{out}=V_{DD}} + V_{T3} \Big|_{V_x}}{V_{DD} - V_{OL} - V_{T2} \Big|_{V_{out}=V_{DD}} - V_{T3} \Big|_{V_x}}$$






实际 C_{boot} 和 C_S 是由虚拟MOS管实现的。



电压自举技术

$$\frac{C_{boot}}{C_S} = \frac{V_{T2}|_{V_{out}=V_{DD}} + V_{T3}|_{V_x}}{V_{DD} - V_{OL} - V_{T2}|_{V_{out}=V_{DD}} - V_{T3}|_{V_x}}$$



$V_{DD}=1.2$
 $L=60\text{nm}$
 $W=3\mu\text{m}$
 $(W/L)_1=10$
 $(W/L)_{2,3}=5$




主要内容


- 概述
- 传输晶体管电路的基本原理
- 电压自举技术
- 同步动态电路技术
- 动态CMOS电路技术
- 高性能动态逻辑CMOS电路



动态传输晶体管电路



由两相不交叠时钟驱动的多级传输晶体管逻辑



两相不交叠时钟信号

phase1有效时，输入信号加到组合逻辑1和组合逻辑3，组合逻辑2的输入寄生电容保持原有的逻辑电平不变。


phase2有效时，组合逻辑2的输入通过传输晶体管，而组合逻辑1和组合逻辑3的输入由寄生电容保持。

这种**时序策略(timing scheme)**称为两相时钟电路！

组合逻辑1、2、3的电路形式可以是耗尽型负载nMOS、增强型负载nMOS或CMOS逻辑



两相时钟动态移位寄存器



时钟的最大频率由信号通过反相器的最大延时决定。

Φ_1 和 Φ_2 的高电平时间要足够长，使得 C_{inX} 和 C_{outX} 的值被改变。

三级耗尽型负载反相器构成的nMOS动态移位寄存器


phase1有效时， V_{in} 输入保存在 C_{in1} 上，第一级反相器输出驱动 C_{out1} ，第二级反相器输出值由寄生电容 C_{in2} 上的值决定，对 C_{out2} 充放电，并驱动 C_{in3} ，决定 V_{out} 。

phase2有效时， V_{in} 被断开，第一级反相器的输入为 C_{in1} 上保持的值，输出驱动 C_{out1} ，并改变 C_{in2} 上的电压，第二级反相器输出值因此改变，对 C_{out2} 充放电， C_{in3} 保持上一次第二个反相器的输出，保持 V_{out} 不变。

Phase1再次有效时， V_{in} 输入新的值，保存到 C_{in1} 上，上一次写入的 V_{in} 值被保存到 C_{in2} 上，并传输到 V_{out} 。实现按照时钟控制将 V_{in} 不断移位到 C_{out1} 、 C_{out2} 和 V_{out} 的功能。



同步复合逻辑




把反相器改成更复杂的组合逻辑电路，前面的动态移位寄存器就可以变成同步复合逻辑电路。

由于每一级的逻辑延时都不相同，因此时钟信号的半周期时间要比所有电路中延时最大的单级电路的信号延时时间要长。



增强型nMOS负载动态移位寄存器



负载晶体管的偏置是时钟信号，不是固定电压，有两种方式。


Φ_1 有效时， V_{in} 传递到 C_{in1} 上， Φ_2 有效时，负载晶体管导通，第一级反相器输出有效值传递到 C_{in2} 。当 Φ_1 再次有效时，第二级反相器输出有效值，传递到 C_{in3} 。同时，第一级输入一个新的 V_{in} 到 C_{in1} 。

当 Φ_2 有效时，如果 C_{in1} 上是高电平，第一级反相器的负载管和驱动管共同决定输出的 V_{OL} ， V_{OL} 的大小取决于驱动管和负载管的尺寸比例，所以这是有比逻辑(ratio logic)。如果 C_{in1} 上是低电平，则 C_{out1} 为高电平， C_{in2} 上是 $V_{DD}-V_{Tn}$ 。

所以，这样的电路称为比例(ratio)动态逻辑。



比例动态逻辑电路




比例动态逻辑的一般形式

由于负载器件受时钟信号控制，并不是始终有电流，所以功耗低于耗尽型负载nMOS逻辑。



第二种增强型nMOS负载动态移位寄存器




Φ_1 有效时, V_{in} 传递到 C_{in1} 上, 第一级反相器输出有效结果; Φ_2 有效时, 负载晶体管截止, 输出 C_{out1} 的结果传递到 C_{in2} , 第二级反相器输出驱动 C_{out2} 。当 Φ_1 再次有效时, C_{out2} 上保存的结果传递到 C_{in3} 。同时, 第一级输入一个新的 V_{in} 到 C_{in1} 。

Φ_2 有效时, 如果 C_{in1} 上是高电平, 第一级反相器的驱动管将输出 V_{out1} 下拉到Gnd, 如果 C_{in1} 上是低电平, 则 C_{out1} 上是高电平, 所以这是无比逻辑, 输出与负载管和驱动管的尺寸无关, 为无比例动态电路(ratioless logic)。

Φ_2 导通将使 C_{out1} 上的高电平和 C_{in2} 会发生电荷分享, 为了保证高电平输出正确, 设计中要使 C_{out}/C_{in} 足够大。



电荷分享效应



由电荷守恒：


$$(V_{DD} - V_{Tn})C_{out1} + 0C_{in2} = V_x(C_{in2} + C_{out1}) \quad V_x \text{ 为 } \Phi_2 \text{ 导通后开关两端的电压}$$

$$V_x = \frac{C_{out1}}{C_{in1} + C_{out1}}(V_{DD} - V_{Tn})$$

如果 $C_{out1} \gg C_{in1}$ ，则 $V_x \approx (V_{DD} - V_{Tn})$



无比例动态逻辑电路



无比例动态逻辑的通用电路结构



主要内容



- 概述
- 传输晶体管电路的基本原理
- 电压自举技术
- 同步动态电路技术
- 动态CMOS电路技术
- 高性能动态逻辑CMOS电路




CMOS传输门逻辑

将两相时钟逻辑用在CMOS逻辑电路中，静态CMOS逻辑门实现逻辑功能，用传输门代替传输管。

两相时钟需要两对互补时钟信号！
4个时钟信号。





CMOS传输门动态移位寄存器基本模块



单相CMOS传输门动态移位寄存器
更好的应该是采用两相不交叠时钟






两相不交叠时钟



预充电-求值(PE: Precharge Evaluate)逻辑

预充电求值逻辑是一种CMOS动态逻辑，可以大大减少实现逻辑函数的晶体管数目。




$CK=0$ 时, M_p 导通, M_e 截止, Z 被预充电到高电平, 输入确定, 但输出结果不确定。

$CK=1$ 时, M_p 截止, M_e 导通, nMOS逻辑块根据输入的值条件导通, 使输出 Z 得到最终的结果。



PE逻辑门



CK=0, 预充电, $Z=1$;

CK=1, 求值, $Z = \overline{A \cdot (B + C) + D \cdot E}$

晶体管个数: 7个;

CMOS逻辑: 2n个



PE逻辑: (n+2)个

优点: n输入只要(n+2)个晶体管; 寄生电容少, 功耗小; 无直流静态功耗; 输入寄生电容小, 只有单个nMOS负载; 上拉时间短;

缺点: 输出结果时间小于50%时钟周期; 下拉网络增加了串联晶体管使得下拉时间增大; 输出电压容易受到电荷分享效应的影响; 最大时钟周期受寄生电容C的泄放速度限制; 最小时钟周期受C的放电速度和输入延时限制; 输入信号只能在预充电阶段改变(只能单向变化), PE逻辑门不能直接级联。



多级PE逻辑级联



在求值阶段，不允许PE逻辑的任何一级电路的输入信号由“1”变化成“0”！




主要内容

- 概述
- 传输晶体管电路的基本原理
- 电压自举技术
- 同步动态电路技术
- 动态CMOS电路技术
- 高性能动态逻辑CMOS电路




多米诺CMOS逻辑



输出逻辑求值的过程象多米诺骨牌倒塌的过程，因此得名多米诺逻辑。



多米诺逻辑




两级多米诺逻辑门




多米诺逻辑示例

$Z = AB + (C + D)(E + F) + GH$ 的电路实现



CMOS静态互补逻辑



CMOS多米诺(PE)逻辑


优点：晶体管数量大大减少，负载小速度快，广泛用在高性能CPU和其他逻辑芯片中



多米诺逻辑示例

多米诺逻辑可以和CMOS互补逻辑门级联

此时CMOS互补逻辑门的级数必须是偶数个，防止预充电期间输出逻辑1。




缺点：PE逻辑只能实现非反相逻辑的级联，反相逻辑的级联只能使用CMOS逻辑实现。求值周期必须大于最长路径的延时。

噪声容限低 $NM_L = V_{Tn} - V_{OL}$ ，高 V_{Tn} 可以提高噪声容限提高，但是会降低电路性能。存在电荷共享(分享)效应，会导致输出错误。



PE逻辑电荷分享效应




输出 V_x 预充电到 V_{DD} ，在求值阶段， C_1 和 C_2 发生电荷分享， V_x 电压下降，使后一级反相器可能产生静态功耗，甚至输出错误。求值后， V_x 电压为：

$$V_x = \frac{C_1}{C_1 + C_2} V_{DD}$$

除了电荷分享外，动态逻辑还容易受到电容耦合、时钟馈通等影响，噪声容限比CMOS逻辑小。



防止电荷分享效应—pMOS keeper




弱上拉的pMOS防止在求值期间，由于电荷分享效应造成的输出电压损失。

弱上拉pMOS使得nMOS Logic下拉速度变慢，延时增大。所以要设计成： $(W/L)_{p\text{-keeper}} < (W/L)_{n\text{-min}}$

第二种方法：修改反相器的切换阈值 V_{th} ，使得对电荷共享造成的 V_x 电压下降不敏感。但是这样会牺牲反相器的上拉速度。



防止电荷分享效应—内部节点预充电




内部节点的寄生电容在预充电阶段都被预充电到 V_{DD} 。消除了求值阶段的电荷分享效应。

实现了多输出多米诺逻辑。

缺点：增加了下拉的延时，因为nMOS网络需要泄放更多的电荷。



多输出多米诺逻辑——示例



内部节点都被预充电，消除了电荷分享效应。

$$C_1 = G_1 + P_1 C_0$$

$$C_2 = G_2 + P_2 G_1 + P_2 P_1 C_0$$


$$C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0$$

$$C_4 = G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1 + P_4 P_3 P_2 P_1 C_0$$

超前进位加法器的4个进位项计算。称为曼彻斯特进位链。所使用的电路比CMOS互补逻辑使用的晶体管个数少得多。被广泛用在高性能加法器电路中。




改进nMOS网络的下拉时间



改进nMOS网络的下拉时间

分布RC模型(Elmore延时)



$$t_{pHL} = 0.69 * \left(R_0 C_0 + (R_0 + R_1) C_1 + (R_0 + R_1 + R_2) C_2 + (R_0 + R_1 + R_2 + R_3) C_3 + (R_0 + R_1 + R_2 + R_3 + R_4) C_L \right)$$


R_0 对延时的贡献最大，其次是 R_1 ，...

最下面的晶体管尺寸最大，依次向上逐步减小尺寸。这样可以减小延时约20%。

缺点：增加了版图设计的难度。浪费了面积。




例9.4




无内部节点预充电


由于电荷共享 V_x 电压下降到0.6V，造成输出错误。




例9.4 增加pMOS预充电管后




输出结果正确！但是由于增加了pMOS预充电管，使速度下降(增加了额外寄生电容，泄放更多的电荷)。



NORA CMOS逻辑(NP多米诺)



NORA CMOS逻辑(NP多米诺)



与多米诺逻辑相比


优点：PE逻辑每一级电路无需反相器，节省两个晶体管。与多米诺逻辑兼容，加上反相器后就可以级联。

可以构造流水线结构。


缺点：pMOS网络构成的求值逻辑电路速度比较慢，需要较大的尺寸。每一级的输出节点对噪声更加敏感，因为没有反相器驱动后一级。





NORA CMOS逻辑(NP多米诺)



NORA CMOS逻辑流水线



Zipper CMOS电路



电路结构与NORA完全相同，但是驱动预充电管的时钟信号不一样。


预充电管在求值期间弱导通，消除了电荷分享效应和高阻节点的电荷泄放。

时钟电路过于复杂，并没有在工业界大量应用。



TSPC动态CMOS电路


TSPC: True Single Phase Clock



电路只需要单相时钟（只要CK，不需要CK非）就可以实现流水线操作，不需要反相时钟，没有Clock Skew问题。




TSPC上升沿D触发器



工作速度快，晶体管数量少。但是噪声容限小。



TSPC上升沿D触发器



TSPC上升沿D触发器仿真

TSPC D 触发器瞬时响应

版图后仿真结果




图 9.44 时钟信号频率为 500 MHz 时基于 TSPC DFF 电路的仿真波形

5000



总结

- 全互补静态CMOS逻辑电路是CMOS数字电路的主流，噪声容限大，噪声容限对 k_n/k_p 不敏感，无需节点预充电；无直流功耗；可以实现版图设计自动化。晶体管数量大($2N$ 个晶体管)，大的扇入导致电路结构复杂；寄生参数大；速度慢；动态功耗大；无需时钟和无同步机制；
- 伪nMOS静态逻辑适合于大扇入门，只需要 $N+1$ 个晶体管就可以实现 N 输入的逻辑；寄生参数小；比互补CMOS速度快，动态功耗小。但是，其为有比逻辑，噪声容限对 k_n/k_p 敏感；输出低电平时有直流功耗；不适合实现版图自动化；无需时钟和无同步机制；
- CMOS多米诺逻辑适合于低功耗、高速应用。 N 输入逻辑需要 $N+k$ 个晶体管($k=2$ 或 4)；无直流功耗，噪声容限对 k_n/k_p 不敏感；有时钟和同步机制；依赖于节点寄生电容保存信息；噪声容限小；需要预充电时间；设计难度大，需要仔细仿真；版图无法实现自动化。

