

数字集成电路设计作业 2023-2024 第 1 学期 第 10 周
5 道题目，每道题目 20 分。

- 10.2 图 P10.2 为一单管 DRAM 单元。采用钟控预充电电路，位线可预充电到 $V_{DD}/2$ 。用字线 V_{DD} 进行写操作时，假设写电路可将位线电压置为 V_{DD} 或 0 V。采用如下参数：

$$V_{T0} = 1.0 \text{ V}$$

$$\gamma = 0.3 \text{ V}^{1/2}$$

$$|2\phi_F| = 0.6 \text{ V}$$

- 求写“1”操作后，即位线被驱动到 $V_{DD} = 5 \text{ V}$ 后，存储电容器 C_S 的最大电压。
- 假设电路无电流泄漏，求第一次被预充电到 $V_{DD}/2$ 后，位线在进行读“1”操作时的电压。




图 P10.2

- 10.3 图 P10.3 为一个动态 CMOS 只读存储器 (ROM)，其核心阵列由间距为 $12 \mu\text{m}$ 的 64 行及间距为 $10 \mu\text{m}$ 的 64 列组成。在时钟零相位期间，每列通过一个 pMOS 晶体管被预充电到 5 V，另外，当时钟信号变为 5 V 时，每列的电压被相应行上的一个或多个带高栅极输入的 nMOS 管下拉 (即存储器用 NOR 实现)。所有 nMOS 管的沟道宽度 $W = 4 \mu\text{m}$ ，源/漏长 $Y = 5 \mu\text{m}$ 。




图 P10.3

作为设计者，请在 50% 的点之间确定从某一特定的输入 (64 行上) 到某一特定的位线输出 (64 列上) 之间的传输延迟时间 τ_{PHL} 。如时序图所示，假设输入到 64 行的信号只有当预充电操作完成之后才变为有效高电平。同样，假设 64 行经过 30 个 nMOS 管，且 64 列有 20 个 nMOS 管与之相连。为了计算延迟时间，假设只有一个 nMOS 被下拉。还要假设 pMOS 在时钟信号的预充电期间能够给正在预充电的节点完全充电，并忽略它的漏极寄生电容。器件参数如下：

$$\begin{aligned}
 C_{jsw} &= 250 \text{ pF/m} \\
 C_{j0} &= 80 \text{ } \mu\text{F/m}^2 \\
 C_{ox} &= 350 \text{ } \mu\text{F/m}^2 \\
 L_D &= 0.5 \text{ } \mu\text{m} \\
 K_{eq} &= 1.0 \text{ (最坏情况下的电容)} \\
 C_{metal} &= 2.0 \text{ pF/cm}, R_{metal} = 0.03 \text{ } \Omega/\text{方块} \\
 C_{poly} &= 2.2 \text{ pF/cm}, R_{poly} = 25 \text{ } \Omega/\text{方块} \\
 \text{多晶硅线宽度} &= 2 \text{ } \mu\text{m} \\
 \text{金属线宽度} &= 2 \text{ } \mu\text{m} \\
 k'_n &= 20 \text{ } \mu\text{A/V}^2 \\
 k'_p &= 10 \text{ } \mu\text{A/V}^2 \\
 V_{T,n} &= -V_{T,p} = 1.0 \text{ V}
 \end{aligned}$$

- 10.4 考虑图 P10.4 所示的 CMOS SRAM 单元。晶体管 M_1 与 M_2 的宽长比 (W/L) 均为 4/4。 M_3 与 M_4 的宽长比均为 2/4。设计 M_5 与 M_6 的尺寸，使得该单元的状态改变到 $V_C \leq 0.5 \text{ V}$ 。设 M_5 与 M_6 的尺寸相同，计算其宽长比。所用参数如下：

$$\begin{aligned}
 V_{T0,n} &= 0.7 \text{ V} \\
 V_{T0,p} &= -0.7 \text{ V} \\
 k'_n &= 20 \text{ } \mu\text{A/V}^2 \\
 k'_p &= 10 \text{ } \mu\text{A/V}^2 \\
 \gamma &= 0.4 \text{ V}^{1/2} \\
 |2\phi_F| &= 0.6 \text{ V}
 \end{aligned}$$




图 P10.4

其中， $V_{DD}=5\text{V}$ 。

- 10.6 考虑具有 $64k (= 65536)$ 存储单元及 8 个输出线的 $8k \times 8k$ SRAM。在所讨论的特殊 SRAM 中，7 位地址码送到行译码器，6 位地址码送到列译码器。在每次进行读取操作之前，位线被预充电到 $V_{DD} = 5V$ 。当位线电压降为 $0.5V$ 时，完成一个读取操作。一个存储单元可提供 $1.0mA$ 的下拉电流来泄放位线电压。
- 每个存储单元的字线电阻为 390Ω ，采用哪个公式计算出该电阻？(字线)
 - 每个存储单元的字线电容为 $22fF$ ，采用哪个公式计算出该电容？
 - 每个存储单元的位线电容为 $6fF$ ，采用哪个公式计算出该电容？(位线)
 - 计算此 SRAM 的存取时间(行延迟 + 列延迟)。
 - 描述字线译码器和位线译码器的工作过程与设计方法。