

“数字集成电路设计” 2023-2024 第 1 学期 第 5 周作业

6.10 CMOS 反相器的参数如下：

$$V_{T0,n} = 0.5 \text{ V} \quad \mu_n C_{ox} = 98 \mu\text{A/V}^2 \quad (W/L)_n = 20 \quad L_n = 40 \text{ nm} \quad E_{cn} L_n = 0.4$$

$$V_{T0,p} = -0.48 \text{ V} \quad \mu_p C_{ox} = 46 \mu\text{A/V}^2 \quad (W/L)_p = 30 \quad L_p = 40 \text{ nm} \quad E_{cp} L_p = 1.8$$


电源电压是 1.2 V。输出负载电容是 10 fF。

- 使用平均电流法求输出信号的上升和下降时间。
- 求周期性方波输入的最大频率，使每个周期的输出电压能从 0 V 到 1.2 V 变化。
- 计算这个频率下的动态功耗。
- 假设输出负载电容主要由固定的扇出电容分量组成(不受 W_n 和 W_p 影响)。重新设计反相器，使传播延迟时间减小 25%。求所需 nMOS 和 pMOS 管的沟道尺寸。重新设计会对反相器的开关门限电压 V_{th} 有什么影响？

求解 b 的时候，假设输入是 50% 占空比的方波，输出电压从 0 到 1.2v 变化的时间近似等于 a 求出的结果。(40%)

第 6 章补充习题


1、(40%)



第 1 题图 插入缓冲器驱动大负载，1 是尺寸最小的反相器

- 为了能由最小反相器(输入电容 10fF)驱动一个大负载电容(20pF)，现在决定插入两级缓冲器如上图所示。假设最小反相器的本征延时为 70ps，另外反相器的输入电容与其尺寸成正比，且 $\gamma=1$ 。请确定插入的两级反相器缓冲的尺寸使延时最小。
- 如果为了得到最小延时可以插入任意级数的反相器，你会插入几级？这时候传输延时又是多少？
- 解释 1 和 2 两种方法的优缺点。

2、使用 Elmore 定理计算下图中 A 点到 B 点的延时，假设输入信号是阶跃信号，输出电压测量点为 $V_{DD}/2$ 。电阻和电容的值见下面的表格。(20%)



第 2 题图

电阻	数值 (Ohms)	电容	数值 (fF)
R_1	5	C_1	500
R_2	5	C_2	750
R_3	5	C_3	500
R_4	10	C_4	250
R_5	5	C_5	1000