

“数字集成电路设计” 2023-2024 第 1 学期 第 6 周作业

7.1 根据 XYZ's 公司 40nm 设计规则设计一个 CMOS 电路，见图 P7.1，其中， $W_N=1.2\mu\text{m}$ ， $W_P=2.4\mu\text{m}$ 。

- 确定其电路结构并画出电路图。
- 为了简化分析，作如下假设：
 - 导线的寄生电容和电阻可忽略不计。
 - 器件参数为

	nMOS	pMOS
V_{T0}	0.53 V	-0.51 V
t_{ox}	16 Å	18 Å
k'	98.2 $\mu\text{A}/\text{V}^2$	46 $\mu\text{A}/\text{V}^2$
X_f	32 nm	32 nm
L_D	10 nm	10 nm
E_{CL}	0.4 V	1.8 V

iii) 接点 I 处的总电容为 0.1 pF。

iv) 加在 CK 端的是一个理想阶跃脉冲信号：

$$\begin{aligned} V_{CK} &= 1.2 \text{ V} & t < 0 \\ V_{CK} &= 0 \text{ V} & 0 \leq t \leq T_W \\ V_{CK} &= 1.2 \text{ V} & t \geq T_W \\ V_{DD} &= 1.2 \text{ V} \end{aligned}$$

v) 当 $t=0$ 时，节点 I 处电压为零。

vi) 当 $0 \leq t \leq T_W$ 时， A_1 、 B_1 和 B_2 的输入电压为零。

找出使 V_I 达到 0.6 V 的 T_W 的最小值。




图 P7.1

7.6 一家商店有一个快速登记处和三个普通登记处。商店规定只有当两个或更多的普通登记处忙时，快速登记处才打开，假设布尔变量 A 、 B 、 C 反映每个普通登记处的状态 (1 表示忙，0 表示空闲)，设计一逻辑电路， A 、 B 、 C 作为输入， F 作为输出，使其自动通知经理 (通过设定 $F=1$) 来打开快速登记处。用两种方法设计，一种用 NAND 门实现，另一种用“或非”门实现。

7.7 计算用 CMOS 工艺制造的双输入“或非”门的 V_{OL} 、 V_{OH} 、 V_{IL} 、 V_{IH} 、 NM_L 和 NM_H 值。

$$(W/L)_p = 4$$

$$(W/L)_n = 1$$

$$V_{Tn} = 0.53 \text{ V}$$

$$V_{Tp} = -0.51 \text{ V}$$

$$\mu_n C_{ox} = 98.2 \mu\text{A/V}^2$$

$$\mu_p C_{ox} = 46 \mu\text{A/V}^2$$

$$V_{DD} = 1.2 \text{ V}$$

补充习题：

1、以棍图(Stick diagram)形式，画出 CMOS 互补逻辑二输入“或非门”的版图，注意 N 阱不要遗漏，可以不画衬底接触。

2、画出右边版图对应的电路图，并指出该电路的功能。

