

“数字集成电路设计” 2023-2024 第 1 学期 第 7 周作业

参考答案:

7.3

$$(a) k_R = \frac{k_n}{k_p} = \frac{\frac{1}{2}k_{no}}{2k_{po}} = \frac{1}{4}k_{Ro}$$

$$V_{TH} = \frac{V_{TN} + 2\sqrt{\frac{1}{k_R}(V_{DD} - |V_{TP}|)}}{(1 + 2\sqrt{\frac{1}{k_R}})} = 0.637V$$

(b)

使用平均电流法，长沟道方程

情况 1:

t_{PHL}: 这一情况下，等效 nMOS 晶体管宽长比为原来的 1/2， $k_n = 50\mu A/V^2$ $V_{out} = 1.2V$ 时 NMOS 处于饱和区

$$I_D(V_{in} = 1.2, V_{out} = 1.2) = 11.2\mu A$$

 $V_{out} = 0.6V$ 时 NMOS 处于线性区

$$I_D(V_{in} = 1.2, V_{out} = 0.6) = 11.1\mu A$$

$$I_{avg,HL} = \frac{1}{2}(11.2 + 11.1) = 11.15\mu A$$

$$t_{PHL} = \frac{C_{load}\Delta V}{I_{avg,HL}} = 10.76ns$$

t_{PLH}: 此时等效上拉网络宽长比为原来 PMOS 宽长比的两倍 $V_{out} = 0V$ 时 PMOS 处于饱和区

$$I_D(V_{in} = 0, V_{out} = 0) = 47.61\mu A$$

 $V_{out} = 0.6V$ 时 PMOS 处于线性区

$$I_D(V_{in} = 0, V_{out} = 0.6) = 46.8\mu A$$

$$I_{avg,HL} = \frac{1}{2}(47.61 + 46.8) = 47.205\mu A$$

$$t_{PLH} = \frac{C_{load}\Delta V}{I_{avg,HL}} = 2.54ns$$

情况 2: 忽略中间节点寄生电容

$$t_{PHL} = \frac{C_{load}\Delta V}{I_{avg,HL}} = 10.76ns$$

计算 t_{PLH}, 此时等效上拉网络宽长比等于 $100\mu A/V^2$

$V_{out} = 0V$ 时 PMOS 处于饱和区

$$I_D(V_{in} = 0, V_{out} = 0) = 23.805\mu A$$

$V_{out} = 0.6V$ 时 PMOS 处于线性区

$$I_D(V_{in} = 0, V_{out} = 0.6) = 23.4\mu A$$

$$I_{avg,HL} = \frac{1}{2} \times (47.205) = 23.6025\mu A$$

$$t_{PLH} = \frac{C_{load}\Delta V}{I_{avg,HL}} = 5.08ns$$

情况 3: 忽略节点寄生电容

$$t_{PHL} = \frac{C_{load}\Delta V}{I_{avg,HL}} = 10.76ns$$

$$\text{计算 } t_{PLH} \text{ 与情况 2 相同: } t_{PLH} = \frac{C_{load}\Delta V}{I_{avg,HL}} = 5.08ns$$

使用积分方程，长沟道公式

第一种情况:

计算 t_{PHL}

这一情况下，等效 nMOS 晶体管宽长比为原来的 1/2, $k_n = 50\mu A/V^2$

计算 t_{PLH} , 此时等效上拉网络宽长比为原来 PMOS 宽长比的两倍, $k_p = 200\mu A/V^2$

$$\tau_{PHL} = \frac{C_{load}}{k_n(V_{DD} - V_{T0,n})} \left[\frac{2V_{T0,n}}{V_{DD} - V_{T0,n}} + \ln \left(\frac{4(V_{DD} - V_{T0,n})}{V_{DD}} - 1 \right) \right]$$

$$\tau_{PLH} = \frac{C_{load}}{k_p(V_{DD} - |V_{T0,p}|)} \left[\frac{2|V_{T0,p}|}{V_{DD} - |V_{T0,p}|} + \ln \left(\frac{4(V_{DD} - |V_{T0,p}|)}{V_{DD}} - 1 \right) \right]$$

$$t_{PHL} = 10.70ns$$

$$t_{PLH} = 2.5ns$$

第二种和第三种情况是一样的:

$$t_{PHL} = 10.70ns$$


$$t_{PLH} = 5.05ns$$

7.11


(a) $F = \overline{AB} + \overline{AB} = A \oplus B$

(b) NOR 门,

$$A\bar{B} + \bar{A}B = (A+B)(\bar{A}+\bar{B}) = \overline{\overline{A+B} + \overline{\bar{A}+\bar{B}}}$$



(c) AOI 门:




补充题:

1 答:

$$X = \overline{(AB + CDE)F + G}$$

下拉网络的尺寸: $F=8=C=D=E$, $A=B=16/3$,也是正确的。



最好的等效上拉电阻所有上拉并联支路都导通，ABCDEFG 均为 0。

最坏的等效上拉电阻是只有某一个支路导通

$G=0, F=0$ 另一路不导通。[AB 中至少有一个为 0, CDE 全部为 1] 或者 [AB 全部为 1, CDE 中至少有一个为 0] 或者 [ABCDE 均为 1]。

$G=0, F=1, A=0, B=1$ CDE 中有一个为 0 其余为 1

$G=0, F=1, A=1, B=0$ CDE 中有一个为 0 其余为 1

最好的等效下拉电阻是所有的下拉并联支路都导通，ABCDEFG 均为 1。

最坏的等效下拉电阻是只有某一路下拉并联支路导通

$G=1$ 另一路不导通。 $F=1$ 时，AB 不同时为 1 且 CDE 不同时为 1。 $F=0$ 时，ABCDE 可为任何值。

$G=0, F=1, A=1, B=1$ 另一路不导通

$G=0, F=1, C=D=E=1$ 另一路不导通

2 答：

$$(1) \quad Y = \overline{(A+B)CD}$$

NMOS: 所有的 NMOS 晶体管 $\frac{W}{L} = 6$

PMOS: D、C $\frac{W}{L} = 4$; A、B $\frac{W}{L} = 8$

(2)

t_{pHL} : ABCD = [0110] → [0111], 或者 [1010] → [0111] (A 与 B 之间的电容需要被充电,

放电时 B 关闭 A 打开)

t_{pLH} : ABCD=[0111] $\Rightarrow$ [0110] (考虑下拉部分 c 与 d, ba 与 c 之间的电容)

3、解法 1:

假设 nand2 的尺寸为 X, 则:

$$\text{反相器的延时为: } t_{inv} = t_{inv,intr} + G_{inv} \frac{X}{1}$$

$$\text{Nand2 的延时为: } t_{nand2} = t_{nand2,intr} + G_{nand2} \frac{H}{X}$$

$$G_{inv}=1, G_{nand2}=4/3$$

$$\text{所以总延时为: } t_p = t_{inv,intr} + t_{nand2,intr} + G_{inv} \frac{X}{1} + G_{nand2} \frac{H}{X}$$

对其求导, 令倒数为 0

$$\frac{\partial t_p}{\partial X} = G_{inv} + G_{nand2} H \frac{-1}{X^2} = 0$$

$$\text{所以可以求出: } X = \sqrt{\frac{4H}{3}}$$

如果是 k 输入 nand 门, $G_{nandk}=(k+2)/3$

$$\text{所以, 求出: } X = \sqrt{\frac{k+2}{3}} H$$

解法 2:

将尺寸为 H 的反相器视为负载

$$\text{路径逻辑努力延时为 } G = 1 \times \frac{4}{3} = \frac{4}{3}$$

$$\text{路径电气努力为 } H = H$$

$$\text{路径分支努力为 } B = 1$$

$$\text{路径努力 } F = GBH = \frac{4H}{3}$$

这里一共有两级, 因此最优的每级努力为 $\hat{f} = \sqrt{F} = \sqrt{\frac{4H}{3}}$

$$X = \frac{H \times \frac{4}{3}}{\hat{f}} = \sqrt{\frac{4H}{3}}$$

若为 K 输入门, 则他的逻辑努力为 $\frac{k+2}{3}$

$$X = \sqrt{\frac{(k+2) \times H}{3}}$$