

“数字集成电路设计” 2023-2024 第 1 学期 第 7 周作业

7.3 CMOS NOR2 逻辑门的 V_{th} 分析式已在本章中得出，现在考虑下列情况下的 CMOS NAND2 逻辑门，并利用 $k_p = k_n = 100 \mu\text{A}/\text{V}^2$ 。

- 两个输入同时跳变。
- 当底部 nMOS 管的电压为 V_{DD} 时，顶部 nMOS 发生跳变。
- 当顶部 nMOS 的门电压为 V_{DD} 时，底部 nMOS 的栅极输入发生变化。

a. 对应第一种情况写出 V_{th} 的分析式。当阈值电压 $V_{Tn} = 0.53 \text{ V}$ ， $V_{Tp} = -0.51 \text{ V}$ ， $\gamma = 0$ 时，计算第一种情况下 $V_{DD} = 1.2 \text{ V}$ 时的 V_{th} 值。

b. 若 $C_{load} = 0.2 \text{ pF}$ ，假设 C_{load} 包括所有内部寄生电容，分别计算 3 种情况下理想脉冲输入信号的 50% 延迟(由低到高和由高到低的传输延时)。

7.11 考虑图 P7.11 所示的电路。

- a. 确定逻辑函数 F 。
- b. 用 NOR 门设计一个实现相同逻辑功能的电路，画出晶体管级电路图，并采用伪 nMOS 工艺。
- c. 用 AOI 门设计一个实现相同逻辑功能的电路，画出晶体管级电路图，并采用 CMOS 工艺。





图 P7.11

补充题：

1 用互补 CMOS 逻辑实现 $X = ((\bar{A} + \bar{B})(\bar{C} + \bar{D} + \bar{E}) + \bar{F})\bar{G}$ ，画出晶体管电路图。确定器件的尺寸使其与以下反相器的输出驱动能力相同：NMOS $W/L = 2$ 且 PMOS $W/L = 6$ 。输入信号是什么样时会造成最坏及最好的等效上拉电阻、等效下拉电阻？

2 考虑下图的电路



1) . 该 CMOS 晶体管电路实现了什么逻辑函数？确定 NMOS 和 PMOS 器件的尺寸，使得输出驱动能力与 NMOS $W/L = 2$ 和 PMOS $W/L = 4$ 的反相器相同。

2) . 什么样的输入造成最坏的 t_{pHL} 和 t_{pLH} ？说清初始输入信号是什么，然后输入信号该如何变化才会造成该最大传输延时，考虑内部结点的寄生电容效应。

3、考虑以下电路，一个反相器接到一个二输入 Nand 门输入，输出端接的是一个尺寸为 H 的反相器。假设反相器的尺寸为标准尺寸 1，求二输入 Nand 门的尺寸为多少时，从 in 到 F 的延时最小。如果中间的电路是一个 k 输入的 Nand 门，其尺寸又是多少，使得 in 到 F 的延时最小？列出表达式即可。（假设标准反相器的 pMOS 和 nMOS 尺寸之比为 2: 1）

