


“数字集成电路设计”作业 2023-2024 第 1 学期 第 8 周

第 8 章补充题


参考答案：

B8.1


(1) 基于 AOI 逻辑



(2) 基于传输门




(3) 基于三态门



B8.2


答：(1)




(2) 从 D 端变化传输到 Q 端的最大延迟为 4ns;
从 D 端变化传输到 $\overline{Q}$ 端的最大延迟为 5ns;

B8.3

答：下列两种都可以



第一种



第二种

B8.4

答：

1、没有偏斜情况：

$$(a) t_{pcq} + t_{pd} + t_{setup} \leq T$$

$$t_{pd} \leq T - t_{setup} - t_{pcq} = 385ps$$

$$t_{ccq} + t_{cd} \geq t_{hold}$$

$$t_{cd} \geq 30ps - 35ps$$

最大组合逻辑延时为 385ps，最小为 0ps。

$$(b) t_{pdq1} + t_{pd1} + t_{pdq2} + t_{pd2} \leq T$$

$$t_{pd} = t_{pd1} + t_{pd2} \leq (T - t_{pdq1} - t_{pdq2}) = 420ps$$

$$t_{nonoverlap} + t_{ccq} + t_{cd} \geq t_{hold}$$

$$t_{cd} \geq (t_{hold} - t_{ccq} - t_{nonoverlap})$$

最大组合逻辑延迟为 420ps，最小为 0ps。

2、有偏斜情况下：

$$(a) t_{pcq} + t_{pd} + t_{setup} + t_{skew} \leq T$$

$$t_{pd} \leq 335ps$$

$$t_{ccq} + t_{cd} \geq t_{hold} + t_{skew}$$

$$t_{cd} \geq 30ps + 50ps - 35ps = 45ps$$

最大组合逻辑延时为 335ps，最小为 45ps。

$$(b) t_{pdq1} + t_{pd1} + t_{pdq2} + t_{pd2} \leq T$$

$$t_{pd} = t_{pd1} + t_{pd2} \leq (T - t_{pdq1} - t_{pdq2}) = 420ps$$

$$t_{nonoverlap} + t_{ccq} + t_{cd} \geq t_{hold} + t_{skew}$$

$$t_{cd} \geq (t_{hold} + t_{skew} - t_{ccq} - t_{nonoverlap})$$

最大组合逻辑延迟仍为 420ps，最小组合逻辑延时为 $(45ps - t_{nonoverlap})$ 假定 $t_{nonoverlap} = 0$ ，最小为 45ps。

B8.5

答：

$$\text{最小时钟周期为: } t_{c,\min} = t_{c2q} + t_{setup} + t_{CL,\max} = 0.4 + 0.3 + 3.3 = 4ns$$

如果组合逻辑拆分后，最小时钟周期为：

$$T_{c,\min} = 0.4 + 0.3 + 1.8 = 2.5ns$$

$$\text{加入缓冲器后, } T_{c,\min} = t_{pcq} + t_{pd} + t_{setup} - t_{delay} = 0.4 + 0.3 + 3.3 - 0.3 = 3.7ns$$

B8.6 答：D-latch

