

“数字集成电路设计”作业 2023-2024 第 1 学期 第 8 周

第 8 章补充题

B8.1 画出 3 种 D 型锁存器的晶体管级电路图（CMOS 工艺）。(1) 基于 AOI 逻辑；(2) 基于传输门；(3) 基于三态门。

B8.2 电路如图 B8.2 所示，设反相器的延时为 1ns ，AOI 门的延时为 2ns （所有输入端的延时都相同），CK 脉冲为 25MHz 的方波。(1) 请根据 CK 和 D 端的波形，试画出 Q 和 $\bar{Q}$ 点的波形图。(2) 求 D 端变化传输到 Q 和 $\bar{Q}$ 端的最大延迟分别为多少。




图 B8.2

B8.3 参考教材中的图 8.30，给基于传输门的、主从结构的下降沿触发的 D 寄存器，带有低电平有效的异步复位端。（注：可以用门级符号电路图画出）。

B8.4 假设时序逻辑电路单元的时序参数如下表。

	Setup Time	$c/k\text{-to-}Q$ Delay	$D\text{-to-}Q$ Delay	Contamination Delay	Hold Time
Flip-Flops	65 ps	50 ps	n/a	35 ps	30 ps
Latches	25 ps	50 ps	40 ps	35 ps	30 ps

请给出以下时序电路能够实现的组合逻辑延时和最小组合逻辑延时。假设时钟周期是 500ps ，时钟为理想信号，没有偏斜(skew)，没有发生时间借用(time borrowing)。其中的 t_{ccq} 都是 35ps ，Latch 的 $t_{cdq}=t_{pdq}=40\text{ps}$ 。

a) 触发器 (Flip-Flops)

b) 两相锁存器 (Latch)，假设两相不交叠时钟的交叠区为 0ns 。

如果时钟偏斜最大为 50ps ，重新计算上面的问题。

B8.5 如下图所示是一个时序逻辑电路，其中 F1 和 F2 是 D 触发器，假设其建立时间为 0.3ns ，输出延时为 0.4ns 。如果组合逻辑 CL 的最大延时是 3.3ns ，请问该电路的最小时钟周期是多少？如果组合逻辑可以被分解为两部分电路，这两部分电路的最大延时分别是 1.8ns 和 1.5ns ，请问该电路的最小时钟周期又是多少？

