


“数字集成电路设计”作业 2023-2024 第 1 学期 第 9 周


参考答案：

9.2


(a) CMOS 电路图




(b) 多米诺 CMOS 电路图



(c) 条件 $A=E=H=1$, $\phi=1$, 其余输入端为 0。



(d)



延时的计算分为两个部分，X 节点的放电时间 T_{pHL} ，从 1.2V 变化到 0.6V 的时间，加上 Z 输出的充电时间 T_{pLH} ，从 0V 变化到 0.6V 的时间。

Pmos 充电，在 v_{out} 0~0.46V 时候，处于饱和区；在 0.46~0.6V 区域处于线性区

Nmos 放电，在 v_{out} 1.2~0.72V 时候，处于饱和区，在 0.6~0.72V 区域处于线性区

平均电流法长沟道

放电时间 0.1775ns

充电时间 0.0832ns

总时间 0.2606ns

或者采用其他方法如下：

平均电流法短沟道

放电时间 0.4914ns

充电时间 0.11658ns

总时间 0.608ns

积分法长沟道

放电时间 0.1773ns

充电时间 0.08305ns

总时间 0.2604ns

积分法短沟道

放电时间 0.4912ns

充电时间 0.1164ns

总时间 0.6076 ns

9.3 答:

- 1) 在动态 CMOS 门输出端加一个弱 PMOS 上拉器件, 使得输出端为高电平。
- 2) 使用独立的 PMOS 管对含有大寄生电容的 NMOS 所有的中间电容进行预充电。
- 3) 减小反相器的逻辑阈值电压, 使得最后一级的输出并不因电荷分享效应而发生错误。

9.5 答:

等效 NMOS 宽长比为

$$\left(\frac{W}{L}\right)_{eq} = 5$$

$$C_L = \frac{dV_{out}}{dt} = -I_D$$

NMOS 处于饱和区

$$\begin{aligned} \int_0^t dt &= -C_L \int_{V_{DD}}^{0.8V_{DD}} \frac{dV_{out}}{k_n \left(\frac{W}{L}\right)_{n,eq} (V_{DD} - V_{T0})^2} \\ &= 30 \times 10^{-15} \times 0.2 \times 1.2 \times \frac{1}{0.5 \times 102 \times 10^{-6} \times 5 \times (1.2 - 0.48)^2} \\ &\approx 0.05447ns \end{aligned}$$

或者:

用短沟道方程求出的结果为 0.1525ns

9.6 答:

$$C_L V_{DD} = (C_L + C_P) V_{TH}$$

$$\frac{C_P}{C_L} = 0.714$$

9.7 答:

$$\begin{aligned} a) \quad C_Y V_{Y0} + C_X V_{X0} &= (C_X + C_Y) V_1 \\ V_1 &= \frac{C_Y V_{Y0} + C_X V_{X0}}{(C_X + C_Y)} = \frac{C_Y V_{Y0} + C_X \cdot 1.2}{C_X + C_Y} = \frac{1.2 + V_{Y0}}{2} \end{aligned}$$

由于 Y 点的电压不可能充电至 1.2V, 所以电荷共享会使得 X 的最终电压降低。

$$b) \quad V_1 \geq V_{th}$$

$$\text{长沟道公式: } V_{th} = \frac{V_{T0,N} + \sqrt{\frac{1}{k_R}} (V_{DD} - |V_{T0,P}|)}{1 + \sqrt{\frac{1}{k_R}}} \leq \frac{1.2 + V_{Y0}}{2}$$

$$\frac{k_P}{k_N} \leq \left(\frac{0.3 + V_{Y0}}{0.3 - V_{Y0}} \right)^2$$

为了防止在任何情况下的逻辑错误, 我们应该找 $\left(\frac{0.3 + V_{Y0}}{0.3 - V_{Y0}} \right)^2$ 的最小值, 当 V_{Y0} 为 0 时, $\left(\frac{0.3 + V_{Y0}}{0.3 - V_{Y0}} \right)^2$ 有最小值, 为 1, 所以 $\frac{k_P}{k_N} \leq 1$ 。

另外一种答案是:

考虑到 $C_X \neq C_Y$, 则结果如下:

当 $C_X \geq \frac{5}{3}C_Y$ 时，不论反向器的尺寸多大，都不会引起逻辑错误；

当 $C_X \leq \frac{3}{5}C_Y$ 时，不论反相器的尺寸多大，都会引起逻辑错误；

当 $\frac{3}{5}C_Y < C_X < \frac{5}{3}C_Y$ 时，

$$\frac{k_p}{k_n} \leq \left(\frac{3C_Y - 5C_X}{3C_X - 5C_Y} \right)^2 \quad \text{或者可以写成} \quad \frac{k_p}{k_n} \leq \left(\frac{5C_X - 3C_Y}{5C_Y - 3C_X} \right)^2$$

第 9 章补充题，参考：

