

“数字集成电路设计”作业 2023-2024 第 1 学期 第 9 周

9.2 在逻辑设计中，如 AOI 或 OAI 等复合门往往被用于将若干个门的功能组合为一个单一门，因此减少芯片面积和电路寄生效应。我们考虑一个 OAI432，它的逻辑函数为 $Z = \overline{(A+B+C+D)(E+F+G)(H+I)}$ 。假设只有输入 A 、 E 、 H 为高电平，其他的输入为低电平。器件参数为

$$C_{ox} = 22 \text{ mF/m}^2$$

$$k'_n = 102 \mu\text{A/V}^2$$

$$k'_p = 51.6 \mu\text{A/V}^2$$

$$V_{Tn,0} = 0.48 \text{ V}$$

$$V_{Tp,0} = -0.46 \text{ V}$$

$$E_{c,n}L_n = 0.4 \text{ V}$$

$$E_{c,p}L_p = 1.8 \text{ V}$$

- 给这个 OAI432 画一个完整的 CMOS 电路图。
- 画一个实用多米诺 CMOS 实现 $\bar{Z}$ 功能的电路图。
- 用一个宽长比为 $W/L=1/0.065$ (nMOS, pMOS 都适用) 的等效晶体管，画出这种情况的等效电路。
- 假设预充电节点与输出节点的总寄生电容为 30 fF，计算从预充电结束(时钟信号为矩形脉冲)到输出电压达到 0.6 V 时的延迟。为简化分析，不考虑体效应。为近似地解决问题，首先计算预充电节点降到 0.6 V 时的延迟。然后用一个从 1.2 V 降到 0 V 的矩形脉冲计算反相器延迟。总延迟可由两部分延迟相加而得(一个更精确的方法是用一个下降的线形函数去近似充电节点电压)。

(25 分，a、b、c 各 4 分，d 问 13 分)

9.3 讨论 VLSI 电路的电荷共享问题。解释多米诺 CMOS 电路中用于解决电荷共享的不同方案。列出你所知道的所有方案。

(12 分)

9.5 如图 P9.5 所示的 CMOS 电路，假设预充电晶体管能使节点 X 充电到 V_{DD} 。所有 nMOS 晶体管宽长比 $W/L=20$ 。当输入电压 A 、 B 、 D 为 1.2 V， C 为 0 V。时钟脉冲信号升高(上升时间为 0)后，求 X 处节点电压降到 0.8 V_{DD} 时的时间。参数如下：

$$\gamma = 0.0 \text{ V}^{1/2}$$

$$V_{T0} = 0.48 \text{ V}$$

$$k'_n = 102 \mu\text{A/V}^2$$

$$E_{c,n}L_n = 0.4$$

提示：nMOS 晶体管树位于节点 x 与地之间的部分可以用一个具有有效 W/L 的等效晶体管近似。

(15 分)




图 P9.5




图 P9.6

- 9.6 在预充电阶段 $\phi = \text{LO}$ 多米诺逻辑门输入总为 LO，而且在定值阶段 ($\phi = \text{HI}$) 可能产生由低到高的转换。考虑如图 P9.6 所示的多米诺三输入与门。如果在定值期间 $A = \text{HI}, B = \text{LO}, C = \text{LO}$ ，电荷共享会导致反相器输入电压下降。如果反相器转换阈值电压为 0.7 V，计算可保证电荷共享不会影响输出 F 值的 C_P/C_L 近似比例。

(8 分)

- 9.7 图 P9.7 所示的 CMOS 逻辑电路为一个简单多米诺电路。节点 X 连接到一个 CMOS 反相器，于是反相器输出可以直接提供给多米诺电路的下一级。




图 P9.7

- a. 若节点 X 和节点 Y 的寄生电容相等，当节点 X 预充电到 1.2V 后，试解释节点 X 和节点 Y 之间的电荷共享对节点 X 的电压有何影响。当晶体管 M_2 的栅极端固定为 0 V 时，在完全预充电操作之后，完成电荷共享后，以节点 Y 处的初始电压表示节点 X 处的最终电压。
- b. 确定反相器的器件传递参数 k_p 和 k_n 之间的比值，以防止在任何情况下由节点 X 和节点 Y 之间的电荷共享引起的逻辑错误。假设反相器 P 管和 n 管的阈值电压为 0.45V，用一阶晶体管电流方程是完全可行的。

(20 分)

第 9 章补充题 (20 分)

- 1、假设一动态电路的结构以及输入信号的波形如下图所示，门级电路符号所示为 CMOS 静态互补逻辑电路。如果 Φ_1 和 Φ_2 是两相不交叠时钟，请画出 q_1 、 q_2 、 q_3 和 q_4 输出信号的波形。

