



西安交通大学

XI'AN JIAOTONG UNIVERSITY

课程复习

西安交通大学电信学部微电子学院

国家集成电路人才培养基地

程 军 jcheng@mail.xjtu.edu.cn

2021年12月

主要内容

- 概论
- CMOS反相器
 - MOS反相器的静态特性
 - MOS反相器的开关特性和互联线
- CMOS组合逻辑电路
- CMOS时序逻辑电路
- 动态逻辑电路
- 半导体存储器
- 输入输出电路和时钟电路
- VLSI设计方法学等

绪论

- 摩尔定律，More Than Moore
- 集成电路成本构成：固定成本和可变成本
- 器件知识
 - 二极管
 - MOS晶体管的IV特性（工作区），开关模型，导通电阻
 - 阈值电压和体效应
 - MOS晶体管寄生电容(C_{GS} , C_{GD} , C_{GB} , C_{DB} , C_{SB})
 - 什么是SPICE模型

长沟道IV方程和短沟道IV方程

■ 长沟道MOS管IV方程

饱和: $V_{GT} \leq V_{DS}$ $I_D = \frac{k' W}{2 L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$

线性: $V_{GT} > V_{DS}$ $I_D = k' \frac{W}{L} ((V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2})$

■ 短沟道MOS管IV方程

$$V_{DSAT} = \frac{(V_{GS} - V_T) \cdot E_C L}{(V_{GS} - V_T) + E_C L}$$

线性: $V_{DS} < V_{DSAT}$ $I_D = \frac{\mu_n \cdot C_{ox}}{2} \cdot \frac{W}{L} \cdot \frac{1}{1 + \frac{V_{DS}}{E_C L}} \cdot \left[2 \cdot (V_{GS} - V_T) \cdot V_{DS} - V_{DS}^2 \right]$

饱和: $V_{DS} \geq V_{DSAT}$ $I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} \frac{(V_{GS} - V_T)^2}{1 + \frac{(V_{GS} - V_T)}{E_C L}} (1 + \lambda \cdot V_{DS})$


不需要 $v_{sat,n}$

$$= W \cdot v_{sat,n} \cdot C_{ox} \frac{(V_{GS} - V_T)^2}{(V_{GS} - V_T) + E_C L} (1 + \lambda \cdot V_{DS})$$


需要 $v_{sat,n}$

MOS反相器静态特性(稳态特性)


- 反相器电路：电阻负载、伪nMOS负载、nMOS负载和CMOS反相器



电阻负载反相器



增强型NMOS负载反相器



伪NMOS反相器

如果是耗尽型nMOS负载，怎么计算？

$I_{up} = I_{dn}$ ，求解：

V_{IL} 、 V_{IH} 、 V_{OL} 、 V_{OH} ， V_{th}

正确判断MOS的工作区(线性和饱和)

MOS反相器静态特性

■ 反相器的重要静态参数定义和计算

□ VTC

□ V_{th} 、 V_{IL} 、 V_{IH} 、 V_{OL} 、 V_{OH}

□ 噪声容限： NM_L 和 NM_H

□ 扇入和扇出的概念

■ 不同类型的反相器的优缺点



□ 功耗、面积、噪声容限（ V_{IL} 、 V_{IH} 、 V_{OL} 、 V_{OH} ）

$I_{ds,p} = -I_{ds,n}$ ，求解：

V_{IL} 、 V_{IH} 、 V_{OL} 、 V_{OH} ， V_{th}

正确判断MOS的工作区(线性和饱和)

版图



MOS反相器动态特性

- 延时的定义
- RC时间常数：50%(0.69RC)，10%~90%(2.2RC)
- 将MOS等效成带导通电阻的开关，RC充放电构成延时
- 延时计算—— $I=C\Delta V/\Delta t$ ，输入是阶跃
 - 平均电流法——充放电电流固定
 - 微分方程积分法——充放电电流变化
 - 一阶RC近似法——导通电阻恒定
- 已知反相器尺寸，计算延时——分析
- 由延时参数计算反相器尺寸——设计

核心都是MOS晶体管的IV方程(工作区的确定)

MOS反相器动态特性

- 寄生电容计算 (C_{GS} , C_{GD} , C_{DB} , C_{SB})
 - $C_{load} = C_{DB} + C_{int} + nC_g$ 本征电容+负载电容——本征延时、负载延时
 - 非线性电容——线性近似
- 互联线——平板电容+边缘电容
 - 延时模型(集总、分布)、Elmore定理, 如何减小连线延时
- CMOS反相器功耗: 静态功耗+动态功耗(CfV_{DD}^2)+短路功耗
 - 输入是阶跃时没有短路功耗
 - 了解功耗延时积(PDP)和能量延时积(EDP)的概念
- 驱动大负载——逐级放大的反相器链
 - 延时优化方法 (最优放大倍数3.6x、级数优化)
 - 给定级数, 要会计算最小延时

MOS组合逻辑电路

- 重点是CMOS组合逻辑电路
 - NOR门/NAND门
 - VTC特性、参数计算($V_{IL}/V_{IH}/V_{OL}/V_{OH}$)、延时计算(MOS晶体管串联/并联等效)
 - 任意布尔函数(复合逻辑门/AOI门/OAI门)
 - 已知布尔方程画电路图
 - 由电路图分析得出布尔表达式
 - MOS管的尺寸计算——等效成标准反相器尺寸的倍数
 - 版图(识别)/棍图(会画)(NOR/NAND/简单AOI和OAI)
- 例子：一位全加器
- 传输门逻辑(传输门导通电阻特性/二选一门/XOR/布尔表达式实现方式)

MOS时序逻辑

- 双稳态电路 ✓
- RS触发器(NOR/NAND) ✓
 - 符号电路图/晶体管级电路图 ✓
- 基于RS触发器的钟控锁存器
 - 注意晶体管级电路图(AOI门/OAI门实现) ✓
- JK触发器/钟控JK触发器——防止RS的禁止状态/同步需要
- 主从JK触发器——防止振荡

MOS时序逻辑

■ CMOS主从D触发器——重点

- D Latch构成DFF ✓

- 建立时间、保持时间、输出延时——概念原理 ✓

- 传输门形式 ✓

- C²MOS形式 ✓

■ 施密特触发器——作用/工作原理

- 抗干扰应用，产生迟滞电压的工作原理

■ 时序逻辑的工作原理

- 建立时间约束最大组合逻辑延时

- 保持时间约束最小组合逻辑延时

动态逻辑

- 基本概念——相对静态逻辑
- 传输管的特性(nMOS传输管传输“0”和“1”)
- 传输门实现动态时序逻辑的基本原理
- PE逻辑——基本概念、电路图/逻辑表达式、优缺点
 - 漏电、电荷分享、级联问题
 - 解决方法：弱上拉keeper、内部结点预充电
- PE逻辑的改进——多米诺逻辑
 - 优缺点、多输出级多米诺
- NP多米诺基本原理
- 基本TSPC电路原理/TSPS D触发器

半导体存储器

- 存储器分类
 - 易失性: DRAM/SRAM
 - 非易失性: ROM、浮栅晶体管EPROM/EEPROM/Flash/FRAM
- 存储器单元电路: DRAM、SRAM、ROM/Flash
- 存储器阵列结构: 单元阵列、行列地址译码、敏感放大/输出驱动
- DRAM: 3T单元/1T单元基本工作原理, 电荷分享计算
- SRAM: 6T单元基本工作原理/MOS尺寸设计(有比逻辑)
- ROM: NOR和NAND结构基本工作原理
- ROM和SRAM的地址译码电路: NAND译码/NOR译码, 字线和位线延时计算
- Flash: NOR和NAND基本工作原理
- 各种不同半导体存储器的应用领域和各自优缺点对比

IO和时钟电路

- ESD的概念、HBM、MM
- EDS保护方法：二极管电路
- 输入电路：满足TTL到CMOS电平转换/施密特
- 输出电路：三态驱动器基本电路 / 双向IO电路 / 减小Ground bounce的方法
- 时钟产生的方法：振荡器(环形振荡器) / 晶振 / PLL
- 全芯片时钟电路的形式：时钟树的概念
- 时钟基本概念：占空比、jitter、Skew
- 闩锁效应：基本概念，防护方法(Guard Ring)

设计方法学

- SOC和IP(Intellectual Property)的概念
- 集成电路设计的三个域：行为域 / 结构域 / 几何域
- 集成电路设计层次
 - 自上而下的设计方法
 - 系统级 / 算法级、RTL级、逻辑门级、电路级、版图级，对应的描述方法
- 综合的概念：RTL → 逻辑门级
- 全定制、半定制、可编程逻辑器件(FPGA)设计风格各自的特点、如何选择芯片设计方式(成本因素)
- 集成电路的设计流程
 - 全定制设计流程
 - 半定制设计流程

课程最终成绩

■ 平时成绩40%

- 包括出勤、课堂测验和作业;
- 无故不交作业**1/3**次数, 不能参加考试;
- 有抄袭作业者, 两人的当次作业记为**0**分;

■ 期末考试成绩占60%

谢谢大家！

