UNIVERSIDADE FEDERAL RURAL DE PERNAMBUCO

UNIDADE ACADÊMICA DE BELO JARDIM

Sistemas Digitais:

Funções de Lógica Combinacional

Prof. André Luís Silva Barbosa

Sumário

- Somadores básicos
- Somadores binários paralelos
- Somadores com carry ondulante vs somadores com carry antecipado
- Comparadores
- Decodificadores
- Codificadores
- Conversores de códigos
- Multiplexadores (seletores de dados)
- Demultiplexadores
- Geradores/verificadores de paridade

Somadores básicos

- Meio somador
  - O meio-somador aceita dois dígitos binários em suas entradas e produz dois dígitos binários em suas saídas, um bit de soma e um bit de carry.

$$C_{out} = AB \text{ e } \sum = A \oplus B$$





A	B	C_{out}	Σ
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Σ = soma
C_{out} = carry de saída
A e B = variáveis de entrada (operandos)

Somadores básicos

- Somador completo
  - O somador-completo aceita dois bits de entrada e um carry de entrada, e gera uma saída de soma e um carry de saída.



A	B	C_{in}	C_{out}	Σ
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

C_{in} = carry de entrada, algumas vezes indicado como *CI*

C_{out} = carry de saída, algumas vezes indicado como *CO*

Σ = soma

A e *B* = variáveis de entrada (operandos)

Somadores básicos

- Circuito lógico do somador completo





Somadores básicos

- Associação de dois meio somadores para construir um somador completo:



Somadores binários paralelos

- Conexão de dois ou mais somadores completos.

- Somador paralelo de dois bits:



Somadores binários paralelos

- Somador paralelo de quatro bits:



CI 74LS283 Somador binário paralelo de 4 bits
https://www.circuitspecialists.com/74ls283.html





Somadores binários paralelos

- Tabela-verdade para o somador paralelo de quatro bits:

C_{n-1}	A_n	B_n	Σ_n	C_n
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Somadores binários paralelos

- Usando um somadores binários paralelos de 4 bits para produzir somadores binários de 8 bits:



Somadores binários paralelos

- Usando um somadores binários paralelos de 4 bits para produzir somadores binários de 16 bits:



Somadores com carry ondulante vs somadores com carry antecipado

- Um **somador com carry ondulante** é aquele no qual a saída de carry de cada somador-completo (FA – full-adder) é conectada à entrada de carry do próximo estágio de maior ordem (um estágio corresponde a um somador-completo)



Somadores com carry ondulante vs somadores com carry antecipado

- Um **somador com carry antecipado** antecipa o carry de saída de cada estágio e, com base nas entradas, produz o carry de saída através da geração ou da propagação de carry.

- Obtemos um carry de saída 1 se ele for gerado pelo somador-completo (A = 1 AND B = 1) ou se o somador propagar o carry de entrada (A = 1 OR B = 1) AND Cin:

$$C_{out} = C_g + C_p C_{in}$$

Observar figura 6-18 pg 327



Comparadores

- Compara a magnitude de dois números binários para determinar a relação comparativa entre eles
- Determina se dois números são iguais



Entradas		Saída	
A	B	X	
0	0	0	Bits de entrada iguais
0	1	1	Bits de entrada diferentes
1	0	1	Bits de entrada diferentes
1	1	0	Bits de entrada iguais

Comparadores

- Circuito lógico para um comparador de igualdade de dois números de 2 bits



Formato geral: Número binário $A \rightarrow A_1A_0$
Número binário $B \rightarrow B_1B_0$

Comparadores

- Desigualdade



1. Se A3=1 e B3= 0, o número A é maior que o número B.

2. Se A3= 0 e B3=1, o número A é menor que o número B.

3. Se A3 = B3, então temos que examinar a desigualdade do próximo bit da posição mais inferior.



CI 74HC85

Decodificadores

- Circuito digital que detecta a presença de uma combinação específica de bits (código) em suas entradas indicando a presença desse código através de um nível de saída especificado.
- Em geral, tem ***n*** linhas de entrada para manipular ***n*** bits.
- de uma a $\mathbf{2^n}$ linhas de saída para indicar a presença de uma ou mais combinações de ***n*** bits.

Decodificadores

- Decodificador binário básico:
  - Considere que queremos identificar quando o número 1001 ocorre nas entradas de um circuito digital.



Exercício - Decodificadores

- Desenvolva um circuito digital que identifique quando o número binário 101110 estive disponível na entrada.

Decodificadores

- Decodificador de 4 bits:

4 linhas para
16 linhas



DÍGITO DECIMAL	ENTRADAS BINÁRIAS A_3	A_2	A_1	A_0	FUNÇÃO DE DECODIFICAÇÃO	SAÍDAS 0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0	0	0	0	0	$\bar{A}_3\bar{A}_2\bar{A}_1\bar{A}_0$	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	0	0	1	$\bar{A}_3\bar{A}_2\bar{A}_1A_0$	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
2	0	0	1	0	$\bar{A}_3\bar{A}_2A_1\bar{A}_0$	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
3	0	0	1	1	$\bar{A}_3\bar{A}_2A_1A_0$	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
4	0	1	0	0	$\bar{A}_3A_2\bar{A}_1\bar{A}_0$	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
5	0	1	0	1	$\bar{A}_3A_2\bar{A}_1A_0$	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1
6	0	1	1	0	$\bar{A}_3A_2A_1\bar{A}_0$	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1
7	0	1	1	1	$\bar{A}_3A_2A_1A_0$	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1
8	1	0	0	0	$A_3\bar{A}_2\bar{A}_1\bar{A}_0$	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
9	1	0	0	1	$A_3\bar{A}_2\bar{A}_1A_0$	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
10	1	0	1	0	$A_3\bar{A}_2A_1\bar{A}_0$	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1
11	1	0	1	1	$A_3\bar{A}_2A_1A_0$	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1
12	1	1	0	0	$A_3A_2\bar{A}_1\bar{A}_0$	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
13	1	1	0	1	$A_3A_2\bar{A}_1A_0$	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1
14	1	1	1	0	$A_3A_2A_1\bar{A}_0$	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1
15	1	1	1	1	$A_3A_2A_1A_0$	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0

Decodificadores

CI 74HC154

4 para 16 linhas





Decodificadores

- Decodificador BCD para Decimal

CI 74HC42





Funções de decodificação BCD

DÍGITO DECIMAL	CÓDIGO BCD A_3	A_2	A_1	A_0	FUNÇÃO DE DECODIFICAÇÃO
0	0	0	0	0	$\bar{A}_3\bar{A}_2\bar{A}_1\bar{A}_0$
1	0	0	0	1	$\bar{A}_3\bar{A}_2\bar{A}_1A_0$
2	0	0	1	0	$\bar{A}_3\bar{A}_2A_1\bar{A}_0$
3	0	0	1	1	$\bar{A}_3\bar{A}_2A_1A_0$
4	0	1	0	0	$\bar{A}_3A_2\bar{A}_1\bar{A}_0$
5	0	1	0	1	$\bar{A}_3A_2\bar{A}_1A_0$
6	0	1	1	0	$\bar{A}_3A_2A_1\bar{A}_0$
7	0	1	1	1	$\bar{A}_3A_2A_1A_0$
8	1	0	0	0	$A_3\bar{A}_2\bar{A}_1\bar{A}_0$
9	1	0	0	1	$A_3\bar{A}_2\bar{A}_1A_0$

Decodificadores

- Decodificador BCD para display de 7 segmentos

CI 74LS47









Decodificadores

- Decodificador BCD para display de 7 segmentos com supressão do zero por meio do *RBI* e *BI/RBO*

CI 74LS47



Decodificadores

- Decodificador BCD para display de 7 segmentos com supressão dos zeros menos significativos por meio do *RBI* e *BI/RBO*

CI 74LS47



Codificadores

- Codificador Decimal para BCD





DÍGITO DECIMAL	CÓDIGO BCD A_3	A_2	A_1	A_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

Codificadores

- Codificador Decimal para BCD

CI 74HC147





CI 74LS148



Codificadores

- Expansão com o CI 74LS148



Conversores de Código

- Conversão de BCD para Binário
  - Os números binários que representam os pesos dos bits BCD são somados para produzir o número binário total
  - Exemplo: Converter BCD 00100111 (decimal 27) para binário

80	40	20	10	8	4	2	1
0	0	1	0	0	1	1	1

	0000 0001	1
	0000 0010	2
	0000 0100	4
+	0001 0100	20
	0001 1011	27

Conversores de Código

- Conversão de Binário para Código Gray e vice-versa





Multiplexadores (seletores de dados)

- Um multiplexador (MUX) é um dispositivo que permite que informações de diversas fontes sejam encaminhadas por uma única linha



ENTRADAS DE SELEÇÃO DE DADOS S_1	S_0	ENTRADA SELECIONADA
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

Multiplexadores (seletores de dados)

- A saída de dados é igual a D_0 apenas se $S_1 = 0$ e $S_0 = 0$: $D_0\bar{S}_1\bar{S}_0$.
- A saída de dados é igual a D_1 apenas se $S_1 = 0$ e $S_0 = 1$: $D_1\bar{S}_1S_0$.
- A saída de dados é igual a D_2 apenas se $S_1 = 1$ e $S_0 = 0$: $D_2S_1\bar{S}_0$.
- A saída de dados é igual a D_3 apenas se $S_1 = 1$ e $S_0 = 1$: $D_3S_1S_0$.

Multiplexadores (seletores de dados)

$$Y = D_0\bar{S}_1\bar{S}_0 + D_1\bar{S}_1S_0 + D_2S_1\bar{S}_0 + D_3S_1S_0$$



Multiplexadores (seletores de dados)

- Multiplexador quádruplo de 2 entradas

CI 74HC157



Multiplexadores (seletores de dados)

- Expansão de um Multiplexador de 8 entradas para 16 entradas



Demultiplexadores

- Os Demultiplexadores (DEMUX) basicamente invertem a função da multiplexação



Demultiplexadores

- Os Demultiplexadores (DEMUX)

CI 74HC154



Geradores/Identificadores de paridade

- Lógica de paridade:
  - A soma (considerando os carries) de um número par de 1s é sempre 0 e a soma de um número ímpar de 1s é sempre 1.
  - Assim, para determinar se um número tem paridade par ou ímpar, realiza-se a soma de todos os bits

(a) Soma de dois bits



(b) Soma de quatro bits

Geradores/Identificadores de paridade

CI 74LS280



Número de entradas de A a I que são nível ALTO	Saídas	
	Σ Par	Σ Ímpar
0, 2, 4, 6, 8	H	L
1, 3, 5, 7, 9	L	H

Geradores/Identificadores de paridade

CI 74LS280

- Verificador de paridade:
  - Quando esse dispositivo é usado como um verificador de paridade par, o número de bits de entrada deve ser sempre par; e quando ocorrer um erro de paridade, a saída ∑Par vai para nível BAIXO e a saída ∑Ímpar vai para nível ALTO.
  - Quando ele é usado como verificador de paridade ímpar, o número de bits de entrada tem que ser sempre ímpar; e quando um erro de paridade ocorrer, a saída ∑Ímpar vai para nível BAIXO e a saída ∑Par vai para nível ALTO.

Geradores/Identificadores de paridade

CI 74LS280

- Gerador de paridade:
  - Se esse dispositivo é usado como um gerador de paridade par, o bit de paridade é obtido da saída ∑Ímpar porque essa saída é nível 0 se houver um número par de bits de entrada em nível 1 e será nível 1 se houver um número ímpar de 1s.
  - Quando usado como um gerador de paridade ímpar, o bit de paridade é obtido da saída ∑Par porque ele é nível 0 quando o número de bits 1s de entrada for ímpar.

Exercícios sugeridos

- Capítulo 6
  - 2 e 3
  - 5, 6, 7 e 8
  - 9
  - 10 e 13
  - 14, 15 e 18
  - 19 e 20
  - 21 e 21
  - 25
  - 26 e 27
  - 29 e 30

Projeto

- Projetos 48, 49 e 50 (páginas 380 e 381)

Gravar vídeo apresentando

Entregar toda a documentação do projeto (slides da apresentação e simulações)

Bibliografia

- FLOYD, T. L. Sistemas Digitais Fundamentos e Aplicações. 9. ed.Porto Alegre: Bookman Companhia Editora, 2007

https://integrada.minhabiblioteca.com.br/reader/books/9788577801077

- TOCCI, R. J. WIDME, N. S, MOSS J. L.. Sistemas Digitais: Princípios e Aplicações. 11. ed: Pearson Brasil. 2011.

Obrigado!

andre.lsbarbosa@ufrpe.br

@andreluis.sb

@andreluissb