СОДЕРЖАНИЕ

ВВЕДЕНИЕ	4
1 РАЗРАБОТКА ОБЩЕЙ СТРУКТУРЫ МИКРО-ЭВМ	5
1.1 Функциональный состав микро – ЭВМ	5
1.2 Разработка системы команд	6
1.3 Описание взаимодействия всех блоков микро-ЭВМ при	выполнении
команд программы	7
2 РАЗРАБОТКА ОСНОВНЫХ УСТРОЙСТВ МИКРО-ЭВМ	8
2.1 Блоки памяти ПЗУ и ОЗУ	8
2.2 Блок стека	9
2.3 Блок регистров общего назначения	11
2.4 Блок АЛУ	
2.4.1 Операция ADDC	13
2.4.2 Операция NOT	
2.4.3 Операция OR	13
2.4.4 Операция SRA	14
2.5 Блок центрального процессора	14
2.6 Устройство управления	15
3 ФУНКЦИОНАЛЬНОЕ МОДЕЛИРОВАНИЕ	17
ЗАКЛЮЧЕНИЕ	24
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ	25
ПРИЛОЖЕНИЕ А	28
ПРИЛОЖЕНИЕ Б	29
ПРИЛОЖЕНИЕ В	30
ПРИЛОЖЕНИЕ Г	31
ПРИЛОЖЕНИЕ Д	32
ПРИЛОЖЕНИЕ Е	33
ПРИЛОЖЕНИЕ Ж	34
ПРИЛОЖЕНИЕ И	35
ПРИЛОЖЕНИЕ К	36

ВВЕДЕНИЕ

Целью данного курсового проекта является разработка микро-ЭВМ на ПЛИС с заданными по варианту свойствами. Одним из таких свойств является тип архитектуры. Разрабатываемое в данном курсовом проекте устройство будет иметь Гарвардскую архитектуру. Данный тип архитектуры предусматривает отдельные адресные пространства для команд и данных, в то время как Принстонская архитектура предусматривает наличие общего адресного пространства.

В разрабатываемом устройстве ПЗУ предназначено для хранения команд, а ОЗУ – для хранения данных.

ЦП проектируемой микро-ЭВМ является главным устройством, благодаря которому будет функционировать проектируемая микро-ЭВМ. Он будет включать в себя следующие устройства и блоки:

- -AЛУ;
- блок РОН;
- стековое устройство;
- массив служебных регистров (в их числе и регистры флагов).

Для проверки работы разработанной микро-ЭВМ будет использована микропрограмма, включающая в себя все команды разработанной архитектуры микро-ЭВМ. Разработка данного курсового проекта осуществляется с помощью программы Altera Quartus II 9.1.

1 РАЗРАБОТКА ОБЩЕЙ СТРУКТУРЫ МИКРО-ЭВМ

1.1 Функциональный состав микро – ЭВМ

Разрабатываемая микро-ЭВМ будет иметь Гарвардскую архитектуру, одним из принципов которой разделение памяти команд и памяти данных: команды и данные хранятся в разных блоках памяти. Также необходимо разработать блок регистров общего назначения, стек, арифметико-логическое устройство, блок управления.

Исходя из блоков, которые перечислены выше, было принято решение разработать такие функциональный блоки:

- Блок памяти данных;
- Блок памяти команд;
- Блок регистров общего назначения;
- Блок арифметико-логического устройства;
- Стек;
- Блок управления.

Структурная схема представлена в приложении А. Блок управления отправляет адрес в ПЗУ и принимает инструкции для команд. При командах mov блок управления посылает сигналы в ОЗУ и в РОН, данные пересылаются между блоками ОЗУ и РОН. При командах push, рор блок управления посылает сигналы на блоки стек и РОН. Данные блоки обмениваются данными. При командах АЛУ устройство управления посылает сигналы в РОН и ОЗУ, чтобы получить операнды, после чего вместе с сигналом нужной команды отправляет их в блок АЛУ. Результат команды АЛУ отправляется в ОЗУ или в РОН, в зависимости от адресации операции.

ПЗУ и ОЗУ находятся в разных адресных пространствах так как устройство разрабатывается в соответствии с Гарвардской архитектурой.

ЦП проектируемой микро-ЭВМ обеспечивает выборку команды и ее декодирование, а также отвечает за определение текущего исполнительного адреса и выполнение очередной команды, тем самым координируя работу всего устройства. Также в состав данного блока входит блок регистров общего назначения, используемых для хранения данных, АЛУ, стек.

Арифметико-логическое устройство используется для выполнения арифметических, логических и сдвиговых команд. Результатом выполнения команды на АЛУ может являться как результирующее значение, выставляемое на шину данных, так и установка соответствующих флагов.

Стек используется для сохранения в нем значений, которые впоследствии могут быть считаны в порядке, обратном порядку их занесения в стек. Доступ к стеку происходит при выполнении команд PUSH или POP. После выполнения любой из данных команд указатель стека изменяет свое значение.

1.2 Разработка системы команд

В ходе проектирования микро-ЭВМ использовалась архитектура системы команд (далее АСК) представленная в таблице 1.1. Для кодирования команды требуется 2 ячейки памяти по 11 бит.

Таблица 1.1 - Структура команды микро-ЭВМ.

Первое слово команды		
10-7	6-3	2-0
Код операции	Адрес регистра 1	Безразличные биты
Второе слово команды		
10-4	3-0	
Адрес памяти		
Безразличные биты	Адрес	регистра 2

Старшие 4 бита первого слова команды содержат код команды, биты с 6 по 3 первого содержат адрес первого регистра, с 2 по 0 бит — безразличные биты, биты с 0 по 10 второго слова — адрес второго операнда, это может быть адрес памяти (с 0 по 10 бит) либо адрес второго регистра (с 0 по 3 бит).

Система команд представлена в таблице 1.2.

Таблица 1.2 – Коды операций команд микро-ЭВМ

Мнемоническая запись		Слово 1	•	Слово 2			
1		2		3	1		
MOV adv rag	10-7	6-3	2-0	10	-0		
MOV adr, reg	0000	reg	X	ac	lr		
MOV roa odr	10-7	6-3	2-0	10	-0		
MOV reg, adr	0001	reg	X	ac	lr		
DIJCH roa	10-7	6-3	2-0	10	-0		
PUSH reg	0010	reg					
DOD was	10-7	6-3	2-0	10	-0		
POP reg	0011	reg	X	X			
JMP adr	10-7 6-0			10-0			
JIVIP aui	0100	2	ζ.	adr			
JAZ adr	10-7	6-	-0	10-0			
JAZ auf	0101	2	ζ.	ac	lr		
ADDC roal road	10-7	6-3	2-0	10-4	3-0		
ADDC reg1, reg2	0110	reg1	X	X	reg2		
NOT	10-7	6-3	2-0	10	-0		
NOT reg	0111	reg	X	X			

Продолжение таблицы 1.2

1		2		3		
OD roal road	10-7	6-3	2-0	10-4	3-0	
OR reg1, reg2	1000	1000 reg1 x x		X	reg2	
SRA reg1, reg2	10-7	6-3	2-0	10-4	3-0	
SKA leg1, leg2	1001	reg1	X	X	reg2	
ADDC adr, reg	10-7	6-3	2-0	10)-()	
ADDC aul, leg	1010	1010 reg		adr		
NOT adr	10-7	6-3	2-0	10-0		
NOT auf	1011	X	X	adr		
OR adr, reg	10-7	6-3	2-0	10)-()	
OK aut, teg	1100	reg	X	adr		
SDA odr rog	10-7	6-3	2-0	10)-()	
SRA adr, reg	1101	reg1	X	ac	dr	
MOV reg1, reg2	10-7	6-3	2-0	10-4	3-0	
WIO v Teg1, Teg2	1110	reg1	X	X	reg2	
HLT	10-7	'	6-0	10-0		
ΠLI	1111		X	7	X	

1.3 Описание взаимодействия всех блоков микро-ЭВМ при выполнении команд программы

Основную работу устройства выполняет блок устройства управления. Он управляет работой всех устройств и организовывает выполнение команд, представленных в таблице 1.2 посредством блока управления.

Взаимодействие начинается со считывания команды. В ЦП находится регистр с текущим адресом считываемой команды, значение которого инкрементируется при каждом последующем считывании команды из памяти. Команды JMP, JAZ предполагают загрузку в данный регистр нового значения, передаваемого в качестве операнда в составе команды. Гарвардская архитектура разрабатываемой микро-ЭВМ предполагает наличие различных адресных пространств для команд и данных. Размер считываемой команды зависит от операции и может быть равен одному слову или двум словам, а размер шины данных — 11 бит. На первом такте происходит декодирование считанной команды. Из команды выделяется код операции и в зависимости от него выполняются переходы по этапам выполнения команды.

Регистры общего назначения и стек являются временными хранилищами данных при выполнении микропрограммы устройства.

Блок арифметико-логических операций отвечает за выполнение арифметических и логических команд реализуемых в данной микро-ЭВМ.

1 РАЗРАБОТКА ОСНОВНЫХ УСТРОЙСТВ МИКРО-ЭВМ

В данном разделе описаны устройства микро-ЭВМ, такие как ПЗУ, ОЗУ, стек, РОН, АЛУ.

2.1 Блоки памяти ПЗУ и ОЗУ

Было принято решение использовать имеющиеся блоки lmp_ram_dq и lpm_rom. Блоки памяти должны быть асинхронными по условию задания.




Рисунок 2.1 – Условное графическое обозначение блока памяти команд

Входные пины:

- Addr[10..0] адрес ПЗУ для чтения;
- MainBus[1..0] управляющие сигналы.

Выходной пин:

- Out[10..0] - данные, которые поступают с ПЗУ на шину команд.




Рисунок 2.2 – Условное графическое обозначение блока памяти данных

Входные пины:

- Addr[10..0] адрес ПЗУ для чтения;
- MainBus[2..0] управляющие сигналы;
- Data[10..0] данные, поступающие в ОЗУ для записи.

Выходной пин:

- Out[10..0] - данные, которые поступают с ОЗУ на шину команд.

Так как по условию блоки асинхронные, запись в блок RAM происходит в такт прихода сигнала записи, чтение происходит с задержкой в пол такта.

Схемы блоков памяти представлена в приложениях Б и В.




Рисунок 2.3 – Временная диаграмма блока ПЗУ




Рисунок 2.4 – Временная диаграмма блока ОЗУ

2.2 Блок стека

Блок стек имеет 12 регистров и направление вниз, по условию задания. Для работы со стеком предусмотрены 2 сигнала — push и pop. По этим сигналам стек обновляет свой SP (Stack Pointer) и записывает или выдаёт значение соответственно.




Рисунок 2.5 – Условное графическое обозначение блока стека

Входные пины:

- MainBus[2..0] управляющие сигналы;
- IN[10..0] данные, которые будут записаны в вершину при команде push.

Выходной пин:

- OUT[10..0] - данные, которые будут выданы при команде рор.

Указатель вершины имеет направление вниз - при увеличении количества элементов стека адрес вершины стека уменьшается. Само устройство работает 1 такт, после подачи сигнала push/pop.

Для того чтобы можно было корректно прочитать данные и стереть их с регистра, после команды рор, или же успешно записать в вершину стека новые данные и после переместить её на следующий элемент существует проверка при подаче команды рор, если стек пустой, то указатель не увеличивается, если поступает команда push, когда установился флаг overflow, то указатель не уменьшается и запись новых данных не производится.

Второй счетчик отвечает за перемещение указателя вершины стека. Схема блока стека представлена в приложении Г.




Рисунок 2.6 – Временная диаграмма блока стека

2.3 Блок регистров общего назначения

Блок регистров общего назначения (РОН) используется для записи / чтения операндов, которые впоследствии могут использоваться для вычисления операций, либо записываться в другие регистры или память.

Сам РОН представляет из себя 12 регистров размером по 11 бит.




Рисунок 2.7 – Условное графическое обозначение блока регистров общего назначения

Входные пины:

- clk тактирующий сигнал устройства;
- write сигнал для записи в регистр, адрес которого подан на входной пин ADR[3..0];
- read сигнал для чтения с регистра, адрес которого подан на входной пин address[2..0];
- ADR[3..0] пин, на вход которого подается адрес выбранного регистра;
- write_data[10..0] данные, которые будут записаны в ячейку памяти, если подан сигнал write.

Выходные пины:

 OUT[10..0] – данные, которые будут выданы на общую шину данных, если был подан сигнал read.

Принцип работы: в блок поступает сигнал read, на мультиплексоре выбирается регистр с учетом пришедшего в данный момент адреса регистра по шине ADR[3..0], и информация попадает на выход устройства.

В блок приходит сигнал write, на дешифраторе появляется сигнал enable, который позволяет выбрать один из выходов дешифратора установить в единицу и в зависимости от того, какой выход активен, в тот регистр и будут записаны данные, которые поступают с шины write_data[10..0].



Рисунок 2.8 – Условное графическое обозначение блока регистра

Схема блока РОН представлена в приложении Д.




Рисунок 2.9 – Временная диаграмма блока РОН

2.4 Блок АЛУ

Блок арифметико-логического устройства должен обязательно уметь выполнять команды:

- ADDC (сложение с учетом переноса) сложение с учетом флага переноса (CF)
 - NOT инверсия
 - OR логическое «ИЛИ»
 - SRA (Shift Right Arithmetic) арифметический сдвиг вправо




Рисунок 2.10 – Условное графическое обозначение блока арифметикологического устройства

Входные пины:

- operand1[10..0] первый операнд;
- operand2[10..0] второй операнд или количество бит для сдвига в SRA;
 - commands[5..0] управляющие сигналы.

Выходные пины:

- ZFlag вывод флага нуля;
- CFlag вывод флага переноса;
- OUT[10..0] выходные данные.

2.4.1 Операция ADDC

Эта команда выполняет сложение с переносом, а именно содержимое 11 бит источника и 11 бит аккумулятора с учетом флага переноса.

На рисунке 2.11. представлено условно-графическое обозначение команды ADDC.



Рисунок 2.11 – Условное графическое обозначение блока команды ADDC

2.4.2 Операция NOT

Инвертирует присланное значение. Схема блока реализации этой команды представлен на рисунке 2.12.



Рисунок 2.12 – Условное графическое обозначение блока команды NOT

2.4.3 Операция OR

Выполняет побитовое «ИЛИ» между значениями operand1[10..0] и operand2[10..0].



Рисунок 2.13 — Условное графическое обозначение блока команды OR **2.4.4 Операция SRA**

Выполняет арифметический сдвиг вправо на заданное количество бит. В операции участвует 4 младших бита второго операнда и весь первый операнд.



Рисунок 2.14 — Условное графическое обозначение блока команды SRA

Схема блока арифметико-логического устройства представлена в приложении Е.




Рисунок 2.15 – Временная диаграмма блока АЛУ

2.5 Блок центрального процессора

Блок центрального процессора включает в себя блок РОН и УУ. Условно-графическое обозначение блока центрального процессора представлено на рисунке 2.16.




Рисунок 2.16 – Условно-графическое обозначение блока центрального процессора

Блок центрального процессора имеет следующие входы и выходы:

- CLK тактовый сигнал;
- CARRY_FLAG значение флага Carry, поступающее с АЛУ;
- ZERO_FLAG значение флага Zero, поступающее с АЛУ;
- DATA_COMMAND[10..0] входная шина команд;
- DATA_OUT[10..0] выходная шина данных;
- ADDRESS_RAM[10..0] выход на шину адреса данных;
- ADDRESS_ROM[10..0] выход на шину адреса команд;
- MAIN_BUS_RAM[2..0] шина управления ОЗУ;
- MAIN_BUS_ROM[1..0] шина управления ПЗУ;
- MAIN_BUS_STACK[2..0] шина управления стека;
- MAIN_BUS_ALU[6..0] шина управления АЛУ;
- MAIN_BUS_RON[6..0] шина управления РОН.

2.6 Устройство управления

Функциональная схема блока устройства управления представлена в приложении Ж.

Одной из составных частей устройства управления является блок выборки и декодирования команд.

После считывания слова из ПЗУ его значение инкрементируется. При выполнении команды JMP, JAZ значение операнда, полученное из самой команды, записывается в счетчик команд.

Размер команды составляет 22 бита, поэтому осуществляется последовательное чтение 2 слов из ПЗУ. Для всех команд выделяется значение РОН из первого и второго слов команды, даже если данное значение впоследствии не анализируется (для команд JMP и JAZ, HLT). К моменту декодирования второго слова команды уже известен код операции. Далее происходит выполнение выбранной команды, а именно, считывание данных из регистров, ОЗУ, стека, либо запись в соответствующие блоки, в зависимости от поступившей операции.

Таким образом, устройство управления осуществляет выборку команды и ее декодирование, а также отвечает за координацию выполнения команд и обеспечивает взаимодействие с блоком РОН. Условно-графическое обозначение устройства управления представлено на рисунке 2.17.

Устройство управления имеет следующие входы и выходы:

- CLK тактовый сигнал;
- CARRY_FLAG значение флага Carry, поступающее с АЛУ;
- ZERO_FLAG значение флага Zero, поступающее с АЛУ;
- DATA[10..0] входная шина данных;
- DATA_COMMAND[10..0] входная шина команд;
- DATA_OUT[10..0] выходная шина данных;

- ADDRESS_RAM[10..0] выход на шину адреса данных;
- ADDRESS_ROM[10..0] выход на шину адреса команд;
- MAIN_BUS_RAM[2..0] шина управления ОЗУ;
- MAIN_BUS_ROM[1..0] шина управления ПЗУ;
- MAIN_BUS_STACK[2..0] шина управления стека;
- MAIN_BUS_ALU[6..0] шина управления АЛУ;
- MAIN_BUS_RON[6..0] шина управления РОН.

Шина управления ПЗУ состоит из 2 бит:

- 0 бит тактовый сигнал;
- 1 бит сигнал чтения.

Шина управления ОЗУ состоит из 3 бит:

- 0 бит тактовый сигнал;
- 1 бит сигнал чтения;
- 2 бит сигнал записи.

Шина управления стека состоит из 3 бит:

- 0 бит тактовый сигнал;
- − 1 бит сигнал push;
- 2 бит сигнал рор.

Шина управления РОН состоит из 7 бит:

- 0 бит тактовый сигнал;
- 1 бит сигнал чтения;
- 2 бит сигнал записи;
- 6-3 биты шина адреса РОН.

Шина управления АЛУ состоит из 7 бит:

- − 0 бит сигнал ADDC;
- 1 бит сигнал NOT;
- − 2 бит сигнал OR;
- 3 бит сигнал SRA;
- 4 бит сигнал записи 1 значения для операции АЛУ;
- 5 бит сигнал записи 2 значения для операции АЛУ;
- 6 бит тактовый сигнал.

3 ФУНКЦИОНАЛЬНОЕ МОДЕЛИРОВАНИЕ

Общая схема разработанной микро-ЭВМ представлена в приложении И. Для общего моделирования системы была разработана следующая микропрограмма, включающая в себя все команды разработанной микро-ЭВМ.

Таблица 3.1 – Микропрограмма для моделирования

таолица 3	.1 – микропрограмма для	моделирования				
Номер	Запись на языке	Запись в	Запись в			
ячейки	ассемблера	бинарном виде	шестнадцатеричном			
ПЗУ	ассемолера	оинарном виде	виде			
1	2	3	4			
0	May rago adri	00010000000	080			
1	Mov reg0 adr1	0000000001	001			
2	May real adre	00010001000	088			
3	Mov reg1 adr8	0000001000	008			
4	Out of Control	00010010000	090			
5	Mov reg2 adr9	0000001001	009			
6	M2 - 1-10	00010011000	098			
7	Mov reg3 adr10	0000001010	00A			
8	NG 4 1.11	00010100000	0A0			
9	Mov reg4 adr11	0000001011	00B			
10	NA 7 1 10	00010101000	0A8			
11	Mov reg5 adr12	0000001100	00C			
12	Nf. (1.12	00010110000	0B0			
13	Mov reg6 adr13	00000001101	00D			
14	NA 77 1 1 4	00010111000	0B8			
15	Mov reg7 adr14	00000001110	00E			
16	M 0 . 1.15	00011000000	0C0			
17	Mov reg8 adr15	00000001111	00F			
18	M 0 122	00011001000	0C8			
19	Mov reg9 adr32	00000100000	020			
20	M10 - 1 22	00011010000	0D0			
21	Mov reg10 adr33	00000100001	021			
22	NA 11 124	00011011000	0D8			
23	Mov reg11 adr34	00000100010	022			
24	M. 101 1	0000001000	008			
25	Mov adr31 reg1	00000011111	01F			
26	D 1 0	00101000000	140			
27	Push reg8	0000000000	000			
28	D 0	00111001000	1C8			
29	Pop reg9	0000000000	000			
		•				

Продолжение таблицы 3.1

продолже	ение таолицы 3.1		
1	2	3	4
30	Imp 256	01000000000	200
31	Jmp 256	00100000000	100
256	Not roas	01110101000	3A8
257	Not reg5	0000000000	000
258	Adda rage rag10	01100110000	330
259	Addc reg6 reg10	0000001010	00A
260	On mag 11 mag 1	10001011000	458
261	Or reg11 reg1	0000000001	001
262	Sra reg9 reg0	10011001000	4C8
263	Sta leg9 leg0	0000000000	000
264	Jaz 100	01010000000	280
265	Jaz 100	00001100100	064
100	Not adr20	10110000000	580
101	Not aurzo	00000010100	014
102	Addc reg3 adr30	10100011000	518
103	Adde legs adiso	00000011110	01E
104	Or reg2 adr55	11000010000	610
105	Of feg2 adi33	00000110111	037
106	Sra reg7 adr2	11010111000	6B8
107	Stateg/autz	0000000010	002
108	Mov reg4 reg5	11100100000	720
109	WIOV ICE+ ICES	0000000101	005
110	Hlt	11110000000	780
111	1111	00000000000	000

Дамп памяти ПЗУ представлен на рисунке 3.1.

Addr	+0	+1	+2	+3	+4	+5	+6	+7
0	00010000000	0000000001	00010001000	0000001000	00010010000	00000001001	00010011000	00000001010
3	00010100000	00000001011	00010101000	00000001100	00010110000	00000001101	00010111000	00000001110
16	00011000000	00000001111	00011001000	00000100000	00011010000	00000100001	00011011000	00000100010
24	00000001000	00000011111	00101000000	00000000000	00111001000	00000000000	01000000000	00100000000
32	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
40	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
48	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
56	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
64	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
72	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
во	00000000000	00000000000	0000000000	00000000000	00000000000	00000000000	00000000000	00000000000
88	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
96	00000000000	0000000000	0000000000	00000000000	10110000000	00000010100	10100011000	00000011110
104	11000010000	00000110111	11010111000	00000000010	11100100000	00000000101	11110000000	00000000000
112	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
120	00000000000	00000000000	0000000000	00000000000	00000000000	00000000000	00000000000	00000000000
128	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
136	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
144	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
152	00000000000	0000000000	0000000000	00000000000	00000000000	00000000000	00000000000	00000000000
160	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
168	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
176	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
184	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
192	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
200	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
208	00000000000	00000000000	0000000000	00000000000	00000000000	00000000000	00000000000	00000000000
216	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
224	00000000000	0000000000	0000000000	00000000000	00000000000	00000000000	00000000000	00000000000
232	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
240	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
248	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000
256	01110101000	00000000000	01100110000	00000001010	10001011000	00000000001	10011001000	00000000000
264	01010000000	00001100100	00000000000	00000000000	00000000000	00000000000	00000000000	00000000000

Рисунок 3.1 – Дамп памяти ПЗУ

Дампы памяти ОЗУ до и после моделирования представлены на рисунке 3.2.

									main RAMMemory:inst4 lpm_ram_dq:inst14 altram:sram altsyncram:ra								cram:rar
Addr	+0	+1	+2	+3	+4	+5	+6	+7	Addr	+0	+1	+2	+3	+4	+5	+6	+7
0	0	1	2	3	4	5	6	7	0	0	1	3	3	4	5	6	7
8	8	9	10	11	12	13	14	15	8	8	9	10	11	12	13	14	15
16	16	17	18	19	20	21	22	23	16	16	17	18	19	2027	21	22	23
24	24	25	26	27	28	29	30	31	24	24	25	26	27	28	29	40	8
32	32	33	34	35	36	37	38	39	32	32	33	34	35	36	37	38	39
40	40	41	42	43	44	45	46	47	40	40	41	42	43	44	45	46	47
48	48	49	50	51	52	53	54	55	48	48	49	50	51	52	53	54	63
56	56	57	58	59	60	61	62	63	56	56	57	58	59	60	61	62	63
64	64	65	66	67	68	69	70	71	64	64	65	66	67	68	69	70	71
72	72	73	74	75	76	77	78	79	72	72	73	74	75	76	77	78	79
80	80	81	82	83	84	85	86	87	80	80	81	82	83	84	85	86	87
88	88	89	90	91	92	93	94	95	88	88	89	90	91	92	93	94	95
96	96	97	98	99	100	101	102	103	96	96	97	98	99	100	101	102	103
104	104	105	106	107	108	109	110	111	104	104	105	106	107	108	109	110	111
112	112	113	114	115	116	117	118	119	112	112	113	114	115	116	117	118	119
120	120	121	122	123	124	125	126	127	120	120	121	122	123	124	125	126	127
128	128	129	130	131	132	133	134	135	128	128	129	130	131	132	133	134	135
136	136	137	138	139	140	141	142	143	136	136	137	138	139	140	141	142	143
144	144	145	146	147	148	149	150	151	144	144	145	146	147	148	149	150	151
152	152	153	154	155	156	157	158	159	152	152	153	154	155	156	157	158	159
160	160	161	162	163	164	165	166	167	160	160	161	162	163	164	165	166	167
168	168	169	170	171	172	173	174	175	168	168	169	170	171	172	173	174	175
176	176	177	178	179	180	181	182	183	176	176	177	178	179	180	181	182	183
184	184	185	186	187	188	189	190	191	184	184	185	186	187	188	189	190	191
192	192	193	194	195	196	197	198	199	192	192	193	194	195	196	197	198	199
200	200	201	202	203	204	205	206	207	200	200	201	202	203	204	205	206	207

Рисунок 3.2 – Дампы памяти ОЗУ: а – до моделирования; б – после моделирования

На следующих рисунках изображены фрагменты общей временной диаграммы, отражающие выполнение команд микропрограммы.




Рисунок 3.3 — Общее моделирование: команды mov reg0 adr1, mov reg1 adr8, mov reg2 adr9, mov reg3 adr10, mov reg4 adr11, mov reg5 adr12, mov reg6 adr13, mov reg7 adr14, mov reg8 adr15, mov reg9 adr32, mov reg10 adr33, mov reg11 adr34




Рисунок 3.4 – Общее моделирование: команды mov adr 31 reg1, push reg8, pop reg9, jmp 256




Рисунок 3.5 – Общее моделирование: команды not reg5, addc reg6 reg10, or reg11 reg1, sra reg9 reg0




Рисунок 3.6 – Общее моделирование: команды mov reg4 reg5, hlt

ЗАКЛЮЧЕНИЕ

В данном курсовом проекте была разработана микро-ЭВМ с гарвардской предполагает наличие раздельного архитектурой, которая адресного пространства для команд и данных. Блок памяти содержит модули ПЗУ и ОЗУ размером по 2048 байт. Также разработанное устройство содержит 12 одиннадцатиразрядных регистров общего назначения. В качестве отдельных блоков в устройстве расположены стек, состоящий из 12 регистров, с направлением арифметико-логическое роста вниз И устройство. Разработанное АЛУ позволяет выполнять 4 команды: ADDC, NOT, OR, SRA.

Было проведено функциональное моделирование отдельных блоков, а также всей системы с помощью разработанной для этого микропрограммы, содержащей все реализованные команды. Результаты моделирования свидетельствуют о том, что все команды выполняются верно.

Разработанная система может быть расширена путем добавления конвейера, кэша, предсказателя переходов и контроллера прямого доступа к памяти (КПДП).

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- [1] У. Столлингс, Структурная организация и архитектура компьютерных систем/ У. Столлингс. 5-е изд. М.: "Вильямс ", 2001. Пер. с англ. 892 с.
- [2] Р. Грушвицкий, Проектирование систем на микросхемах программируемой логики / Р. Грушвицкий. Спб.: "Питер", 2002. 608 с.
- [3] Самаль Д.И Структурная и функциональная организация ЭВМ. БГУиР, кафедра ЭВМ, 2013.
- [4] Зотов_В.Ю. Проектирование Встраиваемых Микропроцессорных Систем На Основе ПЛИС Фирмы XILINX, 2006.
- [5] Архитектура вычислительных машин [Электронный ресурс] Режим доступа: https://prog-cpp.ru/comp-architecture/.
- [6] И.И. Глецевич, В.А. Прытков, А.В. Отвагин Методические указания по дипломному проектированию для студентов специальности 40 02 01 «Вычислительные машины, системы и сети» всех форм обучения, Минск, 2009, 99 с.

ПРИЛОЖЕНИЕ А

(обязательное)

Структурная схема

приложение Б

(обязательное)

Схема блока памяти ПЗУ

приложение в

(обязательное)

Схема блока памяти ОЗУ

приложение г

(обязательное)

Схема блока стека

ПРИЛОЖЕНИЕ Д (обязательное)

Схема блока регистров общего назначения

приложение е

(обязательное)

Схема блока арифметико-логического устройства

приложение ж

(обязательное)

Схема блока устройства управления

приложение и

(обязательное)

Общая схема разработанной микро-ЭВМ

приложение к

(обязательное)

Ведомость документов