


FINAL LAB

שחר גולומבק 315099614

לירון עדי 322528787

28/8/2025



GENERAL: עם הערות: [oa1]

כללי

במעבדת הסיום התבקשנו ליצור מערכת MCU מבוססת מעבד MIPS, אנחנו בחרנו לממש אותה בארכיטקטורת Single-Cycle, כלומר כל פקודה מסתיימת במחזור שעון אחד. המערכת מורכבת מרכיב GPIO, Basic timer, מסנן FIR בעל FIFO ובקר פסיקות.

GPIO - אחראי על הקלט-פלט המורכב ממתגים, נורות LED ותצוגת 7 HEX.

Basic timer - יוצר פולסים קבועים, נותן פסיקות בקצב קבוע מראש ומפיק אות PWM.


מסנן FIR - מאיץ חישובים של סינון אותות בשימוש בFIFO וכך מוריד עומס מהמעבד.

בקר פסיקות- מנהל את הפסיקות במערכת, כלומר כל פסיקה עוברת דרכו והוא מנהל את רשימת הדחיפות של פסיקות המערכת.


כל חלקי המערכת מוזנים משלושה קווים: Address, Data, Control. קיים גם רכיב כתוב מראש, PLL, אשר אחראי להפיק את שעוני המערכת- הראשי והמשני לטובת FIR.

GPU: עם הערות: [oa2]

סקימת המערכת:



:RTL



PORT TABLE

```

COMPONENT top IS
generic(
    MODELSIM : integer           := G_MODELSIM
);
PORT(
    reset,CLK_50Mhz           : IN    STD_LOGIC;
    SW                         : IN    STD_LOGIC_VECTOR(7 DOWNTO 0);
    Key1,Key2,Key3             : IN    STD_LOGIC;
    Leds                       : OUT   STD_LOGIC_VECTOR(7 DOWNTO 0 );
    Hex0,Hex1,Hex2,Hex3,Hex4,Hex5 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0 );
    PWM_out                   : OUT   STD_LOGIC
);

```

LOGICAL USAGE

Compilation Hierarchy Node	ALMs needed [A-B+C] s used in final .pld	ALMs recoverable by gate of ALMs used for mem combinational ALU	Logic Re	I/O Registers	Block Memory Bits	M10Ks	DSP Blocks	Pins
top	2790.5 (3.3)	3664.0 (3.8)	904.5 (0.5)	31.0 (0.0)	0.0 (0.0)	3537 (8)	3983 (0)	0 (0)
GPIF0_GPIO_portmap	82.0 (13.5)	106.9 (19.7)	25.1 (6.2)	0.2 (0.0)	0.0 (0.0)	166 (12)	32 (32)	0 (0)
[BidiPinPort_sw]	54.0 (54.0)	69.9 (69.9)	16.1 (16.1)	0.2 (0.2)	0.0 (0.0)	112 (112)	0 (0)	0 (0)
[DecoderDecoder_hex0]	2.3 (2.3)	3.3 (3.3)	1.0 (1.0)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)
[DecoderDecoder_hex1]	2.5 (2.5)	2.5 (2.5)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)
[DecoderDecoder_hex2]	2.5 (2.5)	2.7 (2.7)	0.2 (0.2)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)
[DecoderDecoder_hex3]	2.3 (2.3)	2.3 (2.3)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)
[DecoderDecoder_hex4]	2.5 (2.5)	3.5 (3.5)	1.0 (1.0)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)
[DecoderDecoder_hex5]	2.3 (2.3)	3.0 (3.0)	0.7 (0.7)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)


RESOURCE:

	Resource	Usage	%
1	Logic utilization (ALMs needed / total ALMs on device)	2,791 / 41,910	7 %
2	ALMs needed [=A-B+C]	2,791	
3			
4	Difficulty packing design	Low	
5			
6	Total LABs: partially or completely used	531 / 4,191	13 %
7			
8	Combinational ALUT usage for logic	3,537	
1	-- 7 input functions	655	
2	-- 6 input functions	1,225	
3	-- 5 input functions	403	
4	-- 4 input functions	397	
5	-- <=3 input functions	857	
9	Combinational ALUT usage for route-throughs	1,116	
10			
11	Dedicated logic registers	3,983	
12			
13	Virtual pins	0	
14	I/O pins	64 / 499	13 %
15			
16	Hard processor system peripheral utilization		
17			
18	M10K blocks	81 / 553	15 %
19	Total MLAB memory bits	0	
20	Total block memory bits	639,168 / 5,662,720	11 %
21	Total block memory implementation bits	829,440 / 5,662,720	15 %
22			
23	Total DSP Blocks	9 / 112	8 %


FMAX:

	Fmax	Restricted Fmax	Clock Name
1	24.21 MHz	24.21 MHz	\G0:MCLK\altpll_component\auto_generated\generic_pll1~PLL_OUTPUT_COUNTER\divclk

CRITICAL PATH:



כמצופה, הנתביב הקריטי עובד דרך FIR עם תדר מקסימלי של המערכת 24.21 מגה הרץ.




MIPS עם הערות: [oa3]



SINGLE-CYCLE:

מבוסס על מעבדה 5,

להלן סכימת הבלוקים של המערכת:



RTL:



LOGICAL USAGE:

▼ MIPS_Mips_portmap	1654.4 (15.2)	1857.7 (17.7)	234.1 (2.7)	30.7 (0.2)	0.0 (0.0)	2033 (25)	1157 (3)	0 (0)	16384	4	1	0	0
▼ ExecuteEXE	606.4 (245.9)	616.7 (246.6)	19.0 (7.6)	8.7 (7.1)	0.0 (0.0)	868 (359)	0 (0)	0 (0)	0	0	1	0	0
Shifter_do_shift	360.4 (360.4)	370.1 (370.1)	11.2 (11.2)	1.6 (1.6)	0.0 (0.0)	509 (509)	0 (0)	0 (0)	0	0	0	0	0
ldcodeID	771.5 (771.5)	949.2 (949.2)	198.2 (198.2)	20.5 (20.5)	0.0 (0.0)	736 (736)	992 (992)	0 (0)	0	0	0	0	0
▼ lfetchIFE	154.0 (56.5)	155.6 (57.1)	2.7 (1.8)	1.2 (1.2)	0.0 (0.0)	239 (91)	88 (9)	0 (0)	8192	2	0	0	0
▼ altsyncram:inst_memory	97.5 (0.0)	98.5 (0.0)	1.0 (0.0)	0.0 (0.0)	0.0 (0.0)	148 (0)	79 (0)	0 (0)	8192	2	0	0	0
▼ altsyncram_aba4:auto_generated	97.5 (0.0)	98.5 (0.0)	1.0 (0.0)	0.0 (0.0)	0.0 (0.0)	148 (0)	79 (0)	0 (0)	8192	2	0	0	0
altsyncram_j183:altsyncram1	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0 (0)	0 (0)	0 (0)	8192	2	0	0	0
▼ sld_mod_ram_rom:mgl_prim2	97.5 (87.3)	98.5 (88.3)	1.0 (1.0)	0.0 (0.0)	0.0 (0.0)	148 (131)	79 (70)	0 (0)	0	0	0	0	0
sld_rom_sr{r_n:info_rom_sr}	10.2 (10.2)	10.2 (10.2)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	17 (17)	9 (9)	0 (0)	0	0	0	0	0
controlCTL	8.8 (8.8)	10.7 (10.7)	1.8 (1.8)	0.0 (0.0)	0.0 (0.0)	15 (15)	0 (0)	0 (0)	0	0	0	0	0

PORT TABLE

```



//
PORT(
    rst_i          :IN STD_LOGIC;
    clk_i          :IN STD_LOGIC;
    INTR           :IN STD_LOGIC;
    -- Output important signals to pins for easy display in SignalTap
    INTA           :OUT STD_LOGIC;
    GIE_o          :OUT STD_LOGIC;
    pc_o           :OUT STD_LOGIC_VECTOR(PC_WIDTH-1 DOWNTO 0);
    ADDRESS_BUS    :OUT STD_LOGIC_VECTOR(DATA_BUS_WIDTH-1 DOWNTO 0);
    DATA_BUS      :INOUT STD_LOGIC_VECTOR(DATA_BUS_WIDTH-1 DOWNTO 0);
    instruction_top_o :OUT STD_LOGIC_VECTOR(DATA_BUS_WIDTH-1 DOWNTO 0);
    Zero_o         :OUT STD_LOGIC;
    MemWrite_ctrl_o :OUT STD_LOGIC;
    mclk_cnt_o     :OUT STD_LOGIC_VECTOR(CLK_CNT_WIDTH-1 DOWNTO 0);
    mem_read_o     :OUT STD_LOGIC;
    inst_cnt_o     :OUT STD_LOGIC_VECTOR(INST_CNT_WIDTH-1 DOWNTO 0)
);


```

GPIO:

זוהי יחידה הממפה גישות לגשת לו / O , מבטיחה כי כל יחידות הקלט או הפלט יגיבו רק לכתובת המוגדרת לה וכך מבקרת את כל ההתקנים המחוברים למערכת.

בתוך חידת הGPIO הכללית יש את היחידת GPIO האחראית על קריאת SW ונתיבה לLED ולתצוגת הHEX. להלן:

סכימת בלוקים:**:RTL**



LOGIC USAGE:

Compilation Hierarchy Node		uLMs needed [A+B+C]	s used in final pL	ALMs recoverable by ate of ALMs un/ ts used for mem	combinational ALU	ted Logic Re	I/O Registers	lock Memory Bit	M10Ks	DSP Blocks	Pins			
* [top]		2790.5 (3.3)	3664.0 (3.8)	904.5 (0.5)	31.0 (0.0)	0.0 (0.0)	3537 (8)	3983 (0)	0 (0)	639168	81	9	64	0
* [GPIO_GPIO_portmap]		82.0 (15.5)	108.9 (19.7)	25.1 (8.2)	0.2 (0.0)	0.0 (0.0)	166 (12)	32 (32)	0 (0)	0	0	0	0	0
[BidiPinPort_Sig]		54.0 (54.0)	69.9 (69.9)	16.1 (16.1)	0.2 (0.2)	0.0 (0.0)	112 (112)	0 (0)	0 (0)	0	0	0	0	0
[DecoderDecoder_Hex0]		2.3 (2.3)	3.3 (3.3)	1.0 (1.0)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)	0	0	0	0	0
[DecoderDecoder_Hex1]		2.5 (2.5)	2.5 (2.5)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)	0	0	0	0	0
[DecoderDecoder_Hex2]		2.5 (2.5)	2.7 (2.7)	0.2 (0.2)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)	0	0	0	0	0
[DecoderDecoder_Hex3]		2.3 (2.3)	2.3 (2.3)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)	0	0	0	0	0
[DecoderDecoder_Hex4]		2.5 (2.5)	3.5 (3.5)	1.0 (1.0)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)	0	0	0	0	0
[DecoderDecoder_Hex5]		2.3 (2.3)	3.0 (3.0)	0.7 (0.7)	0.0 (0.0)	0.0 (0.0)	7 (7)	0 (0)	0 (0)	0	0	0	0	0
* [MIPS_Mips_portmap]		1664.4 (16.2)	1897.7 (17.7)	234.1 (2.7)	30.7 (0.2)	0.0 (0.0)	2093 (25)	1157 (0)	0 (0)	16384	4	1	0	0


PORT TABLE:

PORT(	clock,reset	:	IN	STD_LOGIC;
	memRead, memWrite	:	IN	STD_LOGIC;
	Address_in	:	IN	STD_LOGIC_VECTOR(15 DOWNTO 0);
	SW	:	IN	STD_LOGIC_VECTOR(7 DOWNTO 0);
	Data	:	INOUT	STD_LOGIC_VECTOR(31 DOWNTO 0);
	Leds	:	OUT	STD_LOGIC_VECTOR(7 DOWNTO 0);
	Hex0,Hex1,Hex2,Hex3,Hex4,Hex5	:	OUT	STD_LOGIC_VECTOR(6 DOWNTO 0);
				);


INTERRUPT CONTROLLER


זהו רכיב המרכז את בקשות הפסיקות (הפרעות) מכל היחידות הפריפריאליות. לאחר העלאת דגל פסיקה, הרכיב מאגד ומסנכרן לפי הגדרה מראש על דחיפות הפסיקות ומבצע אותן לפיהן. תוך ביצוע הפסיקה הרכיב שולחת הודעת Acknowledge אשר מעדכנת "הכרה" וטיפול בפסיקה. הודעה זו מאפסת את הדגל הרלוונטי.

סכימת בלוקים:



:RTL





LOGIC USAGE:

* [Interrupt_Controller]IC_ports	46.3 (46.3)	55.2 (52.7)	8.8 (6.3)	0.0 (0.0)	0.0 (0.0)	78 (73)	18 (13)	0 (0)	0	0	0	0
[D_latch]LATCH_w2_latch_ports	0.0 (0.0)	0.7 (0.7)	0.7 (0.7)	0.0 (0.0)	0.0 (0.0)	1 (1)	1 (1)	0 (0)	0	0	0	0
[D_latch]LATCH_w3_latch_ports	0.0 (0.0)	0.5 (0.5)	0.5 (0.5)	0.0 (0.0)	0.0 (0.0)	1 (1)	1 (1)	0 (0)	0	0	0	0
[D_latch]LATCH_w4_latch_ports	0.0 (0.0)	0.3 (0.3)	0.3 (0.3)	0.0 (0.0)	0.0 (0.0)	1 (1)	1 (1)	0 (0)	0	0	0	0
[D_latch]LATCH_w5_latch_ports	0.0 (0.0)	0.5 (0.5)	0.5 (0.5)	0.0 (0.0)	0.0 (0.0)	1 (1)	1 (1)	0 (0)	0	0	0	0
[D_latch]LATCH_w6_latch_ports	0.0 (0.0)	0.5 (0.5)	0.5 (0.5)	0.0 (0.0)	0.0 (0.0)	1 (1)	1 (1)	0 (0)	0	0	0	0
* [Total_Resources]total	107.6 (95.3)	115.6 (95.3)	7.6 (5.0)	0.0 (0.0)	0.0 (0.0)	176 (161)	19 (13)	0 (0)	0	0	0	0

PORT TABLE:



```

GENERIC ( n : INTEGER := 32);
PORT
( MCLK_i                               :IN STD_LOGIC;
  INTA                                 :IN STD_LOGIC;
  GIE                                  :IN STD_LOGIC;
  irq                                  :IN STD_LOGIC_VECTOR (6 DOWNTO 0);
  RST                                  :IN STD_LOGIC;
  mem_Write,mem_Read                  :IN STD_LOGIC;
  CS                                   :IN STD_LOGIC;
  FIROUT, FIFOEMPTY                   :IN STD_LOGIC;
  DATA_BUS                           :INOUT STD_LOGIC_VECTOR (n-1 DOWNTO 0);
  ADDRESS_BUS                         :IN STD_LOGIC_VECTOR (3 DOWNTO 0);
  INTR                                 :OUT STD_LOGIC
);

```

BASIC TIMER:

מייצר אותות מחזוריים המשמשים מקור לפסיקות, בעזרת מונה שסופר עד להגעה לשני יעדים: 0. TBCCR, 1TBCCR. שני הרגיסטרים האלה מכילים את ערכי היעד של המונה. בכל פעם שהמונה מגיע לאחד מהיעדים האלה, הטיימר מחליף את מצב יציאת ה PWM וגם מייצר פסיקה. כשהמונה מתאפס וחוזר להתחלה, הסבב מתחיל שוב. כלומר, ה BASIC TIMER יוצר לנו מחזור קבוע ומדויק, יוצר פסיקות בקצבים קבועים, ומייצר את PWM.


סכימת בלוקים:**RTL:**

FIR עם הערות: [oa7]


FIR:

מטרת ה FIR היא להוריד מהמעבד עומס חישובי ובעצם לשפר את ביצועי המערכת. בעזרת רכיב סנכרוני, המסנכרן את הקציבים של השעון FIFO לבין שעון המערכת, המודל פועל בעזרת ממשק FIFO להזנה והזרמת נתונים. למודול שני דגלים, מחסנית ריקה FIROUT שבאמצעותם הוא מסמן למעבד מתי התוצאה זמינה או מתי דרושה פעולה נוספת.


סכימת בלוקים:



PORTS:



:RTL



▼ [FIR_FIR_Ports]	107.6 (92.6)	163.0 (143.3)	55.5 (50.8)	0.1 (0.1)	0.0 (0.0)	132 (104)	250 (250)	0 (0)	192	1	8	0
[BidiPinData_tristate_read]	15.0 (15.0)	19.7 (19.7)	4.7 (4.7)	0.0 (0.0)	0.0 (0.0)	28 (28)	0 (0)	0 (0)	0	0	0	0
▼ [altsyncram:mem_rd_0]	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0 (0)	0 (0)	0 (0)	192	1	0	0
[altsyncram_jos1:auto_generated]	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)	0 (0)	0 (0)	0 (0)	192	1	0	0




ביצוע בדיקות באמצעות FPJA , SCOPE, SIGNAL TAP :


test 1:

בדיקת פסיקות בסיסיות באמצעות לחיצה על כפתורים (KEY1,KEY2,KEY3).

כל לחיצה מכניסה את המערכת לתוך ISR השייך לפסיקה ובסימו חוזר למקום ממנו נעצר הקוד. בלחיצה על כפתור אם GIE מאפשר ומצב הכפתור ב enable תשלח בקשה לפסיקה MIPS ל INTR שמבצעת תהליך שמירה של המיקום האחרון ושליפה מהזיכרון של מיקום ISR השייך לפסיקה ובסיום תחזיר INTA ותקפוץ לביצוע שלה.


בבדיקה הזאת כל לחיצה על כפתור תציג את המידע המופיע בSW על צג הHEX ובלדים.
בתמונות המצורפות ניתן לראות את ההשפעה של כל לחיצה על התצוגה: (3 תמונות) signal tap +






Test2:

בבדיקה זאת בוצע שימוש ב basic timer. שמקבל את ההגדרה הראשונית כבר בביצוע של הפקודות הראשונות בתוכנית. בדיקה זאת יוצרת אות PWM.



בכל לחיצה על הכפתורים ניתן לראות שימוש בחלוקה שונה של MCLK:





TEST 2 on modelsim:

מצרפת תמונת WAVE של טסט 2, ניתן לראות את התזמונים באופן מוחשי:

