


# Homework No. 1



Created by Dr. Artur Spivak



# מבוא ל-VLSI ומעגלים משולבים (361-1-3701) עבודה מספר סימולציות בסיסיות, היכרות עם הכלים ובניית מהפך

#### פרמטרים לביצוע תרגילים:

על מנת שניתן יהיה לוודא שכל זוג ביצע את התרגילים בעצמו ובזמן, יעשה שימוש במספר הקבוצה שלכם לקבוע פרמטר. מעתה, נקרא למספר הקבוצה G. נא לציין את מספר הקבוצה בגדול בראש העבודה.

- .Testbench + יש לצרף שרטוטים וסכמות של המעגלים 1.
- 2. יש לצרף סימולציות וגרפים כולל הסבר קצר והגיוני עבור כל גרף. על הגרפים להיות קריאים .2 וברורים.
- 3. איור כהה/לא ברור/מועתק וכו' ייחשב כ-0 עבור השאלה ! יש לשנות את עובי וצבע העקומות בגרפים
- 4. במידה ונעשו סימולציות באמצעות שימוש במחשבון (expression) יש לעשות צילום מסך של ADEXL עם התוצאות ולא רק לכתוב את התוצאה בוורד, כלומר יש להראות את צילום מסך של calculator ובו להציג את הפונקציה . (ראו סעיף 4.5.1 בקובץ הדרכה מס' 1).
- DRC,LVS,PEX, יש לצרף תמונה של כל תא, להראות שעברתם LAYOUT, יש לצרף תמונה של כל תא, להראות שעברתם לכל תא.
  - התוצאות בטבלה בטבלה . . יש להציג תוצאות של סימולציות לאחר פרזיטיקה והשוואה לפני ואחרי. (ריכוז התוצאות בטבלה . . . מתודרת)
    - 7. יש לכתוב באופן מפורש חישובים ונוסחאות במידה ויש חישובים מתמטיים
- 8. יש להסביר כל תוצאה שקיבלתם בצורה מדויקת ככל הניתן ע"י פיתוחים מתמטיים שנלמדו בקורס זה או בקורסים קודמים.
- 9. יש לתעד כל שלב שאתם עושים במהלך העבודה, וזאת על מנת להציג את העבודה בצורה האיכותית ביותר עם רמת הבנה נדרשת
- 10. הדוח לא צריך להיות סתם אוסף של תמונות, אלא עליו להיות נקי, מאורגן ומסודר היטב לפי שלבים בעבודה ומלווה בהסברים מתאימים על מנת להראות שיישמתם ולמדתם מהעבודה.
- 11. כמו כן, הדף הראשון בדוח יהיה נקי ויכלול רק את שם ומספר המטלה, שמות בני הזוג + מס ת"ז, מספר .11 קבוצה ותאריך ההגשה.

#### 1-----



## חלק א' - הכרת ההתקנים

בסעיפים הבאים, עליכם להשתמש בהתקנים עם אורך מינימלי (ערך ה- Default בסעיפים הבאים, אורך מינימלי (ערך ה- W[nm] = 420 + (Gx10): המינימלי) ועם רוחב המחושב על פי הנוסחה הבאה

- 1. בסעיף זה נלמד להפיק את ה- IV Curves של התקנים בסיסיים. ב- PDKישנם מספר סוגי טרנזיסטורים המובדלים ביניהם בעיקר בערך מתח הסף שלהם. בנוסף לכך, ישנם טרנזיסטורים טרנזיסטורים המיועדים למתחים גבוהים (טרנזיסטורי IVO) וטרנזיסטורי אמיועדים למתחים גבוהים (טרנזיסטורי אור) וטרנזיסטורי
- אם עבור טרנזיסטורים מסוימי ם ה- DC Sweeps מציג גרף לא אינפורמטיבי ויש לכם רעיון יותר טוב, אתם מתבקשים להוסיף את הגרף "הנכון" יותר ולהסביר מדוע יש צורך בסריקה של טווח מתחים שונה. רמז: אם זה כתוב, זה לא במקרה.
- pmos\_33, ברו סכמה פשוטה, הכוללת טרנזיסטורי NMOS ו-PMOS מהסוגים הבאים: • mmos 33, pmos 18, nmos 18, nmos native
- עבור GND לS -IB חברו מקורות מתח נפרדים להדקי D -IG של הטרנזיסטורים חברו את GND אבור מקורות מתח נפרדים להדקי VDD עבור NMOS
- העדים למתח xMOS 18טרנזיסטורי, v1.8 של אמתחים של Native NMOS מיועדים למתח
  - .v3.3 וטרנזיסטורי xMOS איועדים למתח v1.8 •
- את ארע והציגו את עם VDD על VDS בין על VDS על DC Sweep הריצו סימולציית הריצו סימולציית על על על על על על על את אחד של טרנזיסטורים. אחד של את הזרמים על שני גרפים אחד של טרנזיסטורים. אחד של טרנזיסטורי PMOS (יש להשתמש בפונקציית אחד של טרנזיסטורי ואחד של טרנזיסטורי
- הריצו סימולציית DC Sweep על VDD בין 0 ל-VDD עם VDD על DC Sweep הריצו את הריצו סימולציית והציגו את הזרמים על שני גרפים − אחד של טרנזיסטורי ועד IDS אור אחד של טרנזיסטורי PMOS.
  - הסבירו את התוצאות. האם הן תואמות למה שציפיתם
- חשבו את מתח הסף VTשל כל טרנזיסטור, הסבירו את שיקוליכם ורכזו את התוצאות בטבלה. Annotate לסעיף זה. VT

#### 2. בסעיף זה, תמדדו את זרמי הזליגה העיקריים של הטרנזיסטורים

על Operating Point מדדו את זרמי הזליגה העיקריים של הטרנזיסטורים. הריצו סימולציית על העיקריים של הטרנזיסטורים. ההתקנים של סעיף א' עם VDS = VDD ועם מתח VDS = VDD ההתקנים של סעיף א' עם VDS = VDD ועם מתח הדפיסו את זרמי הזליגה של הטרנזיסטורים בנקודת העבודה. ניתן לעשות זאת באמצאות המחשבון עם פקודות VDS = VDD -> OP Operation point (Results -> Annotate פרודת העבודה לתוך הסכימה.



מהם סדרי הגודל של זרמי הזליגה? מהו יחס ה- Ion/Ioff של הטרנזיסטורים (בהסתמך על החב סדרי הגודל של זרמי הזליגה? מאו את ה-Subthreshold Slope עבור כל אחד מההתקנים. הסבירו שיקוליכם.

עם VDD אותם את הריצו אך הפעם התקנים, אך אותם התקנים, אך אותם DC Sweep כעת הריצו את הריצו אותם התקנים בתופעת ה-DIBL? הסבירו בקצרה. VGS=0

# חלק ב' – בניית מהפך

#### 1. תכנון סכמתי של מהפך ובדיקתו:

- .Vm=VDD/2 בעו סכמה אופטימלי מנת לקבל מהפך סימולציות על מנת לקבל מהפך ובצעו סימולציות (חבצעו סימולציות א שקיבלתם?
  - וקיבול מוצא בתדר אול וקיבול מוצא של 100fF וקיבול מוצא אול אול מוצא אול וקיבול מוצא אול 100fF ו
- תיעוד של המהפך? יש להכניס לדו"ח תיעוד של TpLH, TpHL המדבו את הדרך את הדרך שבה מדדתם את כל הערכים. בין אם זה באמצעות סיגנל עליו מדדתם או באמצעות המחשבון.
- גדל בצורה משמעותית(10%). מהו גודל הקבל שה- Tpd אנדל בארה את קבל המוצא כך שתבחינו שה- 1.4 שבו ראיתם את השינוי ?
- על התעלה את רוחב (Gx10) -NMOS התעלה של ה- W[nm] = 420 + (Gx10) האם של ה- W[nm] = 420 + (Gx10) של ה- W[nm] האם ההשהיה מסעיף ההשהיה מסעיף ההשהיה של סעיף 1.1 (יש לשמור על אורך תעלה בימלי). האם ההשהיה מסעיף 1.4 קטנה או גדולה. פרטו והסבירו.


#### 2. תכנון LAYOUT של מהפך ובדיקתו:

#### דגשים:





- $\lambda = 0.09$ בעלי עובי של 9 $\lambda$ , באשר Metal בעלי עובי של 1.
  - . גובה כול התא יהיה בדיוק  $100\lambda$ , כולל קווי האספקה.
    - יש להשתמש רק ב-M1.
    - יישור קווי Metal ושאיפה לסימטריות ככל הניתן.



והקפידו להי עזר במדריכי העזר כדי להימנע מעבודה כפולה בסעיפים הבאים!

- (ניתן ל צרף איורים) בהתאם לאיור הנ"ל(ניתן ל צרף איורים). 2.1
  - .1.1 צרו סימבול עבור המהפך משאלה .2.2
    - .2.3 שרטטו עבור התא.




- .Coverage/Density למעט בעיות DRC וודאו שאין בעיות 2.4
- בצעו LVS והכניסו לדוח את הפלט של הבדיקה אשר מאשר התאמה (סמיילי ירוק).
- ודאו שהתא תקין ובצעו סימולציה לא משנה איזו Config. וודאו שהתא תקין ובצעו סימולציה לא משנה איזו 2.6. על מנת לוודא שהוא פעול כהלכה.
- ערכו את הסימולציות אשר ביצעתם בשאלה 1עבור התא עם תוספת הפרזיטיקה, ערכו 2.7. בצעו את הסימולציות אשר ביצעתם PEX. הסבירו את ההבדלים.
- בורה שבו גודל הקבל משמעותית. מהו גדל בצורה שה- Tpd גדל שבו ראיתם .2.8 את שינוי? האם זה הגיוני? הסבירו.
- PEX- איזה קבל מוצא גדול יותר? זה של התא הסכמתי, או של התא שקיבלתם לאחר ה-2.9. הסבירו.

### Buffer חלק ג' − בניית

#### .1. תכנון סכמתי של התא ובדיקתו:

- sizing בלבד עם טרנזיסטורים ע"י טרנזיסטורים בלבד עם 1.1. תכננו 2 סכמאות של התא, כאשר סכמה אחת אחת ממומשת ב- אופטימלי והסכמה השנייה ממומשת באמצעות המהפכים שיצרתם בסעיף הקודם (השתמשו ב-  $\beta$  מחלק ב- 1.1)
  - .1.2 צרו סימבולים ברי הבדלה לכל אחד מהתאים הנ"ל.
- וקיבול מוצא של אד בתדר בזמן מוצא את אל הכניסה את את וקיבול וקיבול ואל ואל 1MHz. הראו הראו 1.30fF
  - .1.4 העריכו מה יהיה ה Tpd -של התאים מבלי להריץ סימולציות. הסבירו שיקוליכם.
- יש להכניס האם אדקת אם לא) מדקתם בהערכתם של התאים. יש להכניס האם Tpd של התאים. האם דדתם לדו"ח תיעוד של הדרך שבה מדדתם את כל הערכים. בין אם זה באמצעות סיגנל עליו מדדתם או באמצעות מחשבון.

#### 2. תכנון LAYOUT של התא ובדיקתו:



#### דגשים:

- עמידה ב-DRC, LVS ודרישות מהתכנון.
- שיתוף דיפוזיות ו-Well ככל הניתן על מנת לקבל Layout מינימלי.
- $\lambda = 0.09$ בעלי עובי של 9 $\lambda$ , כאשר Metal בעלי עובי של 1-2 קווי אספקה ב-1
  - . גובה כול התא יהיה בדיוק  $\lambda$ 100, כולל קווי האספקה.
    - יישור קווי Metal ושאיפה לסימטריות ככל הניתן.



#### ! הקפידו להיעזר במדריכי העזר כדי להימנע מעבודה כפולה בסעיפים הבאים!

- .2.1 שרטטו Layout עבור התאים.
- Coverage/Density למעט בעיות DRC וודאו שאין בעיות .2.2
- נירוק) את התאמה מאשר הבדיקה של הפלט של הפלט את הודל והכניסו LVS בצעו 2.3.
- ודאו שהתאים תקינים ובצעו סימולציה לא משנה איזו config וודאו PEX , בצעו בדיקת 2.4 על מנת לוודא שהם פועלים כהלכה.
- ערכו טבלה, ערכו הפרזיטיקה, ערכו עבור התאים עבור בצעו את הסימולציות אשר ביצעתם בשאלה בשאלה עבור את ביצעתם אשר ביצעתם לפני ואחרי את ההבדלים. PEX הסבירו את ההבדלים.
  - 2.6 מה הם המינוחים המדויקים לשיטות מימוש ה Layout -השונות שביצעתם ב- 2 התאים הללו?
    - 2.7 הסבירו בקצרה את ה Trade-Offs -השונים בין התאי ם שיצרת מ לאור שיטות המימוש.