Министерство образования Республики Беларусь

Учреждение образования БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ

Факультет компьютерных систем и сетей

Кафедра информатики

Дисциплина: Архитектура вычислительных систем

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовой работе на тему:

"Разработка простейшего 256-битного SIMD-АЛУ"

Выполнил: студент группы

953505

Басенко Кирилл

Александрович

Проверил:

Леченко Антон Владимирович

Минск 2021

Введение

Время неумолимо, объем и сложность данных, обрабатываемых современными персональными компьютерами, растут в геометрической прогрессии, предъявляя невероятные требования к микропроцессорам. Между тем, производительность вычислений, которая может быть достигнута за счет увеличения тактовой частоты микропроцессора, приближается к физическим пределам, что делает архитектурные решения более заметными. В связи с этим умные люди создали важную архитектурную - SIMD (одна инструкция для нескольких данных), которая представляет собой набор инструкций, которые могут повысить производительность приложения, позволяя выполнять базовые операции над несколькими элементами данных параллельно с меньшим количеством инструкций.


Single instruction, multiple data

Устройство SIMD обеспечивает неконкурентную параллельность на уровне данных. Такое устройство будет выполнять одну команду для разных данных. Инструкции такого устройства будут обрабатывать входные данные за одну операцию.

К примеру: нам нужно соответственно сложить и чисел с другими и числами. Первое, что приходит в голову -- это сложить соответственные числа:

A0	+	В0	=	res0
A1	+	B1	=	res1
An	+	Bn	=	resn

Инструкция SIMD это выполнит так:



Повторение -- мать учения

"Симулякр — это вовсе не то, что скрывает собой истину, — это истина, скрывающая, что её нет. Симулякр есть истина." -Экклезиаст

В качестве примеров:

Basic-SIMD-Processor-Verilog-Tutorial or zslwyuan

Данный пример представляет собой реализацию SIMD CPU.

Представленные типы данных: упакованные 4-битные числа, упакованные байты, упакованные слова.

На вход в ALU идут два 16-битных оператора и флаги типа данных: Q -- упакованные 4-битные числа, О -- упакованные байты, Н -- упакованные слова. На выходе слово.

Реализованные операции: сложение/вычитание, умножение, правый/левый сдвиг.

Intel's MMX Technology

Данный пример представляет собой расширение архитектуры Intel.

Представленные типы данных: упакованные байты, упакованные слова, упакованные двойные слова, четверное слово.

На вход в инструкции идут два четверных слова, на выходе четверное слово.

Реализованные инструкции: сложение/вычитание, умножение/деление, правый/левый сдвиг, сравнение на больше/меньшее/равенство, etc.

Простейшее 256-битное SIMD-АЛУ

Выполнено на языке Python с использованием модуля nmigen.

Представленные типы данных: упакованные байты, упакованные слова, упакованные двойные слова, упакованные четверные слова.

На вход в АЛУ идут сигналы: два 256-битных операнда, команда, тип данных. На выходе 256-битный результат.

```
class ALU(Elaboratable):

def __init__(self):

super().__init__()

self.op1: Signal = Signal(256, reset=0)

self.op2: Signal = Signal(256, reset=0)

self.data_type: Signal = Signal(DATA_TYPES, reset=0)

self.func: Signal = Signal(ALU_FUNCS, reset=0)

self.res: Signal = Signal(256, reset=0)
```

В зависимости от операции выполняется соответствующая логика.

```
def elaborate(self, platform) -> Module:
    m = Module()
    if platform is None:
       m.d.sync += Signal().eq(1)
    with m.Switch(self.func):
       with m.Case(ALU_FUNCS.ADD, ALU_FUNCS.SUB):
            m.d.comb += list(self.addsub_logic_gen())
        with m.Case(ALU FUNCS.EQ):
            m.d.comb += list(self.equal logic gen())
        with m.Case(ALU_FUNCS.MORE, ALU_FUNCS.LESS):
            m.d.comb += list(self.moreless_logic_gen())
        with m.Case(ALU_FUNCS.SHR, ALU_FUNCS.SHL):
            m.d.comb += list(self.sh_logic_gen())
    return m
def moreless_logic_gen(self) -> Assign: ...
def sh_logic_gen(self) -> Assign: ...
def equal logic gen(self) -> Assign: ...
def addsub logic gen(self) -> Assign:
```

Определены константы для типов данных, команд:

```
CONSTS.py > ...
     from enum import Enum
 3 class ALU FUNCS(Enum):
         NONE = 0
         ADD = 1
         SUB = 2
         MUL = 3
         DIV = 4
        EQ = 5
         MORE = 6
         LESS = 7
         SHL = 8
         SHR = 9
    class DATA_TYPES(Enum):
         pckd_b = 0
         pckd w = 1
         pckd_dw = 2
         pckd_qw = 3
```

Так же созданы тесты для команд АЛУ:

```
ALU_TEST.py > ...
      def alu_test(alu: ALU) -> Assign:
          yield from alu_moreless_test(alu)
          yield from alu_addsub_test(alu)
          yield from alu_equal_test(alu)
          yield from alu_sh_test(alu)
          print(f'{s = } \setminus f = )')
      def main():
          alu = ALU()
          sim = Simulator(alu)
          with sim.write_vcd(open('out.vcd', 'w')):
              sim.add_clock(1e-6)
              sim.add_sync_process(lambda: (yield from alu_test(alu)))
              sim.run()
      if name == ' main ':
         main()
```

Заключение

"_,_,i = i[:] = 'я смотрю кино ', 'про себя, в котором ', [[]]" -Хаски

В результате выполнения курсовой работы:

- Рассмотрены статьи/проекты по текущей теме
- Повторены принципы SIMD архитектуры.
- Создано простейшее 256-битное SIMD-АЛУ на языке Python с использованием стороннего модуля nmigen.
- Проверена работа АЛУ на созданных тестах.

Список используемой литературы

- SIMD: https://en.wikipedia.org/wiki/SIMD6, лекции / теоретические сведения 1й ЛР.
- Pабота c nmigen: https://github.com/RobertBaruch/nmigen-tutorial, https://vivonomicon.com/2020/06/13/lets-write-a-minimal-risc-v-cpu-in-nmigen [Электронный доступ 17.12.2021]

Приложение

Исходный код: https://github.com/Lirosk/256b_SIMD_ALU