

- Unidad de Control
- Contador de Programa
- Pipelines
- RISC y CISC


Profesor: Fabio Bruschetti

Ayudante: Pedro Iriso


Ver 2020

Unidad de control (UDC o CU)

Estructura




- La <u>ALU</u> es la que hace los <u>cálculos y procesa</u>
- La <u>Unidad de Control</u> será la responsable de <u>ejecutar</u> <u>las instrucciones</u>, generar todas las señales eléctricas necesarias para su ejecución tanto dentro como fuera de la CPU
- En un principio, las UDC estaban internamente
 "cableadas"; es decir, se las construía con circuitos discretos fijos para decodificar y ejecutar instrucciones
- Esto tenía como ventaja una <u>alta velocidad</u> de ejecución pero el inconveniente de no poder incorporar nuevas instrucciones al set original; prácticamente había que realizar un nuevo diseño.
- Actualmente no son cableadas, son microprogramadas. Estas unidades poseen una Memoria de Control donde se encuentran almacenados los Microprogramas correspondientes a cada una de las instrucciones que es capaz de ejecutar la CPU.



- La ejecución de dichas microinstrucciones tienen como base la señal de reloj que marca el paso de los acontecimientos
- Los "1" y "0" almacenados en la Memoria de Control se corresponderán con los valores eléctricos que tomarán las señales de control que emita la UDC
- La ventaja de las unidades de control microprograrnadas es que es posible agregar nuevas instrucciones con solo almacenar los microprogramas correspondientes a la Memoria de Control. La Memoria de Control es inaccesible al usuario y es grabada por el fabricante del Microprocesador o por un proceso especial que el fabricante pone a disposición


 Un Microprograma es una secuencia de Microinstrucciones, denominando así al conjunto de señales eléctricas que serán necesarias para dicha ejecución






- De acuerdo a como se ubiquen las microinstrucciones en la memoria de control se tendrán dos tipos de secuenciamiento de las mismas
- Secuenciamiento explicito: Las microinstrucciones no se encuentran ordenadas secuencialmente en la memoria de control, por lo tanto, cada microinstrucción incorpora la dirección de la siguiente instrucción
- Secuenciamiento implícito: Las microinstrucciones se encuentran ordenadas secuencialmente en la memoria física. Se emplea un incrementador, al cual ingresa la dirección de la microinstrucción en curso y de esa manera se accede a la microinstrucción siguiente

Secuenciamiento implícito



Secuenciamiento explícito



- Set de instrucciones
 - Es el conjunto de instrucciones disponible para el programador. Son códigos binarios que tienen una asociación a un lenguaje simbólico denominado assembler (o ensamblador)
 - El lenguaje assembler que se utilice para programar atará la ejecución a un microprocesador determinado
 - Cada instrucción está caracterizada por un código de operación
 - Mover datos desde la CPU a la memoria
 - MOV AX, \rightarrow "B8_h"

- Set de instrucciones
 - El código de operación de una instrucción provee en forma directa o indirecta (a través de un decodificador) el lugar en donde se encuentra de la primera microinstrucción del microprograma a ejecutar
 - Cada instrucción del "set" indica los registros que lee o modifica
 - La longitud de cada instrucción depende del tipo de instrucción
 - Registro/Registro o Registro/Memoria
 - Comparación o Manejo de Bits
 - Salto Condicional o Salto Incondicional
 - Cada instrucción puede demandar más o menos de ciclos de reloj para su ejecución completa

Instrucciones

Formato de instrucciones de longitud variable (VAX)

Operación y nro.	Especificador de la	Dirección 1	L	Especificador de la	Dirección n
de operandos	dirección 1	Dirección 1		dirección n	Dirección n

Formato de instrucciones de longitud fija (DLX, MIPS, PowerPC, HP-PA, SPARC)

Operación Dirección 1	Dirección 2	Dirección 3
-----------------------	-------------	-------------

Formato de instrucciones combinados (IBM 360, IBM 370, Intel 80x86)


Operación	Especificador de la dirección	Dirección		
Operación	Especificador de la dirección 1	Especificador de la dirección 2	Dirección	
Operación	Especificador de la dirección	Dirección 1	Dirección 2	



- Contador de programa (PC = Program Counter)
 - Contiene la dirección de la próxima instrucción a ejecutarse
 - Es parte de la arquitectura del computador (es accesible por el programador)
 - Cuando se inicia la ejecución de un programa nuevo, se carga este registro con la dirección de la primera instrucción del programa en cuestión
 - Dependiendo del tipo de instrucción a ejecutar y de la lógica del programa, el PC se comportará de diferentes maneras




- Funcionamiento habitual
 - El PC se carga con la dirección de la primera instrucción del programa
 - Se lee y se incrementa en 1 para proseguir leyendo la próxima posición de memoria
 - A=1 y B=1
 - Ejemplo
 - MOV AX, 3421_h
 - INC AX
 - · ...



Contador de Programa (PC)


- Salto (Jump)
 - Se ha procesado un salto en la ejecución del programa. Se deberá continuar la ejecución en una posición distinta a la próxima (funcionamiento habitual)
 - Se carga el contador de programa en forma directa
 - Se contínua luego la ejecución en forma habitual
 - A=0 y B=1
 - Ejemplo
 - MOV AX, 3421_h
 - JMP AB97_h
 - ...






Indirecciones

- El objeto requerido no se encuentra ubicado a continuación
- Se resuelve la indirección y se la carga en el buffer de direccionamiento
- La ejecución del programa no se altera → El PC no cambia
- A=X y B=0
- Ejemplo
 - MOV AX, [C70E]
 - INC AX
 - · ...





- Paralelismo Temporal y Espacial
 - Espacial: Existen varias unidades funcionales (simultaneidad)
 - Temporal: Se solapan tiempos.
- Ciclo de ejecución
 - IF = Instruction Fetch
 - ID = Instruction Decode
 - OF = Operand Fetch
 - EX = Instruction Execution







Pipeline


- En la segmentación de instrucciones, cada etapa o segmento de la cadena está especializada en una tarea específica de la "línea de ejecución" y lleva a cabo siempre la misma actividad
- Esta tecnología es propia de procesadores eficientes

Tipos

- Aritméticos
- de Instrucción
- de Procesador
- Uni/Multifuncionales
- Estáticos/Dinámicos
- Escalares/Vectoriales











Pipelines

- Pipelines Generales
 - Tablas de Reservas











Instrucción B $egin{array}{c} S_1 \\ S_2 \\ S_3 \end{array}$

Instrucción A




 $\begin{array}{c} S_1 \\ S_2 \\ S_3 \end{array}$



 S_1 S_2 S_3 Instrucción B

Instrucción C






 $\begin{array}{c} S_1 \\ S_2 \\ S_3 \end{array}$

Instrucción C

Instrucción A

S_1	С				С		С	
S_2		С	C	C				
S_3						С		С




Instrucción B $egin{array}{c} S_1 \\ S_2 \\ S_3 \end{array}$



Instrucción C

Instrucción A

\mathbf{S}_1	С				С		С	
S ₂		C	C	C				
5 ₃						С		С



 $\begin{array}{c} S_1 \\ S_2 \\ S_3 \end{array}$

Instrucción C $egin{array}{c} S_1 \\ S_2 \\ S_3 \end{array}$



Pipelines

t₀ t₁ t₂ t₃ t₄ t₅ t₆ t₇ t₈ t₉

Instrucción A

S_1	Α	С	В	Α	В	С	Α	С		
S_2		Α	С	С	С	В	В	Α	В	
S_3			A	В	A	Α	С	В	С	В




Instrucción B


 S_1 S_2 S_3 Instrucción C


Sin pipelines

	t_0	$t_{\scriptscriptstyle 1}$	t_2	t_3	t_4	t_5	t_6	t_7	t_8	t_9	t ₁₀	t ₁₁	t ₁₂	t ₁₃	t ₁₄	t ₁₅	t ₁₆	t ₁₇	t ₁₈	t ₁₉	t ₂₀	t ₂₁	t ₂₂	t ₂₃
S_1	Α			Α			Α		В		В						C				C		C	
S ₂		Α						Α				В	В		В			C	C	C				
S_3			Α		A	A				В				В		В						C		C

									t_8	t_9
S_1	Α	С	В	Α	В	U	4	U		
S_2		Α	С	С	С	В	В	Α	В	
S_3			Α	В	Α	Α	С	В	С	В








- Pueden aparecer cuando la CPU trata de ejecutar instrucciones en forma simultánea y entre ellas hay dependencia de datos (hazards)
- Hay tres tipos de problemas
 - De datos, de control y de estructura
- Problemas de datos
 - RAW (Read-After-Write)
 - Un dato que es modificado, es leido inmediatamente luego. Como la modificación puede no haber finalizado, la lectura puede ser errónea
 - i1.R2 = R1 + R3
 - i2.R4 = R2 + R3

- Problemas de datos (Cont.)
 - WAR (Write-After-Read)
 - Idem anterior pero cambiando lecturas por modificaciones y viceversa
 - i1.R4 = R1 + R3
 - i2.R3 = R1 + R2
 - WAW (Write-After-Write)
 - Se ejecutan dos instrucciones que escriben el mismo operando. La primera puede terminar luego de la segunda
 - i1.R2 = R1 + R2
 - i2.R2 = R4 x R7

Problemas de control

- Ocurren cuando una instrucción de salto deberá ejecutarse pero no se puede saber si la condición de salto será satisfactoria con lo cual la próxima instrucción a ejecutar no es la que físicamente está a continuación del salto
 - i1.A = B C
 - i2.JMP A = 0 to i.n
 - $i3.D = A \times B$



- Problemas de estructura
 - Ocurren cuando dos instrucciones requieren una misma unidad estructural (por ejemplo la ALU)
 - i1.JMP $A = 0 \leftarrow Requiere la ALU para comparar$
 - i2.CMP A,B ← Requiere la ALU para comparar

- Problemas de datos
 - ¿Cuánto vale R2?
 - i1.R1 = 6
 - i2.R1 = 3
 - i3.R2 = R1 + 7
 - ¿Cómo se soluciona? → Forwarding
 - No se espera a finalizar la i2, se envía el dato directamente a la i3



- Predicción de saltos
 - Se basa en poder determinar si una condición de salto (o bifurcación) en el flujo de instrucciones se ejecutará o no
 - Esto permitirá a la CPU encontrar y ejecutar instrucciones sin tener que esperar que se resuelva la condición de salto
 - Estos predictores se utilizan en arquitecturas con Pipeline, con lo cual evitan que el pipeline de instrucciones se vacíe

- Predictores de saltos Tipos
 - Estáticos
 - No se basan en la dinámica del código, solo de la instrucción aislada.
 Simplemente predicen que el salto no va a ocurrir, con lo cual continúan con la instrucción siguiente. Cuando condición de salto es evaluada, si se da, continua la ejecución el la dirección de salto
 - Otros asumen que los saltos "hacia atrás" ocurrirán, mientras que los saltos "hacia delante" no lo harán. Efectivos para LOOPs

Dinámicos

- Se basa en una larga lista de historia de saltos. Es más preciso.
- Se guardan bits indicando si en el pasado se ejecutó el salto o no
- Se basa en conceptos neurales


Otros


Next line, Bimodal, Local, Global, Combined

- Predictores de saltos
 - Utilización de 2 bits para historia de saltos
 - Si una predicción se cumple, se mantiene la predicción
 - Si una predicción no se cumple por primera vez, lo registra pero mantiene la predicción

Si una predicción no se cumple por segunda vez consecutiva, se


cambia la predicción






Ejemplos de Pipelines

Pipeline Sumador de Punto Flotante en 4 etapas



Ejemplos de Pipelines

Pipeline Vectorial



Arquitecturas RISC y CISC

- RISC (<u>Reduced Instruction Set Computing</u>)
 - Conjunto de instrucciones simples que hacen menos cosas en poco tiempo
 - Arquitectura LOAD-STORE
 - Alpha, ARC, MIPS, PA-RISC, PIC, Power Architecture (que incluye el PowerPC), SuperH, SPARC
 - Basados en el modelo de Harvard
 - Intel Core 2 y AMD K6 tienen unidades de ejecución internas del tipo RISC
- CISC (<u>C</u>omplex <u>I</u>nstruction <u>S</u>et <u>C</u>omputing)
 - Cada instrucción puede requerir ejecutar una o varias instrucciones de bajo nivel (load, calculate y store en una misma instrucción)
 - IBM System/360, PDP-11, VAX, 68000, y familia x86
 - Otorga muy buena productividad en Assembler, Fortran, Algol



Arquitecturas RISC y CISC

Característica	CISC	RISC
Cantidad de instrucciones en lenguaje máquina	Muchas	Pocas
Cantidad de modos de direccionamiento	Muchos	Pocos
Cantidad de formatos de instrucción	Varios	Unico
Cantidad de ciclos de reloj necesarios para ejecutar cada instrucción	Muchas, más de uno	Uno en todas
Instrucciones para acceder a la memoria	Muchas	2, Load y Store
Registros de propósito esécífico	Si	No
Control microprogramado	Si	No


Arquitecturas RISC y CISC

Complete 8086 instruction set

Quick reference:

	CMPSB				MOV		
AAA	CMPSW	JAE	JNBE	JPO	MOVSB	RCR	SCASB
AAD	CWD	JB	JNC	JS	MOVSW	REP	SCASW
AAM	DAA	JBE	JNE	JZ	MUL	REPE	SHL
AAS	DAS	JC	JNG	LAHF	NEG	REPNE	SHR
ADC	DEC	JCXZ	JNGE	LDS	NOP	REPNZ	STC
ADD	DIV	JE	JNL	LEA	NOT	REPZ	STD
AND	HLT	JG	JNLE	LES	OR	RET	STI
CALL	IDIV	JGE	JNO	LODSB	OUT	RETF	STOSB
CBW	IMUL	JL	JNP	LODSW	POP	ROL	STOSW
CLC	IN	JLE	JNS	LOOP	POPA	ROR	SUB
CLD	INC	JMP	JNZ	LOOPE	POPF	SAHF	TEST
CLI	INT	JNA	JO	LOOPNE	PUSH	SAL	XCHG
CMC	INTO	JNAE	JP	LOOPNZ	PUSHA	SAR	XLATB
CMP	IRET	JNB	JPE	LOOPZ	PUSHF	SBB	XOR
	JA				RCL		

Diagrama en Bloques de una CPU



CPU

Diagrama CPU S/360 y S/370







Diagrama PowerPC 620 (64-bits)

Simple Integer Units: XSU0 XSU1

Complex Integer Units: MCFXU

Load-Store Unit: LSU
Floating Point Unit: FPU

Branch Unit: BU



CPU

Diagrama PowerPC G5

