

Informe de Laboratorio

Lab. 3: Interfaces con periféricos

Julián Ramírez, Sharon Valverde, Ian Mata, Anthony Valverde

1. Cuestionario previo

1.1. Investigue sobre la especificación de la interfaz SPI. Preste especial atención de los aspectos necesarios para poder diseñar un controlador maestro de SPI, además de los diferentes modos de SPI

La interfaz SPI por sus siglas en ingles "Serial Peripheral Interface", se utiliza para la comunicación de un microcontrolador y dispositivos externos. Se compone por un maestro y esclavos. El maestro es el que solicita la información de los esclavos y determina a cual esclavo pedir la información. Se compone principalmente por las siguientes señales, según la Fig.6

- **SCLK**: señal de reloj del generador por el maestro mientras solicita la información.
- \overline{CS} : es el "chip select" selecciona cual esclavo solicitar la información. Usualmente cuando esta en bajo, esta solicitando la información.
- **MOSI** Información transmitida del maestro al esclavo
- **MISO** Información transmitida del esclavo al maestro

La ventaja del SPI es que la información transmitida en el MOSI y MISO son sincrónico. Es decir, un dispositivo recibe información y a su vez, transmite información [1].




Figura 1: Diagrama típico de comunicación maestro-esclavo para una interfaz SPI

Existen 4 modos en los que puede operar el SPI, los mismos se describen a continuación[1]:

- **Modo 0**: En este modo el CPOL(clock polarity) = 0 y CPHA(Clock phase) = 0. Modo en el cual el estado del reloj permanece en estado lógico bajo y la información se envía en cada transición de bajo a alto, es decir alto activo.
- **Modo 1**: CPOL = 0 y CPHA = 1. Modo en el cual el estado del reloj permanece en estado lógico bajo y la información se envía en cada transición de alto a bajo, es decir bajo activo.
- **Modo 2**: CPOL = 1 y CPHA = 0. Modo en el cual el estado del reloj permanece en estado lógico alto y la información se envía en cada transición de bajo a alto, es decir alto activo.

- **Modo 3:** CPOL = 1 y CPHA = 1. Modo en el cual el estado del reloj permanece en estado lógico alto y la información se envía en cada transición de alto a bajo, es decir bajo activo.

En el siguiente cuadro se muestra un resumen de los modos en los que puede operar un SPI:

SPI Mode	CPOL	CPHA	Clock Polarity in Idle State	Clock Phase Used to Sample and/or Shift the Data
0	0	0	Logic low	Data sampled on rising edge and shifted out on the falling edge
1	0	1	Logic low	Data sampled on the falling edge and shifted out on the rising edge
2	1	0	Logic high	Data sampled on the rising edge and shifted out on the falling edge
3	1	1	Logic high	Data sampled on the falling edge and shifted out on the rising edge

Figura 2: Modos del SPI[1]

1.2. Investigue sobre qué es una tarjeta SD. Explique brevemente los protocolos de comunicación usados en este tipo de memorias no volátiles. Investigue sobre el proceso de inicialización de tarjetas SD para comunicarse por SPI.

Una tarjeta SD (Tarjeta Digital Segura) es una tarjeta de memoria flash extraíble utilizada para almacenar información digital, como programas y archivos. [2] Este tipo de memoria es clasificada como memorias no volátiles las cuales corresponden a aquellas que no requieren una fuente de alimentación continua para retener los datos o el código del programa de forma persistente a corto o largo plazo. [3]

Las memorias no volátiles poseen ciertos protocolos de comunicación que permiten la interacción de datos entre sí. En el caso del protocolo SD, la línea CMD (Command/Response) es bidireccional, y por ella el sistema anfitrión envía comandos a la tarjeta. Cada comando consta de 48 bits, que incluyen un identificador de 6 bits, hasta 32 bits de argumento, un código CRC de 7 bits

y 3 bits de señalización. El identificador de 6 bits permite seleccionar un total de 64 comandos diferentes. [4]

Al inicializar o conectar una nueva tarjeta al bus, el bus entra en un modo de detección de tarjetas, en el que envía comandos por todas sus líneas CMD y espera respuestas de las tarjetas que tenga conectadas, para inicializarlas. Luego de identificarlas, tanto el anfitrión como la tarjeta pasan a modo de transferencia de datos. Ante solicitudes de transferencia de información los comandos y respuestas se envían a través de la línea CMD, mientras que los datos se transfieren ya sea por la línea DAT0 o por las líneas DAT[0-3], según se esté utilizando el modo estándar de 1 bit o el modo de bus ancho, de 4 bits. [4]

La temporización de todas las transferencias se realiza a través de la línea CLK, que el anfitrión debe controlar, a una frecuencia que puede variar de acuerdo a su necesidad. Inclusive puede detener la señal CLK si lo necesita, para realizar la carga de datos o algún otro proceso. La velocidad del reloj está definida de acuerdo con la configuración definida en el proceso de identificación de tarjetas. [4]

Mientras que para el caso del protocolo SPI, el funcionamiento es similar. Los comandos se envían por la línea SDI a la tarjeta, y esta responde por la línea SDO. Se utiliza el mismo formato de comandos y respuestas del protocolo SD, excepto porque todos los comandos que sean enviados por el anfitrión deben ser respondidos por la tarjeta. Esto incorpora dos nuevos formatos de respuesta, uno de 8 bits y otro de 16 bits. En estos se incluye una forma de comunicar al anfitrión el encuentro de un fallo de lectura, que en el bus SD es detectado por una temporización. Además, se requiere el envío de una señal en la línea SDI, que indica el inicio de una transmisión de datos cuando el anfitrión le envía datos a la tarjeta. Si la tarjeta está ocupada grabando la información o en algún proceso, puede enviar una señal al anfitrión para indicarle que para continuar la transferencia de información debe esperar. [4]

2. Planteamiento

2.1. Ejercicio 1




Figura 3: Diagrama de planteamiento

2.2. Ejercicio 2

Estado actual	send	all_1s	all_os	Estado siguiente
S0	0	0	0	S0
	0	0	1	
	0	1	0	
	0	1	1	
	1	0	0	S1
	1	0	1	S2
	1	1	0	S3
	1	1	1	
S1	0	0	0	S0
	0	0	1	
	0	1	0	
	0	1	1	
	1	0	0	S1
	1	0	1	S2
	1	1	0	S3
	1	1	1	
S2	0	0	0	S0
	0	0	1	
	0	1	0	
	0	1	1	
	1	0	0	S1
	1	0	1	S2
	1	1	0	S3
	1	1	1	
S3	0	0	0	S0
	0	0	1	
	0	1	0	
	0	1	1	
	1	0	0	S1
	1	0	1	S2
	1	1	0	S3
	1	1	1	

Figura 4: Tabla de maquina de estados

S0: Estado inicial
 S1: Espera 1 en el bit Send
 S2: Espera 1 en el bit all_1s
 S3: Espera 1 en el bit all_0s




Figura 5: Diagrama de estados




Figura 6: Diagrama de registro de control

Referencias

- [1] Dhaker, Piyu, *Introduction to SPI Interface*, 2018. dirección: <https://www.analog.com/en/analog-dialogue/articles/introduction-to-spi-interface.html>.
- [2] Huawei, *¿Qué es una tarjeta SD?* s.f. dirección: <https://consumer.huawei.com/co/support/content/es-us00442593/>.
- [3] Rouse, M, *Almacenamiento no volátil o NVS?* 2019. dirección: <https://www.computerweekly.com/es/definicion/Almacenamiento-no-volatil-o-NVS>.
- [4] J. Rivera, *Diseño e implementación de un analizador de bus Secure Digital*. Instituto Tecnológico de Costa Rica, 2006.