第7章 存储系统

- 1. 某计算机中,主存按字节编址, CPU 有 20 根地址引脚、8 根数据引脚,配置有 64KB 的 Cache, Cache 与主存采用直接映射方式,主存块大小为 16B。回答下列问题:
 - (1) 为了实现映射, 主存地址应该如何划分? 各个字段分别为多少位?
 - (2) 每个 Cache 行的标记为多少位?说明理由。
 - (3) 若访存地址分别为 2D058H 和 2D078H, Cache 命中时的标记分别是多少?

答:由题意,主存单元长度为 8 位,主存地址为 20 位,Cache 行号为 log₂(64KB/16B)=12 位,主存块内地址为 log₂(16B/1B)=4 位。

- (1)由于采用直接映射方式,故 Cache 地址由行号(12b)、块内地址(4b)组成,主存地址由区号、区内块号、块内地址(4b)组成,其中区内块号为 12b (与 Cache 行号位数相同),区号为 20-12-4=4 位。
- (2)每个 Cache 行的标记为 4 位。由于直接映射方式时,主存地址中区内块号用于索引,故主存地址中区号用作 Cache 行的标记,地址变换时用来进行比较。
- (3) 主存地址 2D058H=0010 1101 0000 0101 1000B 中,区号为 0010B,区内块号为 1101 0000 0101B,故 Cache 命中时的标记为 0010B;

主存地址 2D078H=0010 1101 0000 0111 1000B 中,区号为 0010B,区内块号为 1101 0000 0111B,故 Cache 命中时的标记为 0010B。

• 直接映射

- ▶把主存分成若干个区,每区与Cache大小相同。区内分<u>块</u>,主存每个区中块的大小和Cache中块的大小相等,主存中每个区中包含的块的个数与 Cache中块的个数相等。
- ▶任意一个主存块只能映射到Cache中唯一指定的块中,即相同块号的位置。
- ▶直接映射的关系可定义为: $j = i \mod G$

√其中, j 是Cache的行/块号, i是主存的块号, G为Cache行数。

· 主存地址划分:区号、区内块号和块内地址。

Cache地址分成:行/块号和块内地址。

▶ 标记选定: 索引=区内块号,标记=主存块号-索引=区号




2. 将题 1 中 Cache 改用 4 路相联映射方式,回答与题 1 相同的问题。

答: 由题意,主存单元长度为 8 位,主存地址为 20 位, Cache 行号为 log₂(64KB/16B)= 12 位,主存块内地址为 log₂(16B/1B)=4 位。

- (1) 由于采用 4 路组相联映射方式,故 Cache 的组内行号为 $\log_2 4 = 2$ 位,组号为 12 2 = 10 位,Cache 地址由组号(10b)、组内行号(2b)、块内地址(4b)组成,主存地址由群号、群内块号、块内地址(4b)组成,其中群内块号为 10b (与 Cache 组号位数相同),群号为 20 10 4 = 6 位。
- (2)每个 Cache 行的标记为 6 位。由于 4 路组相联映射方式时,主存地址中群内块号用于索引,故主存地址中群号用作 Cache 行的标记,地址变换时用来进行比较。
- (3) 主存地址 2D058H=0010 1101 0000 0101 1000B 中, 群号为 0010 11B, 群内块号为 01 0000 0101B, 故 Cache 命中时的标记为 001011B;

主存地址 2D078H=0010 1101 0000 0111 1000B 中,区号为 001011B,群内块号为 01 0000 0111B,故 Cache 命中时的标记为 001011B。





3. 某 2 路组相联 Cache 有 4 个行,采用 LRU 替换算法,主存块大小为 8 个字。假设 Cache 初态为空, CPU 先从地址 0000H 起升序连续访问 48 个字,再从地址 002FH 起降序连续访问 48 个字,每次访问 1 个字,求此时的 Cache 命中率。

答:由题意,CPU升序访问的 48 个字放在[(48+0000H%8)/8]=6 个主存块中(块号为 $0\sim5$);由于 002FH+1-48=0000H,故 CPU 降序访问的 48 个字也放在 $0\#\sim5\#$ 主存块中。

由于是 2 路组相联映射,故 Cache 有 4/2=2 个组(组号为 0 和 1); 主存块号中后 1 位为群内块号,其余为群号(2 位),故 0#、2#、4#主存块映射到 Cache 的 0#组中,群号分别为 0、1、2; 1#、3#、5#主存块映射到 Cache 的 1#组中,群号分别为 0、1、2。

由于 CPU 按连续地址访问主存,故 CPU 访存的块地址流为: 0、1、2、3、4、5、5、4、3、2、1、0,每个块连续访问 8次,每个块第 1 次访问时缺失、其余次命中。

采用 LRU 替换算法时,每个行的 LRU 位为 $\log_2 2 = 1$ 位。Cache 处理 CPU 访问的过程 如下表所示,其中单元格中"/"左边为块号(为*时表示有效位为 0)、右边为 LRU 位的值。

块地址流			0	1	2	3	4	5	5	4	3	2	1	0
行状态	组0	行 0	0/0	0/0	0/1	0/1	4/0	4/0	4/0	4/0	4/0	4/1	4/1	0/0
		行1	*/1	*/1	2/0	2/0	2/1	2/1	2/1	2/1	2/1	2/0	2/0	2/1
	组1	行 2	*/1	1/0	1/0	1/1	1/1	5/0	5/0	5/0	5/1	5/1	1/0	1/0
		行 3	*/1	*/1	*/1	3/0	3/0	3/1	3/1	3/1	3/0	3/0	3/1	3/1
操作 状态	第1次		调入	调入	调入	调入	替换	替换	命中	命中	命中	命中	替换	替换
	第 2~8 次		命中											

CPU 的 48*2=96 次访存中,有 8 次不命中,则 Cache 命中率为(96-8)/96=0.917。

4. 某计算机的存储器按字节编址,主存地址空间为 24 位,配置有 4MB 的主存,主存块大小为 32B, Cache 有 256 个行,采用 4 路组相联映射、LRU 替换算法、写回法写策略,Cache 行的管理信息至少有多少位?


答: 采用 4 路组相联映射时, Cache 组内行号为 $\log_2 4 = 2$ 位, 组号为 $\log_2 256 - 2 = 6$ 位; 主存地址由群号、群内块号、块内地址组成,其中,块内地址为 $\log_2 (32B/1B) = 5$ 位,群内块号为 6 位(与 Cache 组号相同),群号为 24 - 6 - 5 = 13 位。故 Cache 行的标记为 13 位。

采用 LRU 替换算法时,每个 Cache 行的 LRU 位为 log₂4=2 位。

采用写回法写策略时,每个 Cache 行需设置脏位(1位)。

因此,每个 Cache 行的管理信息至少有:有效位(1 位)、标记(13 位)、LRU 位(2 位)及脏位(1 位),共 17 位。

7.2 高速缓冲存储器(Cache)



- ▶ 硬件组织: Cache行中设置修改位(脏位),表示块的改写状态 有效 标记 状态 块数据 行组成: V Tag LRU II
- ▶特点:写命中延迟小(写Cache的延迟),总线占用少(替换时才占用) ※写策略的应用:常采用写回法(命中率高、占用总线少)

5. 假设主存按字节编址,主存地址为 20 位,逻辑地址为 24 位,页式虚拟存储器中,页大小为 8KB,页表最多有多少行?只考虑地址变换的实现,页表项至少有多少位?若 TLB采用 2 路组相联映射,共8个条目,TLB条目至少有多少位?

答:页式虚存中,逻辑地址由虚页号、页内地址组成,物理地址由实页号、页内地址组成,页内地址为 log₂(8KB/1B)=13 位,虚页号为 24-13=11 位,实页号为 20-13=7 位。由于页表按虚页号索引,故页表最多有 2¹¹=2048 行。

只考虑地址变换的实现时,页表项由装入位、实页号等组成,至少需要1+7=8位。

地址变换时用虚页号访问 TLB,TLB 条目由有效位、标记、实页号等组成,实页号类似于 Cache 行的主存块。采用 2 路组相联映射时,TLB 组号为 log₂(8/2)=2 位,组内行号为 1 位;虚页号由群号、群内条目号组成,群内条目号为 2 位(与 TLB 组号相同),则群号为 11-2=9 位,即 TLB 条目的标记为 9 位。因此,TLB 条目至少有 1+9+7=17 位。(TLB 中不需要装入位,因为只会把主存页表中装入位为 1 的页表项放到 TLB 中)

7.3 虚拟存储器


• 虚拟存储器的存储管理

- 2、页式虚拟存储器
 - *存储管理方法:虚存、主存空间按页大小划分成若干个页,

主存空间以页为单位进行分配

*存储管理实现:用页表(行数=程序的页数)来管理

页表的组织—按虚页号进行索引(页表需放在主存中)





*地址变换方法: 计算表项地址、读取表项、拼接地址 ←1次访存



*特点:主 存空间利用率 高(面向硬件), 进程共享与保 护不方便

7.3 虚拟存储器

• 页式虚拟存储器的实现

4、快表的组织

- 一地址变换的优化. —— 同一页数据(如4KB)使用同一表项
- *VM的性能分析:≤主存性能的一半
- ←地址变换≥1次访存
- *VM的组织优化:利用访问局部性,页表采用层次结构组织,
 - 在MMU中设置页表缓冲器 ←地址变换可不访存
- *TLB组成: 页表的高速缓存,又称快表(页表称为慢表)

存储管理方法— 组/全相联映射、LRU算法、写回法策略

TLB条目组织─ 管理信息+页表项信息 ←类似于Cache行

*地址变换过程的改变: 先访问TLB, TLB缺失时才访问页表

