

实验一--常用电子仪器的使用实验报告

姓名： 何豪杰 学号： 3180103502 专业： 计算机科学与技术

课程名称： 数字逻辑设计 同组学生姓名： 于嘉伟 、 孔加孙

实验时间： 2019-09-11 实验地点： 紫金港东 4-509 指导老师： 洪奇军


一、实验目的和要求

- 1.1 认识常用电子器件
- 1.2 学会数字示波器、数字信号发生器（函数信号发生器）、直流稳压电源、万用表等常用电子仪器的使用
- 1.3 掌握用数字示波器来测量脉冲波形及幅度和频率的参数
- 1.4 掌握用数字示波器测量脉冲时序的上升沿和下降沿、延时等参数
- 1.5 掌握万用表测量电压、电阻及二极管的通断的判别

二、实验内容和原理


2.1 实验原理

2.1.1 电路原理



图表一：“直流稳压电源+被测电路”在实验箱中


实验电路如上图所示，通过函数信号发生器生成电信号传入被测电路；再通过数字示波器读取被测电路的电流，以观察电流的大小、频率、波形等信息。



图表二：电路设计实验箱

包含有数字显示屏、两个电位器、显示为红、蓝两色数字的电压表、电源、20 芯 IC 芯


片插口、1K、5.1K、10K 的电阻、二极管等组件。



图表三：电路箱细节之插座

2.1.2 通过色环读取电阻值的原理

认识电阻，用色环来识别阻值的方法如下：




图表四：电阻色环-阻值对照表

如果有四条条纹：第 1,2 条表示有效数的阻值，第 3 条表示倍率，第 4 条表示误差。

如果有五条条纹：第 1,2,3 条表示有效数的阻值，第 4 条表示倍率，第 5 条表示误差。具体数值如上表所示。

2.1.3 示波器操作原理


本实验最主要的内容是学习示波器的操作。其中，示波器面板结构如下



图表五：示波器面板结构

调节垂直控制与水平控制可以调整图形位置与显示大小。按 auto 可以自动调整。

2.1.4 信号发生器面板结构



图表六：YB1638 信号发生器面板结构

其中，1 是电源开关 2 是显示频率值 3 是频率微调 5 是输出波形选择 7 是选择输出频率的范围，
11 是输出幅度大小 13 是输出口可以输出三种类型波形 14 是输出 TTL 逻辑电平

2.2 实验内容

2.2.1 概要

- 常用电子器件认识
- 用示波器测量正弦波信号
- 测量 YB1638 型函数信号发生器输出电压
- 测量实验箱中的直流电源
- 测量二极管的单向导通特性

2.2.2 认识电阻—通过色环识别阻值

认识电阻，用色环来识别阻值，用万用表来测量阻值。

2.2.3 用示波器测量正弦波信号

通过选择频率范围开关和频率调节旋钮使 YB1638 型函数信号发生器发出频率分别约为 100Hz、10KHz 和 100KHz 的正弦波，用示波器测出上述信号的周期和频率，比较是否与刻度值相一致，并将数据记入下表。

	函数发生器输出	示波器读数	灵敏度	实测值		峰峰值
峰峰值	3V~5V	Div	V/Div			V
周期/频率	100Hz	Div	ms/Div	ms		Hz
峰峰值	2V~10V	Div	V/Div			V
周期/频率	10KHz	Div	μs/div	μs		Hz
峰峰值	4V~6V	Div	V/Div			V
周期/频率	100KHz	Div	μs/div	μs		Hz

图表七：实验数据填表

2.2.4 测量 YB1638 信号发生器输出电压

- 让信号发生器输出 1KHz(最好 50hz)、Vp-p: 4V-6V 任意的正弦波信号，将信号发生器的输出接到示波器，用示波器测量幅值
- 用万用表交流档测量信号发生器输出的信号的幅值
- 折算有效值与万用表用交流档读取值有效值进行比较

函数发生器输出频率	示波器读取值		折算有效值	万用表读取值
1KHz	div	V/div	V	V
50hz	div	V/div	V	V
1Mhz(测量值不正确)	div	V/div	V	V

图表八：实验数据填表

- 将信号发生器输出接入万用表，红接正，负接负，万用表在 AC 档，并选用适当量程，通过调节幅度旋钮，使万用表显示 3V 有效值
- 将信号发生器输出接入到示波器中，读取峰峰值

2.2.5 测量试验箱中的直流电源

- 将红表笔插入 V Ω mA 插孔，黑表笔插入 COM 插孔。
- 将功能开关量程置于直流量程，将测试笔连接到待测电路上，红表笔所接端的极性将同时显示在显示器上。
- 用示波器和万用表来测量实验台上的一组直流稳压电源的输出，并记录测量结果。

直流稳压电源输出	示波器读数	灵敏度	示波器折算值	万用表读数
+5V	Div	V/Div	V	V

图表九：实验数据填表

2.2.6 用万用表测二极管的单向导通特性

将表笔插入“COM”插孔，红表插入“V Ω ”插孔，此时红表笔极性为“+”。将万用表功能量程开关置于 ∇ 位置，把红黑表笔分别接到二极管的两极，如果显示屏上显示 0.6 - 0.7 的数字，此时二极管正向导通，显示的数字是 PN 结的电压，红表笔接的极是二极管的正极，黑表笔接的是负极。如果显示屏上显示的数字是“1.”，此时二极管反向截止，红表笔接的是二极管负极，黑表笔接的是正极。

三、主要仪器设备

1. 数字示波器 RIGOL-DS162 1 台
2. 函数发生器 YB1638 1 台
3. 数字万用表 1 只
4. 电路设计实验箱 1 台
5. 常用电子器件 若干

四、操作方法与实验步骤

4.1 认识电阻—通过色环识别阻值

观察开发板上的电阻及其色环颜色，查表读取其阻值，与开发板上标识的值进行比较。

4.2 用示波器测量正弦波信号

将信号发生器的输出信号线与示波器的信号连在一起，地线与地线连在一起。按下 **auto** 键让示波器自动调整。

示波器自动调整完毕后，通过示波器水平与垂直控制旋钮将图像移至合适的位置与大小。使屏幕中恰好显示大约一个周期多点的波形以及占约八成高度的波形高度(振幅)以使读数更加精确；并使波形波谷对上最后后倒数第二条水平网格虚线以方便测量。然后读取一个周期所占的水平格数和波峰、波谷间所差的竖直格数。在屏幕左下角读取灵敏度 XXXV/div ，偏右下方读取水平时间灵敏度。记下这些值，计算出相应的实测值填入表中。

然后调节频率至 **10KHZ**、**100KHZ** 左右，再次调整并读取相应的值记入表中。

- 调节频率方法：观察数码管上显示的频率。调节频率时，先使输出电压接近目标波段区间，再调节频率波段旋钮，最终到达指定区间内后，调节微调旋钮到所需要的频率即可。

4.3 测量 YB1638 信号发生器输出电压

让信号发生器输出 **1KHz**(最好 **50hz**)、**Vp-p: 4V-6V** 任意的正弦波信号，将信号发生器输出接入万用表（红接正，黑接负/地）。万用表调至 **AC** 档，并调节幅度旋钮，使万用表显示 **3V** 有效值，读取数值。

然后将信号发生器输出接入到示波器中，读取峰峰值，并折算成有效值与万用表用交流档读取值有效值进行比较。然后分别调整输出频率到 **50Hz**、**1MHz**，重复实验并记录观察。

- 有效值与峰峰值间的转化：有效值=峰峰值/ $2\sqrt{2}$

4.4 测量试验箱中的直流电源

1. 万能表测量：将功能开关置于直流量程，红表笔接 **Vcc**，黑表笔接 **Gnd**。然后在屏幕上读取取值即可。（若示值为负则表示电流反向）
2. 示波器测量：同样红接 **Vcc**，黑接 **Gnd**。观察显示器读取得格数与灵敏度，记录并计算。

4.5 用万用表测二极管的单向导通特性

将表笔插入“COM”插孔，红表插入“VΩ”插孔，此时红表笔极性为“+”。将万用表功能量程开关置于 ∇ 位置，把红黑表笔分别接到二极管的两极，如果显示屏上显示 0.6 - 0.7 的数字(实际读得数字在 0.6 以下，也是正向导通)，此时二极管正向导通，显示的数字是 PN 结的电压，红表笔接的极是二极管的正极，黑表笔接的是负极。如果显示屏上显示的数字是“1.”，此时二极管反向截止，红表笔接的是二极管负极，黑表笔接的是正极。

五、实验结果与分析

4.1 认识电阻—通过色环识别阻值

如实验箱内标识为 1K 的电阻，其色环为 棕、黑、黑、棕、棕，对应值为 $100 \times 10\% = 1K \pm 1\%$
箱内标识为 5.1K 电阻，其色环为 绿、棕、黑、棕，对应值为 $510 \times 10 = 5100 = 5.1K$.
箱内标志为 10K 的电阻，其色环为 棕、黑、黑、红、棕，对应值为 $100 \times 100\% = 10K \pm 1\%$.


4.2 用示波器测量正弦波信号

图表十：实验数据填表


	函数发生器输出	示波器读数	灵敏度	实测值	
峰峰值	3.82V	7.4 Div	500mv/Div	3.7V	
周期/频率	98Hz	10.2 Div	1.000ms/Div	10.2ms	98.04Hz
峰峰值	3.56V	7.0 Div	500mv/Div	3.5V	
周期/频率	10.04KHz	10.0 Div	10.00μs/Div	100μs	10KHz
峰峰值	5.80V	5.8 Div	1.00V/Div	5.8V	
周期/频率	100.7KHz	10.0 Div	1.000μs/Div	10.0μs	100KHz

前两组数据函数发生器的输出值与实测值有一定的误差，第三组结果则相对较好。


1. 误差应在于两个方面：一是读数者对格子数估读或肉眼观察角度问题形成的误差；二是仪器本身的误差（老化、精度问题等）。
2. 从表格中可以看出随输出频率的提高，测试精度似乎有所上升。但数据组数较小，且没有控制变量，所以实际是否如此还有待验证。



图表十一：实验数据照片—第一组 3.82V



图表十二：实验数据照片—第二组 3.56V



图表十三：实验数据照片—第三组 5.8V

4.3 测量 YB1638 信号发生器输出电压


图表十四：实验数据填表

函数发生器输出频率	示波器读取值		折算有效值	万用表读取值
0.997KHz	5.7div	1.00V/div	2.02V	1.91V
50Hz	5.7div	1.00V/ddiv	2.01V	1.95V
618.7MHz	7.2div	0.5V/div	1.27V	Non


注：有效值=峰峰值/ $2\sqrt{2}$

可以看到，在频率为 618.7MHz 时，万用表已经不能读取到电压值了。而示波器读数也已经不太准确。

误差分析方面其实同上，有读数误差与仪器误差。



图表十五：实验数据照片—第一组




图表十六：实验数据照片—第三组

4.4 测量试验箱中的直流电源


图表十六：试验箱中直流电源的测量

直流稳压电源输出	示波器读数	灵敏度	示波器折算值	万用表读数
+5V	5.0Div	1.00V/Div	5.0V	4.92V

同样也有一些误差，可能主要由于示波器读数误差引起(由于显示出的波形线段较粗，0.04 格的宽度肉眼难以分辨清楚)以及一定的实验误差(可见示波器右上角显示 4.96V 而万用表显示 4.92V，有 0.04V 的差距)。



图表十七：试验箱中直流电源的测量—实验数据图




图表十八：试验箱中直流电源的测量—实验数据图


4.5 用万用表测二极管的单向导通特性

图表十九：二极管的单向导通特性测试

	万用表显示
二极管正向导通	0.589
二极管反向截止	1.



图表二十：二极管的单向导通特性测试—实验数据图(导通)



图表二十一：二极管的单向导通特性测试—实验数据图(截止)

六、讨论、心得

本次实验内容感觉有点琐碎，不过通过一系列实验还是很好地了解了一些数字示波器、函数信号发生器、数字万用表的功能与使用方法。也对实验板有了一定的熟悉。

发现实验过程中波形偶尔会出现一些奇怪的变化，可能是因为线路接触不良。但是高频率下示波器波峰形状异变但波谷不动，也还没搞清楚是什么原因，虽然应该不重要，暂且记下。

实验二--基本开关电路实验报告

姓名： 何豪杰 学号： 3180103502 专业： 计算机科学与技术

课程名称： 数字逻辑设计 同组学生姓名： 于嘉伟 、 孔加孙

实验时间： 2019-09-18 实验地点： 紫金港东 4-509 指导老师： 洪奇军

一、实验目的和要求

- 掌握逻辑开关电路的基本结构
- 掌握二极管导通和截止的概念
- 用二极管、三极管构成简单逻辑门电路
- 掌握最简单的逻辑门电路构成

二、实验内容和原理

2.0 概要

- 用二极管实现正逻辑与门，并测量输入输出电压参数，分析其逻辑功能
- 用二极管实现正逻辑或门，并测量输入输出电压参数，分析其逻辑功能
- 用三极管反向特性实现正逻辑非门，测量输入输出电压参数，分析其逻辑功能
- 采用前面的与门和非门实现与非门，测量输入输出电压参数，分析其逻辑功能
- 三极管极性测量


2.1 常用逻辑电平标准

逻辑电平	V_{CC}/V	V_{OH}/V	V_{OL}/V	V_{IH}/V	V_{IL}/V	说明
TTL	5.0	≥ 2.4	≤ 0.4	≥ 2.0	≤ 0.8	输入脚悬空时默认为高电平
LVTTL	3.3	≥ 2.4	≤ 0.4	≥ 2.0	≤ 0.8	
LVTTL	2.5	≥ 2.0	≤ 0.2	≥ 1.7	≤ 0.7	
CMOS	5.0	≥ 4.45	≤ 0.5	≥ 3.5	≤ 1.5	输入阻抗非常之大
LVC MOS	3.3	≥ 3.2	≤ 0.1	$\geq 2.0V$	≤ 0.7	
LVC MOS	2.5	≥ 2.0	≤ 0.1	≥ 1.7	≤ 0.7	
RS232	$\pm 12\sim 15$	$-3\sim -15$	$3\sim 15$	$-3\sim -15$	$3\sim 15$	负逻辑

图表一：常用逻辑电平标准

TTL: Transistor-Transistor Logic 晶体管-晶体管逻辑（电路）.
LVTTL:Low voltage transistor transistor logic 低电压晶体管晶体管逻辑.
Complementary Metal Oxide Semiconductor 互补金属氧化物半导体.
RS232:异步传输标准接口,个人计算机上会有两组 RS-232 接口，COM1 和 COM2.

2.2 二极管构成“与”门电路




实验电路如左图：

当输入 A,B,C 输入均为高电平时，二极管均截止，输出 F 为高电平。
当 A,B,C 中存在接地时，某二极管导通，输出 F 为低电平。
即，当且仅当 A、B、C 三者都不接地时，才能实现输出 F 为高电平。故， $F=ABC$ ，实现了与门逻辑。

图表二：二极管构成“与”门电路

2.3 二极管构成“或”门电路




图表三：二极管构成“或”门电路

实验电路如左图所示：

当输入 A,B,C 都接地时，输出 F 为低电平；只要 A,B,C 中有接高电平，二极管将导通，输出 F 为高电平。

$$F=A+B+C.$$

2.4 三极管组成“非”门电路



图表四：三极管组成“非”门电路


实验电路如左图所示：

当输入（A 点）接高电平时，三极管 T1 处于饱和状态， $V_{CE} \approx 0.3V$ ，输出 F 为低电平饱和。

反之，当输入（A 点）接低电平时 $I_B = 0$ ，RC 上几乎没有电压降，三极管 T1 处于截止状态，输出 F 电压接近 V_{CC} 为高电平。

$$F=\bar{A}$$

2.5 二极管和三极管组成“与非”门电路




图表五：三极管组成“非”门电路

实验电路如左图所示：

当输入 A,B,C 均接高电平时，F1 为高电平，三极管 T1 进入饱和导通状态，输出 F 为负。其实时候，输出 F 为正。
$$F=\overline{ABC}$$

2.6 三极管极性测量



图表六：PNP 与 NPN 三极管“结构”

先确定三极管极性，当红表笔固定一个点，黑表笔测另外两点，发现均能导通则说明是 NPN 型。反之，黑表笔固定一点，红表笔测另外两点能导通则为 PNP 型。

然后利用万用表 hFE 功能测定 ce 极。将三极管引脚对映插入万用表右上方(b 极插队，ce 随便插)，插对时显示值较大，查错时显示值较小。


三、主要仪器设备

- | | |
|----------------------|-----|
| 1. 数字示波器 RIGOL-DS162 | 1 台 |
| 2. 函数发生器 YB1638 | 1 台 |
| 3. 数字万用表 | 1 只 |

- | | |
|-------------------|-----|
| 4. 电路设计实验箱 | 1 台 |
| 5. 二极管 IN4001 | 3 只 |
| 6. 三极管 9013 | 1 只 |
| 7. 发光二极管 | 1 只 |
| 8. 电阻 | |
| i. 10K Ω | 5 只 |
| ii. 5.1K Ω | 3 只 |
| iii. 1K Ω | 5 只 |

四、操作方法与实验步骤

4.1 二极管构成“与”门电路



在实验箱中使用导线连接成如图所示电路。Vcc 连接 5V 直流电源，并通过 S1, S2 开关控制输入电压是否为高电平。图中显示为红色的电压表测量的是 S1 的输入电压，蓝色电压表测的是 F 处的输出电压。


拨动 S1、S2 开关遍历四种输入状态，观察蓝色电压表的读数并记录；同时记录 S1、S2 处输入的电压值。

图表七：二极管构成“与”门电路—实验连线图

4.2 二极管构成“或”门电路

与“与门”电路接法相似，在与门基础上转置两个二极管两端接口再调整 F 点与 GND 间电阻为实验要求值（10 与 20K）即可（或直接接电压表正极）。然后遍历开关状态并观察记录。

4.3 三极管组成“非”门电路




按左图所示接线，用 S1 开关控制 A 点输入，5V+ 作为电路 Vcc 端。用实验板上左侧电压表读取 A 点输入电压值，右侧电压表读取 F 点输出电压值。

拨动 S1 记录两组数据，然后改变 A 点与三极管间阻值，测量第二组数据。

图表八：三极管构成“非”门电路—实验连线图

4.4 二极管和三极管组成“与非”门电路



图表九：二极管三极管构成“与非”门电路—实验连线图

按左图所示接好电路。与之前的实验一样，Vcc 连接 5V 直流电源，并通过 S1，S2 开关控制输入电压是否为高电平。图中显示为红色的电压表测量的是 S2 的输入电压，蓝色电压表测的是 F 处的输出电压。

拨动 S1、S2 开关遍历四种输入状态，观察蓝色电压表的读数并记录；同时调整左侧电压表接线，记录 S1、S2 处输入的电压值。

4.5 三极管极性测量

1. 将三极管插入到实验板上的相应位置，红表笔固定在 b 端，黑表笔接触 c、e 端。若都可以导通，则说明是 NPN 型三极管。否则改用黑表笔固定在 b 端，红表笔接触 c、e 端，若都能导通则说明是 PNP 型三极管；若还有不能接通的，可能是三极管坏了，换一个。

2. 调整万用表功能表盘至 hEF，按 1 中测试结果将三极管接到万用表右上角表盘的相应位置，（本次实验中用的是 NPN 型三极管，插到右半盘面对应位置）。将 b 极插入到对应点，c、e 极随意。读取表盘上的读数，若该值较大（180 左右）三极管 c,e 极与插座上的 c,e 极对应。若该值较小（20 左右）三极管 c,e 极插反。由此测得三极管极性。


五、实验结果与分析

4.1 二极管构成“与”门电路


图表十：“与”门逻辑值

V_a/V	V_b/V	V_F/V	F 逻辑值
0.0	0.0	0.3	L
4.7	0.0	0.3	L
0.0	4.7	0.4	L
4.7	4.7	4.7	H


从表中可见，当且仅当 a、b 输入均为高电平时，输出 F 才为高电平，与门逻辑正常。而低电平输出不为 0 的原因是二极管的“正向压降”；第二、三行测得的 F 处电压为对应二极管的“正向压降”。




图表十一：“与”门实验图一—输入为 00 时



图表十二：“与”门实验图二—输入为 01 时



图表十三：“与”门实验图三—输入为 10 时



图表十四：“与”门实验图四—输入为 11 时

4.2 二极管构成“或”门电路

图表十五：“或”门逻辑值—输出直接接电压表

V_a/V	V_b/V	V_F/V	F 逻辑值
0.0	0.0	0.0	L
4.6	0.0	4.3	H
0.0	4.6	4.4	H
4.7	4.6	4.4	H

图表十六：“或”门逻辑值—输出接 10K 电阻再接地

V_a/V	V_b/V	V_F/V	F 逻辑值
0.0	0.0	0.0	L
0.0	3.3	2.8	H
3.3	0.0	2.8	H
3.8	3.8	3.4	H

两组实验结果均符合或门逻辑。其中第二组（输出接 10K 电阻）测得电压值明显小于直接接电压表的第一组。这是因为 V_{cc} 与输出点间也接了一个 10K 电阻，串联之下导致分压，而电压表阻值远大于 10K 引起的。

4.3 三极管组成“非”门电路


图表十七：“非”门逻辑值—A、B 间接 5K

V_a/V	V_F/V	F 逻辑值
2.6	0.0	L
0.0	4.8	H

图表十八：“非”门逻辑值—A、B 间接 10K

V_a/V	V_F/V	F 逻辑值
3.3	0.0	L
0.0	4.7	H

这两组数据均符合“非”门逻辑。同样，第二组中测得 V_a 较大是因为 a 点与 GND 间阻值变大导致分压增大引起的。这也说明 S1 接口的内部除电源外也确实串联了一个电阻，依据内部电源电动势为 5V 和两次实验结果估算得其内部阻值约为 5.8K 欧姆(偏高)。



图表十九：“非”门实验图—输入高电平

4.4 二极管和三极管组成“与非”门电路


图表二十：“与非”门逻辑值—Vcc 与 F 端接 5.1K 版

V_a/V	V_b/V	V_F/V	F 逻辑值
0.0	0.0	4.7	H
0.0	4.7	4.4	H
4.7	0.0	4.5	H
4.7	4.7	0.0	L


图表二十一：“与非”门逻辑值—Vcc 与 F 端接 10K 版

V_a/V	V_b/V	V_F/V	F 逻辑值
0.0	0.0	4.5	H
0.0	4.7	3.9	H
4.7	0.0	4.3	H
4.7	4.7	0.0	L


两组实验数据均符合与非门特性。其中，第二组测得输出电压小于第一组，原因通或门实验情况，是第二组 Vcc 与 F 点间电阻增大导致 F 点与 0 电势间分压下降引起的。




图表二十二：“与非”门逻辑值实验图—Vcc 与 F 端接 5.1K 版—输入为 00




图表二十三：“与非”门逻辑值实验图—Vcc 与 F 端接 5.1K 版—输入为 01



图表二十四：“与非”门逻辑值实验图—Vcc 与 F 端接 5.1K 版—输入为 11



图表二十五：“与非”门逻辑值实验图—Vcc 与 F 端接 5.1K 版—输入为 11




图表二十六：“与非”门逻辑值实验图—Vcc 与 F 端接 10K 版—输入为 10

4.5 三极管极性测量

图表二十七：三极管 hEF 值

hEF 值	301
-------	-----

实验测得 hFE 值较大，说明三级管 c,e 极与插座上的 c,e 极对应。而且该值（hEF--三极管的放大倍数）远大于 180，说明该三极管的漏电流较大，性能不稳定；可能是由老化引起的。



图表二十八：实验图数据--三极管 hEF 值

六、讨论、心得

通过本次实验，我亲手尝试了用这些最基本的电路元件搭建基础逻辑电路。对电路及其运作有了更好的了解。同时也熟悉了三极管的基本特性和使用万用表判别其极性的方法，有一定的收获。

实验三--集成逻辑门电路的功能及参数测试

实验报告

姓名： 何豪杰 学号： 3180103502 专业： 计算机科学与技术

课程名称： 数字逻辑设计 同组学生姓名： 孔加孙、于嘉伟

实验时间： 2019-09-25 实验地点： 紫金港东 4-509 指导老师： 洪奇军

一、实验目的和要求

- 熟悉基本逻辑门电路的功能、外部电气特性和逻辑功能的特殊用途
- 熟悉 TTL 与非门和 MOS 或非门的封装及管脚功能
- 掌握主要参数和静态特性的测试方法，加深对各参数意义的理解
- 进一步建立信号传输有时间延时的概念
- 进一步熟悉示波器、函数发生器等仪器的使用

二、实验内容和原理

2.1 实验内容

- 验证集成电路 74LS00 “与非”门的逻辑功能
- 验证集成电路 CD4001 “或非”门的逻辑功能
- 测量集成电路 74LS00 逻辑门的传输延迟时间 t_{pd}
- 测量集成电路 CD4001 逻辑门的传输延迟时间 t_{pd}
- 测量集成电路 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

2.2 实验原理

2.2.1 数字集成电路的基本参数

- | | | |
|--------------------|---------------------|------------------|
| 1.扇出系数 N_o | 2.输出高电平 V_{OH} | 3.输出低电平 V_{OL} |
| 4.电压传输特性 | 5.关门电平 V_{OFF} | 6.开门电平 V_{ON} |
| 7.噪音容限 | 8.平均传输延迟时间 t_{pd} | |
| 9.低电平输入电流 I_{iL} | 10.高电平输入电流 I_{iH} | |
| 11.空载导通功耗 P_{ON} | 12.空载截止功耗 P_{OFF} | |


2.2.2 扇出系数（负载能力） N_o

扇出系数是指某器件能带动的同型号门的数目（在额定输出电压范围内）。它是用来衡量数字逻辑器件输出负载能力的一个参数，表征器件的额定输出能力。

2.2.2 低电平输入电流 I_{il}

低电平输入电流 I_{il} 是用来衡量低电平输入电阻特性的参数；其值为指输入端接地时流过此输入端的电流，故也称为输入短路电流。

测定 74LS00 的低电平输入电流时可采用将一个输入端接地而测量另一个输入端流出的电流的方法。如图所示：




图表一：74LS00 的低电平输入电流的测量

2.2.3 74LS00 与非门扇出系数测量

TTL 的扇出驱动为输出端在额定低电平时，输出端能吸收的电流的值与低电平输入电流的比。其中输出端在额定低电平时输出端能吸收的电流的值，一般在输出端电压达到最大允许值（对于 TTL， $\leq 0.4V$ ）时测量，故而它也被称作最大灌入电流 I_{OLmax} 。

最大灌入电流 I_{OLmax} 的测量方法：将输入端 A,B 悬空（等价于接高电平），调节 W 使电压表读数为 0.4V 时，电流表上读数即是 I_{OLmax} ；也可通过公式 $I_{OLmax} = (V_{CC} - 0.4) / (R + R_W)$ 计算。R 与 R_W 定义如图所示：




图表二：74LS00 与非门最大灌入电流 I_{OLmax} 的测量

2.2.4 输出高电平 V_{OH}

输出高电平 V_{OH} 是指当输出端为高电平（一般大于 2.4V）时的电压，它可衡量输出端高电平负载特性。

74LS00 的 V_{OH} 可采用在输入端接地或低电平时，测量输出端为高电平并输出 400 μA 电流时的输出电平的方法。




图表三：74LS00 V_{OH} 的测量

如图，当 $i=400 \mu A$ ， $V_{OH}=$ 对应输出电平

2.2.5 输出低电平 V_{OL}

输出低电平 V_{OL} 是指当输出端为低电平（一般小于 0.4V）时的输出电压，可衡量输出端低电平负载特性。

74LS00 的 V_{OL} 可采用在输入端接高电平时，测量输出端为低电平并灌入 4mA 电流时的输出电平的方法。




图表四：74LS00 VoL 的测量

如图，当灌入电流 $I=4\text{mA}$ 并满足(1)输入端接高电平(2) 输出端为低电平时，电压表示数即为 V_{oL} 。

2.2.6 电压传输特性

电压传输特性是指输出电压随输入电压的变化而变化的关系特性曲线。它可以充分显示出门输入输出的逻辑特征，可以反应出二值量化及门开关跃迁本质是一个连续的过程。



图表五：74LS00 的电压传输特性曲线

2.2.7 关门电平 V_{OFF}

关门电平 V_{OFF} 指使输出电压刚好达到输出转折至额定电平值时的最高输入低电平电压。74LS00 的 V_{OFF} 是输入电压由零逐渐上升、输出电压逐渐下降，当输出电压刚好降到额定最低高电平 2.4V 时的最高输入低电平电压。

2.2.8 开门电平 V_{ON}

开门电平 V_{ON} 指使输出电压刚好达到输出转折跃迁至另一状态额定电平值时的最低输入高电平电压。测量 74LS00 的 V_{ON} ：当输入电压由 V_{OFF} 继续上升，输出电压急剧下降，输出电压刚好降到额定低电平 0.4V 时的最低输入高电平电压即为 V_{ON} 。

2.2.9 噪音容限（Noise Margin）

噪音容限是指加到正常输入值上，不会在电路的输出产生不可预料变化的最大外部噪音电压。分为低电平电平噪声容限与高电平电平噪声容限。

低电平电平噪声容限： $V_{nL} = V_{OFF} - V_{IL}$ 其中 V_{IL} 为额定输入低电平；

高电平电平噪声容限： $V_{nH} = V_{IH} - V_{ON}$ 其中 V_{IL} 为额定输入低电平；


2.2.10 平均传输延迟时间 t_{pd}

传输时间是一个动态参数，是晶体管 PN 结电容、分布寄生电容、负载电容等充放电引起的输出信号滞后于输入信号的时间。

而平均传输时间 t_{pd} 则为从高电平跃迁到低电平滞后时间 t_{PHL} 与从低电平跃迁到高电平滞后时间 t_{PLH} 的平均值。

为提高精度，实验中采取多个 3 个门串联的环形电路， $t_{pd} = \text{振荡周期}/6$ 。

（可以增加门的数量，但为了达成震荡效果，需保证门数目为奇数）



图表五：环形振荡器测量平均传输延迟时间 t_{pd}

2.2.11 空载导通功耗 P_{ON}

空载导通功耗 P_{ON} 是指输出端为低电平且不接负载时的器件功耗，用于衡量器件输出

导通时的器件功耗。在 74LS00 中是指输入端均接高电平时，输出端为低电平且接负载时的器件功耗。

2.2.12 空载截止功耗 P_{OFF}

空载截止功耗 P_{OFF} 是指输出端为高电平且接负载时的器件功耗，用于衡量器件输出截止时的器件功耗。在 74LS00 中是指输入端均接低电平时，输出端为高电平且接负载时的器件功耗。

三、主要仪器设备

实验设备：

- 数字示波器 RIGOL-DS162 1 台
- 数字万用表 1 只
- 电路设计实验箱 1 台

实验材料：

- 两输入与非门 74LS00 1 片
- 两输入或非门 CD4001 1 片
- 电阻
 - 4.7K Ω 电位器 1 只
 - 100 Ω /1KW 1 只


四、操作方法与实验步骤

4.1 验证 74LS00 “与非” 门逻辑功能

- 1. 将芯片插入实验箱的 IC 插座中，注意芯片的方向
- 2. 按下图连接电路，VCC 接电压 5V，地端接地线
- 3. 高低电平通过 S14/S15/S16/S17 拨位开关产生，
- 4. 以真值表顺序遍历输入 A,B 所有组合，测量 A,B 及输出 F 电压并记入表格。

$V_B(V)$	$V_A(V)$	$V_F(V)$

图表六：验证 74LS00 “与非” 门逻辑功能-实验填表




图表七：74LS00 验证连线图

4.2 验证 CD4001 “或非” 门逻辑功能

- 1. 将芯片插入实验箱的 IC 插座中
- 2. 按下图连接电路，VCC 接直流 5V 电压，地端接地线
- 3. 高低电平通过 S14/S15/S16/S17 拨位开关产生，
- 4. 以真值表顺序遍历输入 A,B 所有组合，测量输入端 A,B 及输出端 F 电压值，记录到表格
- 5. 重复步骤 3~4，测量其他 3 个门的逻辑关系并判断门的好坏

$V_B(V)$	$V_A(V)$	$V_F(V)$


图表八：验证 CD4001 “或非” 门逻辑功能—实验填表



图表九：验证 CD4001 “或非” 门逻辑功能—实验连线图

4.3 测量 74LS00 逻辑门的传输延迟时间 t_{pd}


1. 将芯片插入实验箱的 IC 插座，注意芯片方向
2. 按下图连接电路，VCC 接 5V 电源，地端接地线
3. 将示波器接到振荡器的任何一个输入或输出端
4. 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间 (30-60ns)



图表十：测量 74LS00 逻辑门的传输延迟时间 t_{pd} —实验连线图

4.3 测量 CD4001 逻辑门的传输延迟时间 t_{pd}


1. 将芯片插入实验箱的 IC 插座，注意芯片方向
2. 按图连接电路，VCC 接 5V 电源，地端接地线
3. 将示波器接入到振荡器的输入或输出端
4. 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间(500-1000ns)



图表十一：测量 CD4001 逻辑门的传输延迟时间 t_{pd} —实验连线图

4.5 测量 CD4001 逻辑门的传输特性

1. 将芯片插入实验箱的 IC 插座
2. 按图连接电路
3. 将直流电表分别接入 A 端和与非门的输出 2Y 端
4. 从 b 端往 a 端缓慢调节电位器 W，观察 V_i 、 V_o 两电压表的读数，并记录数据填入表格
5. 根据表格数据画出曲线图，并求 V_{ON} 和 V_{OFF}



图表十二：测量 CD4001 逻辑门的传输特性—实验图


五、实验结果与分析

5.1 验证 74LS00 “与非” 门逻辑功能


图表十三：验证 74LS00 “与非” 门逻辑功能—实验数据记录表

$V_B(V)$	$V_A(V)$	$V_F(V)$
0.0	0.0	4.8
0.0	4.6	4.8
4.6	0.0	4.8
4.6	4.6	0.0


由数据可见，当且仅当输入均为高电平时，输出为低电平，符合“与非”门逻辑。
芯片其余三个“与非”门验证后均运行正常。



图表十四：验证 74LS00 “与非” 门逻辑功能实验图—输入 00



图表十五：验证 74LS00 “与非” 门逻辑功能实验图—输入 10




图表十六：验证 74LS00 “与非” 门逻辑功能实验图—输入 11

5.2 验证 CD4001 “或非” 门逻辑功能


图表十七：验证 74LS00 “与非” 门逻辑功能—实验数据记录表

$V_B(V)$	$V_A(V)$	$V_F(V)$
0.0	0.0	4.8
0.0	4.6	0.0
4.6	0.0	0.0
4.6	4.6	0.0


由数据可见，当且仅当输入均为低电平时，输出为高电平，符合“或非”门逻辑。
芯片其余三个“或非”门验证后均运行正常。



图表十八：验证 CD4001 “或非” 门逻辑功能实验图—输入 00



图表十九：验证 CD4001 “或非” 门逻辑功能实验图—输入 10




图表二十：验证 CD4001 “或非” 门逻辑功能实验图—输入 11

5.3 测量 74LS00 逻辑门的传输延迟时间 t_{pd}


图表二十一：测量 74LS00 逻辑门的传输延迟时间 t_{pd} 实验数据

示波器读数	94.40ns
平均传输延迟 t_{pd}	15.73ns

测得传输延迟时间与预期有一定的偏差，但仍处在可能出现的数据范围内。考虑为仪器问题。



图表二十二：测量 74LS00 逻辑门的传输延迟时间 t_{pd} 实验接线图




图表二十三：测量 74LS00 逻辑门的传输延迟时间 t_{pd} 实验数据图

5.4 测量 CD4001 逻辑门的传输延迟时间 t_{pd}


图表二十四：测量 CD4001 逻辑门的传输延迟时间 t_{pd} 实验数据

示波器读数	318.0ns
平均传输延迟 t_{pd}	53.0ns

测得传输延迟时间与预期有一定的偏差，但仍处在可能出现的数据范围内。考虑为仪器问题。



图表二十五：测量 CD4001 逻辑门的传输延迟时间 t_{pd} 实验接线图




图表二十六：测量 CD4001 逻辑门的传输延迟时间 t_{pd} 实验接线图

5.5 测量 74LS00 传输特性

图表二十七：测量—数据记录表

V_i/V	V_o/V
0.0	4.98
0.2	4.98
0.4	4.98
0.6	4.98
0.8	4.98
1.0	4.97
1.2	4.97
1.4	4.98
1.6	4.98
2.0	4.98
2.2	4.98
2.5	3.20
2.6	3.15
2.8	3.06
3.0	2.98
3.3	2.84
3.4	2.79
3.8	2.54
3.93	2.40
4.0	2.33
4.2	0.05
4.4	0.00
5.0	0.00

依据表格绘制得 74LS00 传输特性曲线如下：




图表二十八：74LS00 传输特性曲线

实验测得


V_{off} 为 3.93 V

V_{on} 在 4.0 ~ 4.2 之间，因曲线突变而无法测得。


实验中发现使用的器材有一些问题，测量时曲线中一共出现了两次突变，一次是在输入为 2.2V~2.5V 范围内，第二次是在 4.0V~4.2V 范围内。本实验体现的传输特性曲线与正常的曲线有较大的不同。




图表二十九：74LS00 传输特性曲线实验数据图一



图表三十：74LS00 传输特性曲线实验数据图二



图表三十：74LS00 传输特性曲线实验数据图三



图表三十一：74LS00 传输特性曲线实验数据图四

六、讨论、心得

本次实验过程中遇到了两个问题。

一是测定 t_{pd} 时发现无论如何调节示波器显示都不正确。开始是有线路接触问题，解决后波形还是不对。后来请老师过来检查了我们的电路，发现是因为我们将 V_{cc} 接到 S1 开关上的原因，S1 内部串联了一个大电阻，导致其输出电压不足。 V_{cc} 还是应该接到正常的 5V 上。

二是测得传输特性曲线十分奇怪，不但有两次突变，而且突变的范围也不正常。并且我们观察到其突变是具有某种惯性的。当 V_i 从 0 往 5V 调时，两次突变所在的范围分别为 2.3V~2.5V、4.0V~4.2V。当 V_i 从 5V 往 0V 调整时，突变范围变为 1.8V~2.0V、3.56V 到 3.8V。但这是我们真实实验所得，电路经老师检查过也没有什么问题；应该是实验器材的故障。

实验四-- EDA 实验平台与实验环境运用

实验报告

姓名： 何豪杰 学号： 3180103502 专业： 计算机科学与技术

课程名称： 数字逻辑设计 同组学生姓名： 孔加孙、于嘉伟

实验时间： 2019-10-09 实验地点：紫金港东 4-509 指导老师： 洪奇军

一、实验目的和要求

- 熟悉 Verilog HDL 语言并能用其建立基本的逻辑部件，在 Xilinx ISE 平台进行输入、编辑、调试、行为与仿真与综合后功能仿真
- 熟悉掌握 SWORD FPGA 开发平台，同时在 ISE 平台上进行时序约束、引脚约束及映射布线后时序仿真
- 运用 Xilinx ISE 具将设计验证后的代码下载到实验板上，并在实验板上验证

二、实验内容和原理

2.1 实验内容

1. 熟悉 ISE 工具软件的运行环境与安装过程
2. 设计简单组合逻辑电路，采用图形输入逻辑功能描述，建立 FPGA 实现数字系统的 Xilinx ISE 设计管理工程，并进行编辑、调试、编译、行为仿真，时序约束、引脚指定（约束）、映射布线后时序仿真及 FPGA 编程代码下载与运行验证
3. 设计简单时序逻辑电路，采用 Verilog 代码输入逻辑功能描述，建立 FPGA 实现数字系统的 ISE 设计管理工程，并进行编辑、调试、编译、行为仿真，时序约束、引脚约束、映射布线后时序仿真及 FPGA 编程代码下载与运行验证

2.2 实验原理

2.2.1 楼道灯设计原理

要求：设计一个电路，包含三个能独立控制同一盏灯亮灭的开关。

解决方案：


分析：

1. 初始状态下，三个开关全灭，只要拨动一个开关即可实现灯的点亮。在任一开关（且仅有一个开关）按下的情况下，灯一定处于点亮状态，所以再按下一个开关，灯灭。所以，仅有一个开关按下 $\Leftrightarrow$ 灯亮；有两个开关按下 $\Leftrightarrow$ 灯灭。
2. 以此类推：奇数个开关按下 $\Leftrightarrow$ 灯亮；偶数个开关按下 $\Leftrightarrow$ 灯灭。所以只需设计一个三输入奇校验电路。

表达式：

$$F = S_1 \overline{S_2} \overline{S_3} + \overline{S_1} S_2 \overline{S_3} + \overline{S_1} \overline{S_2} S_3 + S_1 S_2 S_3$$

电路图：



图表一：楼道灯电路图

2.2.1 延时关闭版楼道灯设计原理

要求：按下关灯按钮后灯延时若干秒关闭。

原理：

可用编写 verilog 代码的方式实现。增加一个计数循环，当按下按钮关灯时开始计数，计数到一定值后关闭灯并关闭计数器即可。电路能实现延迟的依据是器件的传输延迟。

三、主要仪器设备


- | | |
|---------------------|-----|
| 1. 装有 ISE 14.7 的计算机 | 1 台 |
| 2. SWORD 开发板 | 1 套 |

四、操作方法与实验步骤

4.1 楼道灯仿真模拟


1. 新建项目

进入软件后，点击左上角 File 选项卡，然后点击下拉菜单中的第一项----New Project。弹出如下选项框。可以随意输入一个项目名称（Name 栏处），但不要与已有项目重名。Location 与 Working Directory 根据自己电脑的情况设置，但需要记下所在位置（后续步骤需要能找到它）。最下方发 Top-Level source type 选择 HDL。



图表二：新建项目菜单

点击 **Next** 后出现如下选项卡。需要修改 **Family**、**Device**、**Package**、**Speed** 选项为下图所示值（即实验板的配置）。




图表三：新建项目属性

再点击 **Next**，弹出项目信息，确定无误后 **Finish** 即可。

2. 新建 Verilog 代码源文件

在左侧 **Design** 窗口中右键并点击 **New Source** 弹出如下对话框。选择 **Verilog Module** 类型输入文件名然后一直 **Next** 即可。（若没有自动勾选 **Add to Project** 项则需勾选）



图表三：New Source

3. 拷贝 PPT 上的代码至新建文件中（覆盖原有内容）。

如出现语法错误可用考虑手打。因为是编码问题，也可以使用 Notepad 或 Ultraedit 等软件打开文件重新统一编码。

代码内容如下：

```
`timescale 1ns / 1ps
module LampCtrl(
    input wire clk,
    input wire S1,
    input wire S2,
    input wire S3,
    output wire F
);

    parameter C_NUM = 8;
    parameter C_MAX = 8'hFF;

    reg [C_NUM-1:0] count;
    wire [C_NUM-1:0] c_next;

    initial begin //初始化
        count = C_MAX; //计数最大值
    end
    //button pressed
    assign w=S1^S2^S3;

    //lamp logic
    assign F = (count < C_MAX) ? 1'b1 : 1'b0;
    //count<最大值时 F=1;
    // count=最大值 C_MAX 时为 0
    //count logic
    always@(posedge clk)
    begin
        if(w == 1'b1)
            count = 0;
        else if(count < C_MAX)
            count = c_next;
    end
    //next logic
    assign c_next = count + 1'b1;

endmodule
```


代码部分解释：

当按下关灯按钮后，count 会开始计数，直至 count=C_MAX 后才关灯。因为 C_MAX 为 0xFF，即 255，仿真时钟周期为 20ns；故总延时为 255*20ns=5100ns。

4. 然后点击下图右下侧的绿色箭头，检查语法错误等。也可以在界面右下部 Process 窗口中双击 Synthesize – XST 和 Implement Design 运行语法检查与实现。




图表四：代码检查-1



图表五：代码检查-2


Implement Design 中 Map 出现惊叹号是因为我们还没有实现 ucf 引脚的对应，可以先不用管它。

5. 打开 Synthesize 左边的+号，双击 View RTL Schematic。在弹出的对话框中选 OK 即可看到如下界面。



图表六：观察代码生成的电路图-1

双击上图中的器件，缩放后可以看见其更详细的内部结构。




图表七：观察代码生成的电路图-2

最后检查其结构是否符合设计要求。

6. 建立基准测试波形文件。


同上 New Source，建立一个 Verilog Test Fixture 类型的文件。可在 Simulation 视窗中找到新建的文件（我这里是 LAMP_Test.v）。



图表八：找到基准波形测试文件

然后复制代码到文件中。

Design 视窗选中文件后，可在 Process 视窗运行检查（双击 Behavioral Check Syntax）。如有问题，参考此前代码处的说明。



图表九：检查基准波形测试文件

代码如下：

```
`timescale 1ns / 1ps

module LAMP_Test;

    // Inputs
    reg clk;
    reg S1;
    reg S2;
```

```

reg S3;

// Outputs
wire F;

// Instantiate the Unit Under Test (UUT)
LampCtrl uut (
    .clk(clk),
    .S1(S1),
    .S2(S2),
    .S3(S3),
    .F(F)
);

initial begin
    // Initialize Inputs
    clk = 0;
    S1 = 0;S2 = 0;S3 = 0;

    #600 S1 = 1;
    #20 S1 = 0;
    #6000 S2 = 1;
    #20 S2 = 0;
    #6000 S3 = 1;
    #20 S3 = 0;
end


always begin
    #10 clk = 0;
    #10 clk = 1;
end
endmodule

```

7. 在通过语法检查后双击语法检查按钮下面的 **Simulate Behavioral Model** 按钮。
弹出模拟程序软件 Isim。菜单栏中点击  即可放大波形至较合适位置。




图表十：Isim 菜单栏



图表十一：波形图

依据代码，600ns 时 S1 置 1，6620ns 时 S2 才会置 1，12640ns 时 S3 才会置 1。但默认只会显示前 1000ns 的模拟情况。此时可以修改下图文本框中的数值，并在修改完成后按下 Enter 键来显示更多的内容。



图表十二：Smi 配置

8. 修改原第一个 Verilog 模型文件代码将计数从 8 位改为 28 位。

即，

```
parameter C_NUM = 8;
parameter C_MAX = 8'hFF;
```

改为


```
parameter C_NUM = 28;
parameter C_MAX = 28'hFF;
```

9. 同上新建类型为 Implementation Constraints File 的文件，并复制相应配置信息至文件，为端口分配引脚。

```
NET"clk"LOC = AC18 | IOSTANDARD=LVCMS18 ;
NET"S1"LOC = AA10 | IOSTANDARD=LVCMS15;
NET"S2"LOC = AB10 | IOSTANDARD=LVCMS15;
NET"S3"LOC = AA13 | IOSTANDARD=LVCMS15;
NET"F"LOC = AF24 | IOSTANDARD=LVCMS33 ;#D8
```


Implementation 视窗选中原.v 文件，在 Design 视窗中双击 Implement design。完成后再双击 Generate Programming File。生成二进制文件.bit。

10. 紧接上一步，打开下面的 Config Target Device，双击 Manage Configuration Project(iMPACT)。弹出如下窗口。




图表十三：iMPACT-1

11. 打开实验板电源开关（左上角有三个开关，隐藏在数字显示屏右侧下方有一个小开关）。用 **Usb** 连接电脑与实验板。
12. 双击 **Boundary Scan** 按钮。界面变为如下形式：




图表十四：iMPACT-2

如下图右键选择 **Initialize Chain**，系统将自动查找已连接在电脑上的开发平台 **JTAG** 下载链。




图表十五：iMPACT-3

确认没有报错后继续右键，**Add Xilinx Device**，找到项目工作目录下的 **.bit** 文件，双击添加。加入后界面如图所示：



图表十六：iMPACT-4

右键图表，选择 Program。等待完成即可




图表十七：iMPACT-5

13. 最后在实验板上拨动 ucf 文件中绑定的开关，观察输出小灯(AF24)的变化。至此完成实验。

四、实验结果与分析


4.1 模拟实验结果

1. 600ns 处 S1(第三行)置 1，输出 F(第一行)随之置 1（灯点亮）。20ns 后，S1 置 0。




图表十八：模拟实验结果 1

2. 5700ns 处，F 被置 0。离 S1 被置零中间隔了 5080ns。而理论上它应该被在 5100ns 后置 0。这是因为在 S1 置 0 的同时，count 被置零而且同时自增了 1（而非在下一周期才开始自增）。在实际电路中因为种种延迟，未必会如此。




图表十九：拟实验结果 2

3. 以下两图是 S2 被置一的情况：与 S1 相同在灭掉 S1 的第 5080ns 后置 0。




图表二十：模拟实验结果 3




图表二十一：模拟实验结果 4

4. 以下两图是 S3 被置一的情况：与 S1 情况相同。




图表二十二：模拟实验结果 5




图表二十三：模拟实验结果 6

5. 以下两图是额外增加的 S1、S2、S3 均置 1 的情况。其中，开关打开的时间被我增加到了 40ns（40ns 后 S3 置 0）。灯同样是在关闭按钮后的第 5080ns 熄灭。




图表二十四：模拟实验结果 7



图表二十五：模拟实验结果 8

4.2 下载到电路板上的实验结果



图表二十六：实验板实验结果

上图中，我打开了 AA13 (S3) 开关 (如下)，AF14 小灯亮起。并在关闭开关一定时间后熄灭。



图表二十七：实验板实验结果—局部放大图
其它所有情况均已测试无误。

六、讨论、心得

这是我们第一次编写代码拷贝到实验箱上的实验。实验过程中发生了很大不顺利的事情。主要为电脑问题，列举如下：

1. 打不开模拟器。

解决办法：按 ftp 中安装文档的英文部分修改后解决。

2. 能打开模拟器了但生成二进制文件失败。

解决办法：

将安装目录下，

`\Xilinx\14.x\ISE_DS\ISE\gnu\MinGW\5.0.0\nt\libexec\gcc\mingw32\3.4.2\collect2.exe`

文件删除或注释掉。

原因可能是 xilinx 自带的 c 语言库编译器版本过老 (或与系统库版本不符)，将其中这个程序删除后，xilinx 将查找环境变量中的相应程序 (系统原先装的) 进行编译操作。从而解决了版本不兼容问题。

3. 找不到缆线 (连接不上实验板)

--暂未找到解决办法；只能拷贝 bit 文件到实验室电脑上再下载到板上。