

实验 1—常用电子仪器的使用实验报告

姓名: 刘佳琪 学号: 3180105728 专业: 信息安全

课程名称: 逻辑与计算机设计基础实验 同组学生姓名: 李承泽

实验时间: 2019-09-11 实验地点: 紫金港东 4-509 指导老师: 洪奇军

一、实验目的和要求

- 1.1 认识常用电子器件
- 1.2 学会数字示波器、数字信号发生器（函数信号发生器）、直流稳压电源、万用表等常用电子仪器的使用
- 1.3 掌握用数字示波器来测量脉冲波形及幅度和频率的参数
- 1.4 掌握用数字示波器测量脉冲时序的上升沿和下降沿、延时等参数
- 1.5 掌握万用表测量电压、电阻及二极管的通断的判别


二、实验内容和原理

2.1 实验内容


常用电子器件认识
用示波器测量正弦波信号
测量 YB1638 型函数信号发生器输出电压测量
实验箱中的直流电源
测量二极管的单向导通特性

2.2 实验原理


2.2.1 实验箱原理




图表 1 “直流稳压电源+被测电路”在实验箱中




图表2 电路设计实验箱



图表3 电路设计实验箱细节一




图表4 电路设计实验箱细节二



图表5 电路设计实验箱细节三

2.2.2 电阻原理

认识电阻，用色环来识别阻值，用万用表来测量阻值。




图表6 色环与阻值对应图表

如果有四条条纹：第1，2条表示有效数的阻值，第3条表示倍率，第4条表示误差


如果有五条条纹：第1，2，3条表示有效数的阻值，第4条表示倍率，第5条表示误差

2.2.3 示波器原理



图表 7 数字示波器面板结构

2.2.4 YB1638 信号发生器原理



图表 8 YB1638 信号发生器面板结构


- 1 电源开关 2 显示频率值 3 频率微调 5 输出波形选择 7 选择频率的范围
11 输出幅度大小 13 输出口可以输出三种类型的波形 14 输出TTL逻辑电平

2.2.5 数字万用表原理

测量直流信号的电压、电流
测量交流信号的电压、电流
测量电阻的大小
二极管、三极管极性判断



图表9 数字万用表功能



图表10 万用表连接方法

红表笔接 (Vcc) 5V，黑表笔接 (GND) 地，在万用表上读取

2.2.6 用示波器测量正弦波信号

通过选择频率范围开关和频率调节旋钮使YB1638型函数信号发生器发出频率分别为100Hz、10KHz和100KHz的正弦波，用示波器测出上述信号的周期和频率，比较是否与刻度值相一致，并将数据记入下表

	函数发生器输出	示波器读数	灵敏度	实测值 峰峰值	
峰峰值	3V~5V	Div	V/Div	V	
周期/频率	100Hz	Div	ms/Div	ms	Hz
峰峰值	2V~10V	Div	V/Div	V	
周期/频率	10KHz	Div	μs/div	μs	Hz
峰峰值	4V~6V	Div	V/Div	V	
周期/频率	100KHz	Div	μs/div	μs	Hz

图表11 用示波器测量正弦波信号频率实验数据记录表

2.2.7 测量YB1638信号发生器输出电压

- 让信号发生器输出1KHz、 V_{p-p} :4V~6V任意的正弦波信号，将信号发生器的输出接到示波器，用示波器测量幅值
- 用万用表交流档测量信号发生器输出的信号的幅值
- 折算有效值与万用表用交流档读取值有效值进行比较

函数发生器输出频率	示波器读取值		折算有效值	万用表读取值
1KHz	div	V/div	V	V
50hz	div	V/div	V	V
1Mhz(测量值不正确)	div	V/div	V	V

图表12 实验数据填表

- 将信号发生器输出接入万用表，红接正，负接负，万用表在AC档，并选用适当量程，通过调节幅度旋钮，使万用表显示3V有效值
- 将信号发生器输出接入到示波器中，读取峰峰值
有效值 = $V_{p-p} / 2\sqrt{2}$

2.2.8 测量试验箱中的直流电源

- 将红表笔插入V Ω mA插孔，黑表笔插入COM插孔。
- 将功能开关量程置于直流量程，将测试笔连接到待测电路上，红表笔所接端的极性将同时显示在显示器上。
- 用示波器和万用表来测量实验台上的一组直流稳压电源的输出，并记录测量结果。

直流稳压电源输出	示波器读数	灵敏度	示波器折算值	万用表读数
+5V	Div	V/Div	V	V

图表13 实验数据填表

2.2.9 用万用表测二极管的单向导通特性

□ 将表笔插入“COM”插孔，红表插入“VΩ”插孔，此时红表笔极性为“+”。

将万用表功能量程开关置于“ ∇ ”位置，把红黑表笔分别接到二极管的两极，如果显示屏上显示 0.6 - 0.7 的数字，此时二极管正向导通，显示的数字是 PN 结的电压，红表笔接的极是二极管的正极，黑表笔接的是负极。如果显示屏上显示的数字是“1.”，此时二极管反向截止，红表笔接的是二极管负极，黑表笔接的是正极。

三、主要仪器设备

实验设备：

- | | |
|-------------------|-----|
| 1. 数字示波器RIGL-DS62 | 1 台 |
| 2. 函数发生器YB1638 | 1 台 |
| 3. 数字万用表 | 1 只 |
| 4. 电路设计实验箱 | 1 台 |

实验材料：

- | | |
|-----------|----|
| 1. 常用电子器件 | 若干 |
|-----------|----|

四、操作方法与实验步骤

4.1 用示波器测量正弦波信号

将信号发生器的频率通过频率波段开关、和微调旋钮调到 100 Hz、10 kHz 和100 kHz。信号发生器的输出信号线与示波器的信号连在一起，地线与地线连在一起。

4.2 测量 YB1638 型函数信号发生器输出电压

将信号发生器输出接入万用表，红接正，负接负，万用表在 AC 档，并选用适当量程，通过调节幅度旋钮，使万用表显示 3V 有效值。随后将信号发生器输出接入到示波器中，读取峰峰值，有效值为读数的 $1/\sqrt{2}$ 。

4.3 万用表测量实验箱中的直流电源

将红表笔插入 $V\Omega mA$ 插孔，黑表笔插入 COM 插孔。然后将功能开关量程置于直流量程，将测试笔连接到待测电路上，红表笔所接端的极性将同时显示在显示器上。最后用示波器和万用表来测量实验台上的三组直流稳压电源的输出，并记录测量结果。

4.4 用万用表测量二极管的单向导电(通断)特性

将表笔插入 COM 插孔，红表插入 $V\Omega$ 插孔，此时红表笔极性为 +。将万用表功能量程开关置于二极管极性判断位置，把红黑表笔分别接到二极管的两极，如果显示屏上显示 0.6-0.7 的数字，此时二极管正向导通，显示的数字是 PN 结的电压，红表笔接的极是二极管的正极，黑表笔接的是负极。如果显示屏上显示的数字是“1.”，此时二极管反向截止，红表笔接的是二极管负极，黑表笔接的是正极。


五、实验结果与分析

5.1 用示波器测量正弦波信号


图表14 实验数据记录

	函数发生器输出	示波器读数	灵敏度	实测值	
峰峰值	3V~5V	7.7 Div	0.5 V/Div	3.85 V	
周期/频率	100 Hz	5.0 Div	2 ms/Div	10 ms	100 Hz
峰峰值	2V~10V	3.9 Div	1.0 V/Div	3.9 V	
周期/频率	10 kHz	5.0 Div	20 μs /Div	100 μs	10 kHz
峰峰值	4V~6V	5.3 Div	1.0 V/Div	5.3 V	
周期/频率	100 kHz	5.1 Div	2 μs /Div	10.2 μs	98.04 kHz


由实验数据看到，实测值与函数发生器输出的频率偏差很小，较为准确。可能是观测示波器图像、数格子时由实验者估计产生的误差。



图表15 函数发生器输出100Hz



图表16 函数发生器输出10kHz




图表17 函数发生器输出100kHz

5.1.2 测量 YB1638 型函数信号发生器输出电压


图表18 实验数据记录

函数发生器输出频率	示波器读取值		折算有效值	万用表读取值
1 kHz	5.21 Div	1 V / Div	$5.21/2\sqrt{2}=1.84V$	1.73 V
50 Hz	5.2 Div	1 V/Div	$5.2/2\sqrt{2}=1.84V$	1.76 V
1 MHz	5.6 Div	1 V/Div	$5.6/2\sqrt{2}=1.86V$	0.05 V

可以看到，示波器读取值的折算有效值与万用表直接读取值有一定误差。误差原因主要在于示波器读取时的视差和估计误差。而在函数发生器输出1MHz频率的电压时，万用表测量值极不准确。



图表19 函数发生器输出1kHz



图表20 函数发生器输出1MHz


5.1.3 万用表测量实验箱中的直流电源

图表21 实验数据记录


直流稳压电源输出	示波器读数	灵敏度	示波器折算值	万用表读数
+5 V	4.95 Div	1 V / Div	4.95 V	4.95 V

可以看到，示波器读取值的折算值与万用表直接读取值几乎相同，但与直流稳压电源理论值有一

定偏差，可能是因为其输出电压不能准确达到理论值5V。



图表22 示波器读数




图表23 万用表读数

5.1.4 用万用表测量二极管的单向导电(通断)特性


图表24 实验数据记录

	万用表示数
二极管正向导通	0.587
二极管反向截止	1.

实验可知，当使用万用表测试二极管时，若显示的数字为0.587，接近于0.6，则二极管正向导通。若显示的数字为“1.”，则二极管反向截止。



图表25 二极管正向导通



图表26 二极管反向截止

六、讨论、心得

大一上学期在《数字电路基础与检测》通识课中曾经接触过示波器和万用表，所以对实验器材并不是很陌生，二极管的通断实验也是做过的。通过这一次实验，加深了我对数字示波器各个按键的理解和使用熟练程度，万用表用起来也比去年的初次上手快速很多。这次实验第一次见到函数发生器，但是稍微研究一下每个按键，还是很容易上手的。以后使用数字万用表的时候其实不用数格子，可以用自带的功能键直接读取，也可以用光标测量，都比人眼读数法精确很多。

总之第一次实验还是蛮简单的，做的比较快，还和同组同学一起研究了一下电路设计试验箱。初探数逻的乐趣。

实验 2--基本开关电路实验报告

姓名: 刘佳琪 学号: 3180105728 专业: 信息安全

课程名称: 逻辑与计算机设计基础实验 同组学生姓名: 刘亦晗、余若男

实验时间: 2019-09-18 实验地点: 紫金港东 4-509 指导老师: 洪奇军

一、实验目的和要求

- 1.1 掌握逻辑开关电路的基本结构
- 1.2 掌握二极管导通和截止的概念
- 1.3 用二极管、三极管构成简单逻辑门电路
- 1.4 掌握最简单的逻辑门电路构成

二、实验内容和原理


2.1 实验内容

- 用二极管实现正逻辑与门, 并测量输入输出电压参数, 分析其逻辑功能
- 用二极管实现正逻辑或门, 并测量输入输出电压参数, 分析其逻辑功能
- 用三极管反向特性实现正逻辑非门, 测量输入输出电压参数, 分析其逻辑功能
- 采用前面的与门和非门实现与非门, 测量输入输出电压参数, 分析其逻辑功能
- 三极管极性测量

2.2 实验原理

2.2.1 二极管构成与门电路

当 A, B, C 都接地时3个二极管正向导通, 输出 F 为低电平; 只要 A, B, C 中存在接地, 输出 F 为低电平。



图表1 与门电路图


□ 常用逻辑电平标准

逻辑电平	V_{cc} / V	V_{OH} / V	V_{OL} / V	V_{IH} / V	V_{IL} / V	说明
TTL	5.0	≥ 2.4	≤ 0.4	≥ 2.0	≤ 0.8	输入脚悬空时默认为高电平
LVTTL	3.3	≥ 2.4	≤ 0.4	≥ 2.0	≤ 0.8	
LVTTL	2.5	≥ 2.0	≤ 0.2	≥ 1.7	≤ 0.7	
CMOS	5.0	≥ 4.45	≤ 0.5	≥ 3.5	≤ 1.5	输入阻抗非常大
LVC MOS	3.3	≥ 3.2	≤ 0.1	$\geq 2.0V$	≤ 0.7	
LVC MOS	2.5	≥ 2.0	≤ 0.1	≥ 1.7	≤ 0.7	
RS232	$\pm 12 \sim 15$	$-3 \sim -15$	$3 \sim 15$	$-3 \sim -15$	$3 \sim 15$	负逻辑

图表2 逻辑电平标准

2.2.2 二极管构成或门电路


当输入 A, B, C 都接地时，输出 F 为低电平；只要 A, B, C 中有接高电平，输出 F 为高电平。



图表3 或门电路图

2.2.3 三极管组成非门电路


当 A 点接高电平时，三极管 $T1$ 处于饱和状态， $V_{CE} \approx 0.3V$ ，输出 F 为低电平饱和；当 A 点接低电平时 $I_B = 0$ ， R_C 上几乎没有电压降，三极管 $T1$ 处于截止状态，输出 F 电压接近 V_{CC} 为高电平。



图表4 非门电路图

2.2.4 二极管和三极管组成与非门电路


当输入 A, B, C 均接高电平时, F_1 为高电平, 三极管 T_1 进入饱和导通状态。



图表5 与非门电路图

2.2.5 三极管极性测量

将万用表红表笔插入 $V\Omega mA$ 插孔, 黑表笔插入 COM 插孔, 先判断被测三极管是 PNP 还是 NPN 型, 定下基极 b 。将功能量程置于 hFE 位置, 把三极管插入面板上三极管测试插座, 基极 b 要插对, 集电极 c 和发射极 e 随便插。从显示屏上读取 hFE 近似值, 若该值较大, 说明三极管 c, e 极与插座上的 c, e 极对应; 若该值很小, 说明这时的三极管 c, e 极插反, 应把 c, e 极对调后再读取 hFE 值。



测三极管基极 b 的时候, 万用表功能量程开关置于 “ ” 位置

PNP型: 黑表笔固定其中一个点, 红表笔分别接另外两个点都可以导通, 则说明黑表笔这个点就是基极 b

NPN型: 红表笔固定其中一个点, 黑表笔分别接另外两个点都可以导通, 则说明红表笔这个点就是基极 b

图表6 三极管图例

三、主要仪器设备

实验设备:

- | | |
|----------------------|-----|
| 1. 数字示波器 RIGOL-DS162 | 1 台 |
| 2. 函数发生器 YB1638 | 1 台 |

3. 数字万用表

1 只

4. 电路设计实验箱	1 台
实验材料:	
1. 二极管IN4001	3 只
2. 三极管9013	1 只
3. 发光二极管	1 只
4. 电阻	
10 k Ω	5 只
5.1 k Ω	3 只
1 k Ω	5 只

四、操作方法与实验步骤

4.1 二极管构成与门电路

在实验箱中通过导线连接电路，检查二极管、电源电压和极性、电阻值等是否连接正确。Vcc 接实验箱中 +5V 直流电源。输入高低电平通过开关 S1/S2 产生。输入 A,B 的不同电平组合，用万用表或实验箱中的直流电压表测量 A,B 及对应输出 F 的电压值。

4.2 二极管构成或门电路

在实验箱中通过导线连接电路，检查二极管、电源电压和极性、电阻值等是否连接正确。Vcc 接实验箱中 +5V 直流电源。输入高低电平通过开关 S1/S2 产生。输入 A,B 的不同电平组合，用万用表或实验箱中的直流电压表测量 A,B 及对应输出 F 的电压值。

4.3 三极管组成非门电路

在实验箱中通过导线连接电路，检查三极管及电源极性、电阻值是否等是否连接正确。将+5V 直流电源接入 Vcc 端。输入 A 端的高、低电平用开关 S1 / S2 产生。测量 A 和输出端 F 对应的电压值。

4.4 二极管和三极管组成与非门电路

在实验箱上连好电路，检查二极管、三极管及电源极性、电阻值等是否正确。将 +5V 直流电源接入 Vcc 端。输入 A,B 端的高、低电平用开关 S1 / S2 产生。测量 A,B 及输出端 F 对应的电压值。

4.5 三极管极性测量

将万用表红表笔插入 V Ω mA 插孔，黑表笔插入 COM 插孔，先判断被测三极管是 PNP 还是 NPN 型，定下基极 b。将功能量程置于 hFE 位置，把三极管插入面板上三极管测试插座，基极 b 要插对，集电极 c 和发射极 e 随便插。从显示屏上读取 hFE 近似值，若该值较大，说明三极管 c,e 极与插座上的 c,e 极对应；若该值很小，说明这时的三极管 c,e 极插反，应把 c,e 极对调后再读取 hFE 值。


五、实验结果与分析

5.1 二极管构成与门电路


图表7 与门数据记录

Va/V	Vb/V	Vf/V	F logic data
4.8	4.8	4.7	H
0	4.8	0.2	L
4.8	0	0.3	L
0	0	0.2	L


观察上表可知，当输入 A,B 均为高电平时，输出 F 为高电平;只要A,B中有一个接地，输出F即为低电平，符合与门的逻辑关系。




图表 8 与门实验图一



图表 9 与门实验图二



图表 10 与门实验图三



图表 11 与门实验图四

5.2 二极管构成或门电路

图表12 或门数据记录一 (R=0)

Va/V	Vb/V	Vf/V	F logic data
0	0	0	L
0	4.8	4.4	H
4.7	0	4.3	H
4.8	4.8	4.4	H


图表13 或门数据记录二 (R=10k Ω)

Va/V	Vb/V	Vf/V	F logic data
0	0	0	L
4.7	0	4.3	H
0	4.8	4.4	H
4.8	4.8	4.4	H


图表14 或门数据记录二 (R=20k Ω)

Va/V	Vb/V	Vf/V	F logic data
0	0	0	L
4.8	0	4.3	H
0	4.8	4.4	H
4.8	4.8	4.4	H

由实验数据可知，输入A,B 都接地时，输出F为低电平；只要A,B中有高电平，输出F为高电平，符合或门逻辑关系。



图表 15 或门实验图一



图表 16 或门实验图二




图表 17 或门实验图三




图表 18 或门实验图四




图表 19 或门实验图五



图表 20 或门实验图六



图表 21 或门实验图七




图表 22 或门实验图八




图表 23 或门实验图九



图表 24 或门实验图十



图表 25 或门实验图十一



图表 26 或门实验图十二

5.3 三极管组成非门电路


图表27 非门数据记录一 (R=5kΩ)

Va/V	Vf/V	F logic data
2.6	0	L
0	4.7	H


图表28 非门数据记录二 (R=10kΩ)

Va/V	Vf/V	F logic data
3.3	0	L
0	4.7	H


当 A 点接高电平时, 输出 F 为低电平;当 A 点接低电平时, 输出 F 电压为高电平, 符合非门逻辑。




图表 29 非门实验图一



图表 30 非门实验图二



图表 31 非门实验图三




图表 32 非门实验图四

5.4 二极管和三极管组成与非门电路

使用晶体管实现正逻辑“与非门”前，先判断三极管极性，并定下基极b

图表23 hFE数据记录

	hFE近似值
测试一	154
测试二	001



图表 34 三极管引脚判断1



图表 35 三极管引脚判断2

左图hFE值较大，右图很小，所以左图中三极管c、e级与插座上的c、e级对应，右图则插反了。最终判断三极管为NPN型


图表 36 与非门数据记录一（10k Ω ）

Va/V	Vb/V	Vf/V	F logic data
0	0	4.5	H
4.7	0	4.2	H
0	4.7	4.2	H
4.7	4.7	0	L


图表 37 与非门数据记录二（5.1k Ω ）

Va/V	Vb/V	Vf/V	F logic data
0	0	4.6	H
4.8	0	4.4	H
0	4.8	4.5	H
4.8	4.8	0	L


当输入A,B均接高电平时，F为低电平；只要A，B中有一个接地，F为高电平，符合与非门逻辑关系。




图表 38 与非门实验图一




图表 39 与非门实验图二




图表 40 与非门实验图三




图表 41 与非门实验图四




图表 41 与非门实验图五



图表 42 与非门实验图六



图表 43 与非门实验图七



图表 44 与非门实验图八

六、讨论、心得

这次试验中学习了之前听过学过很多次的门电路的实现。在以前的学习中，我只是知道与、或、非、与非、或非的逻辑关系，但没有从硬件实现的角度接触过，这次实验使我对二极管和三极管以及各种门电路的基本原理有了更深入的了解。

与门中 F 点在二极管的正极一端，或门中 F 点在二极管的负极一端，凭借这一点可以很快地分辨与门和或门的接线图。非门中只有三极管而没有二极管连接，与非门中既有三极管又有二极管连接，凭借这一点可以很快地分辨非门和与非门的接线图。

第一次在电路设计试验箱中进行电路连接，有点生疏，所以开始时实验进程较缓。同时发现与门中的低电平时0.2V或者0.3V，或门中却是0V。和老师同学交流探讨后了解到，后者的F是直接接地，而前者没有。

使用三极管之前要先判断其型号和极性，否则很可能导致实验的错误结果。这个也在去年的通识课上动手实验过，所以这一步骤做起来很快，虽然很不幸我们测量的三极管是坏的，不得不去别的桌子借用，重新来过。

实验 3--集成逻辑门电路的功能及参数测试

实验报告

姓名: 刘佳琪 学号: 3180105728 专业: 信息安全

课程名称: 逻辑与计算机设计基础实验 同组学生姓名: 刘亦晗, 余若男

实验时间: 2019-09-25 实验地点: 紫金港东 4-509 指导老师: 洪奇军

一、实验目的和要求

熟悉基本逻辑门电路的功能、外部电气特性和逻辑功能的特殊用途。

熟悉TTL 与非门和 MOS 或非门的封装及管脚功能。

掌握主要参数和静态特性的测试方法, 加深对各参数意义的理解。

进一步建立信号传输有时间延时的概念。

进一步熟悉示波器、函数发生器等仪器的使用。

二、实验内容和原理

2.1 实验内容

- 验证集成电路 74LS00 “与非” 门的逻辑功能
- 验证集成电路 CD4001 “或非” 门的逻辑功能
- 测量集成电路 74LS00 逻辑门的传输延迟时间 t_{pd}
- 测量集成电路 CD4001 逻辑门的传输延迟时间 t_{pd}
- 测量集成电路 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

2.2 实验原理

2.2.1 数字集成电路基本参数


1. 扇出系数 N_o
2. 输出高电平 V_{OH}
3. 输出低电平 V_{OL}
4. 电压传输特性
5. 关门电平 V_{OFF}
6. 开门电平 V_{ON}
7. 噪音容限

8. 平均传输延迟时间 t_{pd}
9. 低电平输入电流 I_{IL}
10. 高电平输入电流 I_{IH}
11. 空载导通功耗 P_{ON}
12. 空载截止功耗 P_{OFF}

2.2.2 扇出系数（负载能力） N_o

扇出系数是数字逻辑器件用来衡量其输出负载能力的一个参数，表征器件的额定输出能力。逻辑器件是二值量化器件，其输出负载能力可折算成驱动多少个同类型逻辑门的数目。在额定输出电压范围内，器件能带动的同型号门的数目称为扇出系数。

- 74LS00 与非门输入电路
 - 输入 A 和 B 为高电平时， T_1 截止，驱动电流很小
 - 输入 A 或 B 为低电平时， T_1 导通，驱动电流较大




图表 1 74LS00 与非门输入电路

2.2.3 74LS00 与非门扇出系数测量

- TTL 的扇出驱动只要测量输出端为额定低电平时，输出端能吸收多少电流。一般在输出端电压达到最大允许值 ($\leq 0.4V$) 时测量这个电流，它也称作最大灌入电流 I_{OLmax} 。将这个电流与低电平输入电流 I_{IL} 相除即可获得 TTL 的扇出系数
- $N_o = I_{OLmax} / I_{IL}$
- 最大灌电流 I_{OLmax} 测量：将输入端 A, B 悬空或接高电平，调节 W 使电压表读数为 $0.4V$ 时，电流表上读数即是 I_{OLmax} ；也可通过公式 $I_{OLmax} = (V_{CC} - 0.4) / (R + R_W)$ 计算
- 然后代入上面的公式计算扇出系数 N_o

最大灌入电流 I_{OLmax} : F 输出低电位 ($\leq 0.4V$ 时低电位临界点)


A, B 是高电位



图表 2 最大灌电流电路图

2.2.4 低电平输入电流 I_{IL}


- ❑ 低电平输入电流 I_{IL} 指输入端接地时流过此输入端的电流，也称为输入短路电流，可衡量低电平输入电阻特性
- ❑ 在 74LS00 中是指一个输入端接地，另一个输入端悬空时输入端流出的电流



图表 3 低电平输入电路图

2.2.5 输出高电平 V_{OH}


- ❑ 输出高电平 V_{OH} 是指当输出端为高电平时的电压，一般大于 2.4V，它可衡量输出端高电平负载特性
- ❑ 74LS00 的 V_{OH} 是指在输入端接地或低电平时，输出端为高电平并输出 400 μ A 电流时测量的输出电平
- ❑ 当 $i=400 \mu$ A 时
- ❑ V_{OH} 对应输出电平



图表 4 输出高电平电路图

2.2.6 输出低电平 V_{OL}


- 输出低电平 V_{OL} 是指当输出端为低电平时的输出电压，一般小于 0.4V，可衡量输出端低电平负载特性
- 74LS00 的 V_{OL} 是指在输入端接高电平时，输出端为低电平并灌入 4mA 电流时测量的输出电压
 - (1) 74LS00 输出低电平
 - (2) 输出端灌入 4mA 电流
 - (3) V_{OL} 输出电压



图表 5 输出低电平电路图

2.2.7 电压传输特性


- 电压传输特性是指输出电压随输入电压而变化的关系特性。它可以充分显示出门输入输出的逻辑特征，可以反应出二值量化及门开关跃迁是一个连续过渡的过程。
- 74LS00 的电压传输特性曲线如下图，图中标有四个开关参数
 - 输出高电平 V_{OH}
 - 输出低电平 V_{OL}
 - 开门电平 V_{ON}
 - 关门电平 V_{OFF}



图表 6 74LS00 的电压传输特性曲线

2.2.8 关门电平 V_{OFF}


- ❑ 关门电平 V_{OFF} 指使输出电压刚好达到输出转折至额定电平值时的最高输入低电平电压
- ❑ 74LS00 的 V_{OFF} 是当输入电压由零逐渐上升、输出电压逐渐下降，当输出电压刚好降到额定最低高电平 2.4V 时的最高输入低电平电压。
- ❑ $V_{off}:V_{out}=2.4$ 时的 V_i 的电压值



图表 7 V_{OFF} 取值示意图

2.2.9 开门电平 V_{ON}

- 开门电平 V_{ON} 指使输出电压刚好达到输出转折跃迁至另一状态额定电平值时的最低输入高电平电压
- 在 74LS00 中是当输入电压由 V_{OFF} 继续上升，输出电压急剧下降，当输出电压刚好降到额定低电平 0.4V 时的最低输入高电平电压称 V_{ON}
- $V_{ON}:V_{out}=0.4$ 时的 V_i 的电压值



图表 8 V_{on} 取值示意图

2.2.10 噪音容限

□ 噪音容限是指加到正常输入值上、且不会在电路的输出产生不可预料变化的最大外部噪音电压。

□ 设额定输入高电平值为 V_{IH} ，额定输入低电平值为 V_{IL} ，则

低电平电平噪声容限


$$V_{nL} = V_{OFF} - V_{IL} = V_{OFF} - 0.8$$

$$(V_{IL} \leq 0.8) = 1.36V - 0.8V$$

高电平电平噪声容限

$$V_{nH} = V_{IH} - V_{ON} = 2.0V - V_{ON}$$


$$= 2.0V - 1.6V$$



图表 9 噪音容限示意图

2.2.11 平均传输延迟时间 t_{pd}

- 传输时间是一个动态参数，是晶体管 PN 结电容、分布寄生电容、负载电容等充放电时间引起的输出信号滞后于输入信号一定时间的参数
- 平均传输时间 t_{pd} 由两部分构成
 - 从高电平跃迁到低电平滞后时间 t_{PHL}
 - 从低电平跃迁到高水平滞后时间 t_{PLH}



图表 10 平均传输延迟时间示意图


- 平均延迟时间一般把电压的最大和最小值的中间 50% 点作为时间参考点，测出 t_{PHL} 和 t_{PLH} 后求其平均值：

$$t_{pd} = (t_{PHL} + t_{PLH}) / 2$$

- 为提高测量精度，采用环形振荡器测量传输延迟时间：假设每个与非门延迟时间相

同，则振荡器周期 $T=6 t_{pd}$

□ 一个逻辑门的延迟时间为 $T / 6$



图表 11 集成逻辑门电路测量传输延迟时间原理图

三、主要仪器设备

实验设备

数字示波器 RIGOL-DS162	1 台
数字万用表	1 只
电路设计实验箱	1 台

实验材料



两输入与非门 74LS00	1 片
两输入或非门 CD4001	1 片
电阻	

4.7K Ω 电位器	1 只
100 Ω /1KW	1 只

四、操作方法与实验步骤

4.1 验证 74LS00 “与非” 门逻辑功能



1. 将芯片插入实验箱的 IC 插座中，注意芯片的方向
2. 按右图连接电路， V_{CC} 接电压 5V，地端接地线
3. 高低电平通过 S14/S15/S16/S17 拨位开关产生，
4. 以真值表顺序遍历输入 A, B 所有组合，测量 A, B 及输出 F 电压并记入下表



图表 12 验证 74LS00 “与非” 门逻辑功能

4.2 验证 CD4001 “或非” 门逻辑功能

1. 将芯片插入实验箱的 IC 插座中
2. 按右图连接电路， V_{CC} 接直流 5V 电压，地端接地线
3. 高低电平通过 S14/S15/S16/S17 拨位开关产生，
4. 以真值表顺序遍历输入 A, B 所有组合，测量输入端 A, B 及输出端 F 电压值，记录下
表
5. 重复步骤 3~4，测量其他 3 个门的逻辑关系并判断门的好坏




$V_B(V)$	$V_A(V)$	$V_F(V)$

图表 13 验证 CD4001 “或非” 门逻辑功能

4.3 测量 74LS00 逻辑门的传输延迟时间 t_{pd}


1. 将芯片插入实验箱的 IC 插座，注意芯片方向
2. 按图连接电路， V_{CC} 接 5V 电源，地端接地线
3. 将示波器接到振荡器的任何一个输入或输出端
4. 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间 (30-60ns)



图表 14 测量 74LS00 逻辑门的传输延迟时间 t_{pd}

4.4 测量 CD4001 逻辑门的传输延迟时间 t_{pd}


1. 将芯片插入实验箱的 IC 插座，注意芯片方向
2. 按图连接电路，VCC 接 5V 电源，地端接地线
3. 将示波器接入到振荡器的输入或输出端
4. 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间(500-1000ns)



图表 15 测量 CD4001 逻辑门的传输延迟时间 t_{pd}

4.5 测量 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

1. 将芯片插入实验箱的 IC 插座
2. 按图连接电路
3. 将直流电表分别接入 A 端和与非门的输出 2Y 端
4. 从 b 端往 a 端缓慢调节电位器 W，观察 V_i, V_o 两电压表的读数，并记录数据填入表格
5. 根据表格数据画出曲线图，并求 V_{ON} 和 V_{OFF}



图表 16 测量 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}


五、实验结果与分析

5.1 验证 74LS00 “与非” 门逻辑功能


图表 17 验证 74LS00 “与非” 门逻辑功能数据记录

V_B (V)	V_A (V)	V_F (V)
0	0	4.0
0	5.0	4.2
5.0	0	4.1
5.0	5.0	0


当输入 A,B 均接高电平时, F 为低电平;只要 A, B 中有一个接地, F 为高电平, 符合与非门逻辑关系。




图表 18 与非门实验图一



图表 19 与非门实验图二



图表 20 与非门实验图三




图表 21 与非门实验图四

5.2 验证CD4001 “或非” 门逻辑功能


图表 22 验证 CD4001 “或非” 门逻辑功能数据记录

V_B	V_A	V_F
0	0	4.8
0	5.0	0
5.0	0	0
5.0	5.0	0


当输入 A,B 均接低电平时, F 为高电平;其他情况F 为低电平, 符合或非门逻辑关系。




图表 23 或非门实验图一



图表 24 或非门实验图二





图表 25 或非门实验图三



图表 26 或非门实验图四



5.3 测量 74LS00 逻辑门的传输延迟时间 t_{pd}



图表 27 测量74LS00 逻辑门的传输延迟时间接线图 图表 28 测量74LS00 逻辑门的传输延迟时间示波器示数
周期 $T = 91.6 \text{ ns}$

$$\text{传输延时 } t_{pd} = 91.6 / 6 = 15.27 \text{ ns}$$

5.4 测量 CD4001 逻辑门的传输延迟时间 t_{pd}



图表 29 测量CD4001逻辑门的传输延迟时间接线图 图表 30 测量CD4001逻辑门的传输延迟时间示波器示数
周期 $T = 326.0 \text{ ns}$


$$\text{传输延时 } t_{pd} = 326.0 / 6 = 54.33 \text{ ns}$$

5.5 测量 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

图表 31 测量 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

V_i/V	V_o/V	V_i/V	V_o/V
0.05	4.60	1.40	0.14
0.20	4.60	1.60	0.13
0.40	4.60	1.80	0.13
0.60	4.58	2.00	0.13
0.80	4.37	2.50	0.13
1.00	3.14	3.00	0.13
1.08	2.42	3.50	0.13
1.12	0.38	4.00	0.13
1.20	0.14	4.50	0.13
		4.95	0.13

图表32 测量 74LS00 传输特性与开关门电平 V_{on} 和 V_{off}



$V_{OFF} = 1.08\text{ V}$

$V_{ON} = 1.12\text{ V}$

六、讨论、心得

有了实验二连接电路的基础，做这次实验就比较快了，至少没有在看电路图、连电路上浪费时间。但需要注意74LS00和CD4001有一个地方首尾连接的方式是相反的，这也是我在连接电路时出现的错误，十分感谢小组同学及时指出，没有造成最后实验结果的。

通过这次实验也了解到信号传输延时的特点和74LS00的开、关门电平。在测量74LS00的开、关门电平时，数据在某个小范围内突变地很快，所以调节电阻的阻值时要谨慎一些，每次的阻值差尽量小。

实验 4—EDA实验平台与实验环境实验报告

姓名：刘佳琪

学号：3180105728

专业：信息安全

课程名称：逻辑与计算机设计基础实验

同组学生姓名：刘亦晗，余若男

实验时间：2019-10-09

实验地点：紫金港东 4-509

指导老师：洪奇军

一、实验目的和要求

- 1.1 熟悉Verilog HDL语言并能用其建立基本的逻辑部件，在Xilinx ISE平台进行输入、编辑、调试、行为与仿真与综合后功能仿真
- 1.2 熟悉Verilog HDL语言并能用其建立基本的逻辑部件，在Xilinx ISE平台进行输入、编辑、调试、行为与仿真与综合后功能仿真
- 1.3 运用Xilinx ISE将设计验证后的代码下载到实验板上，并在实验板上验证

二、实验内容和原理

2.1 实验内容

- 2.1.1 熟悉ISE工具软件的运行环境与安装过程
- 2.1.2 设计简单组合逻辑电路，采用图形输入逻辑功能描述，建立FPGA实现数字系统的Xilinx ISE设计管理工程，并进行编辑、调试、编译、行为仿真，时序约束、引脚指定（约束）、映射布线后时序仿真及FPGA编程代码下载与运行验证
- 2.1.3 设计简单时序逻辑电路，采用Verilog代码输入逻辑功能描述，建立FPGA实现数字系统的ISE设计管理工程，并进行编辑、调试、编译、行为仿真，时序约束、引脚约束、映射布线后时序仿真及FPGA编程代码下载与运行验证

2.2 实验原理

- 2.2.1 问题一：某三层楼房的楼梯通道共用一盏灯，每层楼都安装了一只开关并能独立控制该灯，请设计楼道灯的控制电路。

解决方法：

- 分析楼道灯的事件行为，用组合电路实现，用拨动开关作为电路输入 S_1, S_2, S_3 ，电路输出为 F
- 变量赋值
 - 开关往下为1，往上为0
 - 输出灯亮为1，灯暗为0
- 编写真值表，如下表

图表1 楼道灯真值表


S_3	S_2	S_1	F
0	0	0	0
0	0	1	1

0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

□ 根据真值表分析输入输出关系：

$$F = S_1 S_2' S_3' + S_1' S_2 S_3' + S_1' S_2' S_3 + S_1 S_2 S_3$$

□ 逻辑电路图：



图表2 楼道灯逻辑电路图

2.2.2 问题二：增加控制要求，灯打开后，延时若干秒自动关闭，请重新设计楼道灯的控制电路。

解决方法：

- 分析楼道灯的事件行为，用时序电路实现，用按钮开关作为电路输入 S_1, S_2, S_3 ，电路输出为 F
- 变量赋值
 - 开关按下为1，弹起为0
 - 输出灯亮为1，灯暗为0

三、主要仪器设备


装有 ISE 14.7 的计算机 一台
SWORD 开发板 一套

四、操作方法与实验步骤

用Verilog语言描述电路逻辑功能。要考虑灯延时熄灭，采用按钮开关。

4.1 建立楼道控制的工程

1. 依次点击菜单 “File” — “New Project”




图表3 建立工程文件1

2. 在对话框中设置如下：

Project Name: Lamp_Ctrl_HDL

Top_Level Source Type: HDL

并选择存储位置（Location），点击“Next”



图表4 建立工程文件2

3. 在对话框中设置如下：


Family: Kintex7

Device: XC7K160T

Package: FFG676


Speed: -1

点击“Next”



图表5 建立工程文件3


4. 点击“Finish”完成工程文件的建立



图表6 建立工程文件4

4.2 创建 Verilog 输入源文件 LampCtrl.v

1. 在“Sources”窗口空白右键，菜单中选择“New Source”



图表7 创建verilog文件1


2. 在新建源文件向导中设置如下：

Source Type: Verilog Module

File name: LampCtrl


勾选“Add to Project”

点击“Next”



图表8 创建verilog文件2

3. 连续点击“Next”，直到最后点击“Finish”



New Source Wizard


← **Define Module**
Specify ports for module.

Module name: LampCtrl

Port Name	Direction	Bus	MSB	LSB
	input	☐		
	input	☐		
	input	☐		
	input	☐		
	input	☐		
	input	☐		
	input	☐		
	input	☐		
	input	☐		
	input	☐		
	input	☐		

More Info < Back **Next >** Cancel

图表9 创建verilog文件3



New Source Wizard


← **Summary**
Project Navigator will create a new skeleton source with the following specifications.

Add to Project: Yes
Source Directory: D:\LAB\LampCtrl_HDL
Source Type: Verilog Module
Source Name: LampCtrl.v

Module name: LampCtrl
Port Definitions:

More Info < Back **Finish** Cancel


图表10 创建verilog文件4



图表11 创建verilog文件5（创建成功界面）

4.3 输入楼道灯控逻辑电路 Verilog HDL 代码

1. 在源代码编辑器中输入代码




图表12 输入代码

2. 检查输入代码的语法规则，并排除输入错误


在“Sources”窗口中选中文件“LampCtrl.v”

双击“Processes”窗口中“Synthesize - XST”前的运转图标，弹出的对话框中


选择“**Yes**”。当“Synthesize - XST”前出现**绿色对勾**图表时，代表没有错误，可以继续**进行**。




图表13 检查语法错误1



图表14 检查语法错误2




图表15 检查语法错误3（运行时）




图表16 检查语法错误4（成功）

4.4 楼到控制电路代码的综合


1. 在“Sources”窗口中选中文件“LampCtrl.v”
2. 在“Processes”窗口双击运行“Synthesis - XST” — “View RTL Schematic”，弹出的对话框选择“OK”
3. 在“Available Elements”中选择“LampCtrl”，点击“Add->”，左边“Selected Elements”中会出现：“LampCtrl”，点击“Create Schematic”
4. 检查综合的电路结构是否与设计目标一致，双击可查看大图




图表17 检查电路结构1




图表18 检查电路结构2



图表19 检查电路结构3




图表20 综合的电路结构1



图表21 综合的电路结构2（大图）

4.5 建立基准测试波形文件：LampCtrl_sim.tbw

1. 在“Sources”窗口空白处右键，在菜单中选择“New Source”



图表22 建立基准测试波形文件1

2. 在新建源文件向导中设置如下：


Source Type: Verilog Test Fixture

File name: LampCtrl_sim

勾选“Add to Project”

点击“Next”


点击“Next”直到“Finish”进入“LampCtrl_sim.v”编辑窗口



图表23 建立基准测试波形文件2

4.6 仿真激励输入波形

1. 在“Design”窗口中选择“Simulation”，并选中“LampCtrl_sim.v”文件，输入仿真激励代码



图表24 仿真激励1


```


// Add stimulus here
S1 = 1;
#20 S1 = 0;
#6000 S2 = 1;    // #2^8=256*20=5120
#20 S2 = 0;
#6000 S3 = 1;
#20 S3 = 0;
#6000;
end

always begin
    #10 clk = 0;
    #10 clk = 1;
end


```

图表25 仿真激励2


2. 在“Design”窗口选中“LampCtrl_sim.v”文件，在“Processes”窗口双击“Behavioral Check Syntax”，弹出的对话框选择“Yes”，通过后再双击“Simulate Behavioral Model”，此时会打开模拟程序软件ISim




图表26 仿真激励3




图表27 仿真激励4



图表28 仿真激励5 (Behavioral Check Syntax成功)




图表29 仿真激励6



图表30 仿真激励7 (ISim)


3. ISE14.7模拟运行结果只显示最后1NS的波形,所以看不到真实波形。点击“Zoom to Full View” () 全屏显示可以看到1 μs的全部波形



图表31 仿真激励8

4. Run for the time specified on the toolbar  (说明: 运行到指定时间:从当前位置开始到”19us”)


Restart:从0 us开始,先单击Restart ,再分别单击 , 



图表32 仿真激励9


4.7 建立用户时序约束并为模块的端口指定引脚分配

1. 在“Sources”窗口空白处右键，菜单中喧杂额“New Source”




图表33 建立用户时序约束1

2. 在新建源文件向导中设置如下：
 Source Type: Verilog Test Fixture
 File name: LampCtrl_sim
 勾选“Add to Project”
 点击“Next”
 点击“Finish”进入“K7.ucf”编辑窗口




图表34 建立用户时序约束2




图表35 建立用户时序约束3

- 在“K7.ucf”中输入代码




图表36 建立用户时序约束4

4. 将“LampCtrl.v”代码中计数器位数改成28位，在“Processes”窗口进行“Synthesize - XST”，“Implementation Design”，“Generate Programming File”




图表37 建立用户时序约束5




图表38 建立用户时序约束6

5. “Processes” 窗口中点开 “Config Targe Device”，双击 “Manage Configuration Project(iMPACT)” 选项，出现如下IMPACT窗口



图表39 下载到sword板1

6. 双击 “Boundary Scan” 弹出下载编辑窗口（边界扫描），鼠标右键选择 “Initialize Chain”，系统自动查找已连接在电脑上的开发平台JTAG下载链。出现 “XCK160t” 容器，右击，选择 “Assign New Configuration File” 窗口，找到工程目录，选择 “.bit” 文件，在弹出d额 “Attach SPI or BPI PROM” 窗口单击 “No”，“Device Programming Properties” 窗口单击 “Yes”。右击容器，单击 “Program” 下载到SWORD板上。窗口下方出现 “SUCCESS” 后，即可以拨动开关，进行实验。



图表40 下载到sword板2

4.8 楼道控制灯代码

```
module lamp_control(input wire clk,
    input wire S1,
    input wire S2,
    input wire S3,
    output wire F
);
```

```

parameter C_NUM = 28;
parameter C_MAX = 28'hFFF_FFFF;

reg [C_NUM-1:0] count;
wire [C_NUM-1:0] c_next;

initial begin      //初始化
count = C_MAX;
end

assign w=S1^S2^S3;

assign F = ((count < C_MAX) ? 1'b1 : 1'b0);

always@(posedge clk)
begin
    if(w == 1'b1)
        count = 0;
    else if(count < C_MAX)
        count = c_next;
end

    assign c_next = count + 1'b1;
endmodule

```

4.9 仿真激励代码

```

module lamp_control_t_wave;
// Inputs
reg clk;
reg S1;
reg S2;
reg S3;
// Outputs
wire F;

// Instantiate the Unit Under Test (UUT)
lamp_control_t uut (
    .clk(clk),
    .S1(S1),
    .S2(S2),
    .S3(S3),
    .F(F)
);

    initial begin
// Initialize Inputs
clk = 0;
S1 = 0;
S2 = 0;
S3 = 0;

// Wait 100 ns for global reset to finish
#100;

// Add stimulus here
S1 = 1;
#20 S1 = 0;
#6000 S2 = 1;    // #2^8=256*20=5120
#20 S2 = 0;

```

```

        #6000 S3 = 1;
        #20 S3 = 0;
        #6000;

    end

    always begin
        #10 clk = 0;
        #10 clk = 1;

    end
endmodule


```

五、实验结果与分析

对应真值表拨动开关，发现灯的亮灭与真值表相符，且有一定延迟。



图表41 楼道灯1



图表42 楼道灯2（延迟）



图表43 楼道灯3




图表44 楼道灯4



图表45 楼道灯5（延迟）



图表46 楼道灯6



图表47 楼道灯7

六、讨论、心得

这次实验就是ISE软件的入门，上课的时候跟着老师和一步一步做的，课后自己又重来了一遍，并重新整理了操作步骤，所以这个实验报告也可以算是ISE使用教程了。从建立工程文件开始，添加源文件，写代码或者画逻辑电路图，到仿真激励、引脚约束，最后下载到sword板上。一遍生，两遍就略微熟悉。又尝试着提前做了一下实验五，更加加深了自己对实验操作步骤的印象。

本报告使用的是代码方式。而在画图时，需要注意导线是否连接完整，是否有断开；与非门选择是否正确；导线尽量不要交叉；最好一气呵成，修改次数不能太多，等等。总之，一系列的操作看似复杂，其实真正做起来并没有那么难，专注与耐心（尤其是在画逻辑电路图时），足矣。