

浙江大学

本科实验报告

课程名称:	数字逻辑电路设计
姓 名:	董佳旺
学 院:	竺可桢学院
专 业:	混合班
邮 箱:	djw70842930@126.com
QQ 号:	1435226678
电 话:	19883161632
指导教师:	洪奇军

实验一—常用仪器的使用实验报告

姓名：董佳旺 学号：3190104729 专业：混合班

课程名称：逻辑与计算机设计基础实验 同组学生姓名：李明伟

实验时间：2020-9-15/9-22 实验地点：紫金港东 4-509 指导老师：洪奇军

一、操作方法与实验步骤

1.1 常用仪器的使用

1.1.1 用示波器测量正弦波信号

将信号发生器的频率通过频率波段开关、和微调旋钮调到 100 Hz、10 kHz 和100 kHz。信号发生器的输出信号线与示波器的信号连在一起，地线与地线连在一起。

1.1.2. 测量 YB1638 型函数信号发生器输出电压

将信号发生器输出接入万用表，红接正，负接负，万用表在 AC 档，并选用适当量程，通过调节幅度旋钮，使万用表显示 3V 有效值。随后将信号发生器输出接入到示波器中，读取峰峰值，有效值为读数的 $1/2\sqrt{2}$ 。

1.1.3 万用表测量实验箱中的直流电源

将红表笔插入 V Ω mA 插孔，黑表笔插入 COM 插孔。然后将功能开关量程置于直流量程，将测试笔连接到待测电路上，红表笔所接端的极性将同时显示在显示器上。最后用示波器和万用表来测量实验台上的三组直流稳压电源的输出，并记录测量结果。

1.1.4 用万用表测量二极管的单向导电(通断)特性

将表笔插入 COM 插孔，红表插入 V Ω 插孔，此时红表笔极性为 + 。将万用表功能量程开关置于二极管极性判断位置，把红黑表笔分别接到二极管的两极，如果显示屏上显示 0.6-0.7 的数字，此时二极管正向导通，显示的数字是 PN 结的电压，红表笔接的极是二极管的正极，黑表笔接的是负极。如果显示屏上显示的数字是 1，此时二极管反向截止，红表笔接的是二极管负极，黑表笔接的是正极。

二、实验结果与分析




2.1 常用电子仪器的使用

2.1.1 用示波器测量正弦波信号

	函数发生器输出	示波器读数	灵敏度	实测值	
幅度	3.8V	3.8 Div	1.00V/Div	3.80V	
周期/频率	100.2Hz	5.0 Div	2.00 ms/Div	10.00ms	100Hz
幅度	6.2V	6.1 Div	1.00V/Div	6.10V	
周期/频率	10KHz	5.0 Div	20.00us/Div	100.0us	10KHz
幅度	5.6V	5.6 Div	1.00V/Div	5.60V	
周期/频率	100KHz	5.0 Div	2.000us/Div	10.00us	100KHz

图表1 实验数据记录

由实验数据可看出，虽然示波器的实测值与函数发生器输出值在函数发生器输出频率较小时，完全一样，十分准确。




	图 2.1.1.1 信号发生器输出100.2Hz
	图 2.1.1.2 信号发生器输出10.00KHz
	图 2.1.1.3 信号发生器输出100.0KHz

函数发生器输出频率	示波器读取值		折算有效值	万用表读取值
10.02KHz	5.4Div	1.00V/Div	1.91V	1.77V
49.96Hz	5.4Div	1.00V/Div	1.91V	1.91V
1.000MHz	5.7Div	1.00V/Div	2.02V	0.002V

图表2.1.2.1 实验数据记录

2.1.2 测量 YB1638 型函数信号发生器输出电压

由上表数据可知，在信号发生器输出50Hz左右时，示波器读数的折算有效值和万用表测得的函数发生器输出电压相等，在输出频率更高时出现误差，并且频率越高误差越大。可以推测的是，在输出频率为1.000MHz时，万用表已无法读取数值。


	图2.1.2.1 信号发生器输出10.02KHz
	图2.1.2.2 信号发生器输出49.96Hz
	图2.1.2.3 信号发生器输出1.000MHz

2.1.3 万用表测量实验箱中的直流电源

直流稳压电源输出	示波器读数	灵敏度	示波器折算值	万用表读数
+5V	5Div	1.00V/Div	5V	4.90V


图表2.1.3.1 实验数据记录

由上表数据可知，示波器折算值和万用表测得的直流稳压电源输出相等。万用表的读数的绝对值比示波器折算值略小一些，且误差约为2%，故而可能是导线或者万用表中的电阻消耗了一些电压。



2.1.4 用万用表测量二极管的单向导电(通断)特性

实验可知,当使用万用表测试二极管时,若显示的数字为0.588-0.590,在0.6-0.7之间,则二极管正向导通。若显示的数字为1,则二极管反向截止。



三、讨论、心得

在上学期的普物实验 I 中,我们已经在线上做过一次示波器实验,不过线下见到示波器实物还是有些发懵,好在在老师讲解和翻阅ppt后逐渐熟悉了按键和显示原理。由于这次实验的首要目的是熟悉仪器,我和搭档在完成实验测数据要求后又尝试了许多示波器的其他功能。我和搭档完成实验较为迅速,所测数据基本准确,实验数据误差均在误差允许范围内,可以说是进行了一次较为成功的实验。

实验二—基本开关电路实验报告

姓名：董佳旺 学号：3190104729 专业：混合班

课程名称：逻辑与计算机设计基础实验 同组学生姓名：李明伟

实验时间：2020-9-15/9-22 实验地点：紫金港东 4-509 指导老师：洪奇军

二、操作方法与实验步骤

1.1 基本开关电路

1.1.1 二极管构成与门电路

在实验箱中通过导线连接电路，检查二极管、电源电压和极性、电阻值等是否连接正确。 V_{cc} 接实验箱中 +5V 直流电源。输入高低电平通过开关 S1/S2 产生。输入 A, B 的不同电平组合，用万用表或实验箱中的直流电压表测量 A, B 及对应输出 F 的电压值。

1.1.2 二极管构成或门电路

在实验箱中通过导线连接电路，检查二极管、电源电压和极性、电阻值等是否连接正确。 V_{cc} 接实验箱中 +5V 直流电源。输入高低电平通过开关 S1/S2 产生。输入 A, B 的不同电平组合，用万用表或实验箱中的直流电压表测量 A, B 及对应输出 F 的电压值。

1.1.3 三极管组成非门电路

在实验箱中通过导线连接电路，检查三极管及电源极性、电阻值是否等是否连接正确。将+5V 直流电源接入 V_{cc} 端。输入 A 端的高、低电平用开关 S1 / S2 产生。测量 A 和输出端 F 对应的电压值。

1.1.4 二极管和三极管组成与非门电路

在实验箱上连好电路，检查二极管、三极管及电源极性、电阻值等是否正确。将 +5V 直流电源接入 V_{cc} 端。输入 A, B 端的高、低电平用开关 S1 / S2 产生。测量 A, B 及输出端 F 对应的电压值。

1.1.5 三极管极性测量

将万用表红表笔插入 $V\Omega mA$ 插孔，黑表笔插入 COM 插孔，先判断被测三极管是 PNP 还是 NPN 型，定下基极 b。将功能量程置于 hFE 位置，把三极管插入面板上三极管测试插座，基极 b 要插对，集电极 c 和发射极 e 随便插。从显示屏上读取 hFE 近似值，若该值较大，说明三极管 c, e 极与插座上的 c, e 极对应；若该值很小，说明这时的三极管 c, e 极插反，应把 c, e 极对调后再读取 hFE 值。

二、实验结果与分析


2.2 基本开关电路实验



2.2.1 二极管构成与门电路

图表 10 与门数据记录

	Va/V	Vb/V	Vf/V	F logic data
1	0.115	0.115	0.635	L
2	4.49	0.115	0.682	L
3	0.135	0.115	0.600	L
4	4.49	4.49	4.12	H

观察数据与图片可知，只要A或B中任意一方输入低电平，输出F为低电平；输入A,B, 均为高电平，输出F为高电平，符合与门逻辑。





2.2.2 二极管构成或门电路



图表 11 或门数据记录


Va/V	Vb/V	Vf/V	F logic data
4.46	4.15	4.08	H
4.15	0.95	3.68	H
0.95	4.15	4.05	H
0.95	0.95	0	L

Va/V	Vb/V	Vf/V	F logic data
3.68	3.76	4.11	H
3.52	0.78	3.74	H
0.78	3.74	4.05	H
0.78	0.78	0	L

Va/V	Vb/V	Vf/V	F logic data
3.26	3.44	4.13	H
3.05	0.69	3.78	H
0.69	3.21	4.05	H
0.69	0.69	0	L

观察数据与图片可知，只要A或B中任意一方输入高电平，输出F为高电平；输入A,B均为低电平，输出F为低电平，符合或门逻辑。





2.2.3 三极管组成非门电路

图表 12 非门数据记录

Va/V	Vf/V	F logic data
0	4.8	H
2.5	0	L

2.2.4 二极管和三极管组成与非门电路


图表 13 与非门数据记录

Va/V	Vb/V	Vf/V	F logic data
4.46	4.15	0.21	L
4.15	0.95	3.70	H
0.95	4.15	4.05	H
0.95	0.95	4.26	H

Va/V	Vb/V	Vf/V	F logic data
3.68	3.76	0.11	L
3.52	0.78	3.08	H
0.78	3.74	2.75	H
0.78	0.78	3.75	H

Va/V	Vb/V	Vf/V	F logic data
4.02	3.96	4.40	L
4.16	0.69	4.29	H
0.69	4.05	4.23	H
0.69	0.69	0.36	H

观察数据与图片可知，只要A或B中任意一方输入低电平，输出F为高电平；输入A,B均为高电平，输出F为低电平，符合与非门逻辑。




2.2.5 三极管极性测量


2.2.5.1通过万用表测得三极管为 NPN 型，定下基极b。

图表 14 hFE数据记录

	hFE近似值
测试一	278
测试二	009



2. 2. 5. 2通过万用表红黑表笔分别连入三极管，测定三极管是NPN型。



图中红表笔连接 COM 插孔，黑表笔连接 V Ω mA 插孔，红表笔固定其中一个点，黑表笔分别接另外两个点都可以导通，则说明红表笔这个点就是基极 b，三极管为 NPN 型。

三、讨论、心得

与或非门的实验过程比较顺利，结果也较为符合实验要求。不过在判断三极管极性时，我们用两种方法判断得到的实验结果相反，实验后整理数据与实验图片时发现，上一组同学在实验后整理万用表时将红黑表笔插反了，我和搭档在做实验之前也没有仔细检查，导致了出现与PPT中相反的结果。不过在对电路图重新推导结果后，我们得出了三极管为NPN型的正确结论。这一次经历告诉我们，在试验前一定要仔细检查仪器，防止类似“插反了”的问题降低实验效率。

实验三——集成逻辑门电路的功能及参数测试实验

报告

课程名称： 逻辑与计算机设计基础实验 实验类型： 综合


学生姓名： 董佳旺 学号： 3190104729 同组学生姓名： 李明伟

实验地点： 紫金港东四 409 室 实验日期： 2020 年 9 月 29 日

一、操作方法与实验步骤


1.1 验证 74LS00 “与非” 门逻辑功能

1. 将芯片插入实验箱的 IC 插座中，注意芯片的方向
2. 按右图连接电路， V_{CC} 接电压 5V，地端接地线
3. 高低电平通过 S14/S15/S16/S17 拨位开关产生，
4. 以真值表顺序遍历输入 A, B 所有组合，测量 A, B 及输出 F 电压并记入下表




1.2 验证 CD4001 “或非” 门逻辑功能

1. 将芯片插入实验箱的 IC 插座中
2. 按右图连接电路， V_{CC} 接直流 5V 电压，地端接地线
3. 高低电平通过 S14/S15/S16/S17 拨位开关产生，
4. 以真值表顺序遍历输入 A, B 所有组合，测量输入端 A, B 及输出端 F 电压值，记录右表
5. 重复步骤 3~4，测量其他 3 个门的逻辑关系并判断门的好坏





1.3 测量 74LS00 逻辑门的传输延迟时间 t_{pd}

1. 将芯片插入实验箱的 IC 插座，注意芯片方向
2. 按图连接电路， V_{CC} 接 5V 电源，地端接地线
3. 将示波器接到振荡器的任何一个输入或输出端
4. 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间 (30-60ns)



1.4 测量 CD4001 逻辑门的传输延迟时间 t_{pd}


1. 将芯片插入实验箱的 IC 插座，注意芯片方向
2. 按图连接电路，VCC 接 5V 电源，地端接地线
3. 将示波器接入到振荡器的输入或输出端
4. 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间 (500-1000ns)



1.5 测量 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

1. 将芯片插入实验箱的 IC 插座
2. 按图连接电路（见下页）
3. 将直流电表分别接入 A 端和与非门的输出 $2Y$ 端
4. 从 b 端往 a 端缓慢调节电位器 W ，观察 V_i, V_o 两电压表的读数，并记录数据填入表格

5. 根据表格数据画出曲线图，并求 V_{ON} 和 V_{OFF}






V_i/V	V_o/V	V_i/V	V_o/V
0		⋮	⋮
0.2		⋮	⋮
0.4		⋮	⋮
0.6		⋮	⋮
0.8		2.0	
⋮	⋮	2.5	
⋮	V_{OFF}	3.0	
⋮	⋮	3.5	
⋮	⋮	4.0	
⋮	V_{ON}	4.5	
⋮	⋮	5.0	

二、实验结果与分析



2.1 验证 74LS00 “与非” 门逻辑功能


$V_A(V)$	$V_B(V)$	$V_F(V)$	F Logic Data
0	0	4.95	H
5.00	0	4.96	H
0	5.00	4.96	H
5.00	5.00	0	L

00	10	01	11
			

当输入 A,B 均接高电平时，F 输出为低电平;若 A,B 中有一个输入为低电平，F 输出为高电平，符合与非门逻辑关系。

测量其他门的逻辑关系：


	00	10	01	11
1				
2				



通过上表中的组图可以看出，其余各个门也符合与非门的逻辑关系，完好无损。

2.2 验证 CD4001 “或非”门逻辑功能


$V_A(V)$	$V_B(V)$	$V_F(V)$	F Logic Data
0	0	4.95	H
5.00	0	4.96	H
0	5.00	4.96	H
5.00	5.00	0	L




当输入 A,B 均接低电平时，F 输出为高电平;其他情况 F 输出均为低电平，符合或非门逻辑关系。

2.3 测量 74LS00 逻辑门的传输延迟时间 t_{pd}

74LS00 逻辑门的传输延迟时间接线图



74LS00 逻辑门的传输延迟时间示波器示数




从示波器中可以读出周期 $T = 112.0 \text{ ns}$


从而计算得到传输延时 $t_{pd} = 112.0/6 = 18.67 \text{ ns}$

2.4 测量 CD4001 逻辑门的传输延迟时间 t_{pd}

CD4001 逻辑门的传输延迟时间接线图



CD4001 逻辑门的传输延迟时间示波器示数




从示波器中可以读出周期 $T = 346.0 \text{ ns}$


从而计算得到传输延时 $t_{pd} = 346.0/6 = 57.67 \text{ ns}$

2.5 测量 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}


2.00




2.21




2.40




2.60




2.80




3.00




3.20




3.30




3.33



3.37






测量 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF} 记录表

V_i/V	V_o/V	V_i/V	V_o/V
0.20	4.96	2.60	2.93
0.40	4.96	3.00	2.62
0.60	4.96	2.80	2.77
0.80	4.95	3.20	2.37
1.00	4.95	3.33	2.34
1.20	4.95	3.37	2.29
1.40	4.95	3.38	2.26
1.60	4.95	3.40	0.64
1.80	4.95	3.42	0.00
2.00	4.95	3.60	0.00
2.20	4.43	3.80	0.00
2.40	3.13	4.87	0.00

根据测量记录的数据，以 V_i 为横轴， V_o 为纵轴不难画出散点图，再用较为平滑的曲线连接可以得到图像如下：



三、讨论、心得

此次实验较为复杂，验证“与非”“或非”门和计算传输延迟时间实验较为简单，在完成连线后我们迅速完成了实验，而在测定开关门电平以及后续制图过程中我们遇到了一些困难：电压采用旋钮式调节，临近突变电压时万用表示数变化过快且不连续，导致数据并不十分准确。

实验四——EDA 实验平台与实验环境运用

实验报告

课程名称： 逻辑与计算机设计基础实验 实验类型： 综合

学生姓名： 李明伟 学号： 3190106234 同组学生姓名： 董佳旺


实验地点： 紫金港东四 409 室 实验日期： 2020 年 10 月 13 日

一、操作方法与实验步骤


1.问题 1

1.1.建立控制楼道灯的工程


1.1.1 依次点击菜单“File” — “New Project”




1.1.2 在对话框中设置如下：



1.1.3 在对话框中设置如下：




1.1.4 点击 Finish 完成建立




1.2. 创建 Verilog 输入源文件 LampCtrl_1.v


1.2.1 在“Sources”窗口空白右键，菜单中选择“New Source”



1.2.2 在新建源文件向导中设置如下



1.2.3 继续点击“Next”直到“Finish”




1.3. 输入楼道灯控逻辑电路 Verilog HDL 代码

1.3.1 在源代码编辑器中输入代码


```
20 //////////////////////////////////////////////////
21 module LampCtrl_1(
22     input wire clk,
23     input wire S1,
24     input wire S2,
25     input wire S3,
26     output wire F
27 );
28     parameter C_NUM = 8;
29     parameter C_MAX = 8'hFF;
30
31     reg [C_NUM-1:0] count;
32     wire [C_NUM-1:0] c_next;
33
34     initial begin //初始化
35         count = C_MAX; //计数最大值
36     end
37 //button pressed
38     assign w=S1^S2^S3;
39
40     //lamp logic
41     assign F = (count < C_MAX) ? 1'b1 : 1'b0;
42     //count<最大值时F=1;
43     // count=最大值C_MAX时为0
44     //count logic
45     always@(posedge clk)
46     begin
47         if(w == 1'b1)
48             count = 0;
49         else if(count < C_MAX)
50             count = c_next;
51     end
52     //next logic
53     assign c_next = count + 1'b1;
54
55 endmodule
```

1.3.2 检查输入代码的语法规则，并排除输入错误 在“Sources”窗口中选中文件“LampCtrl.v” 双击“Processes”窗口中“Synthesize - XST”前的运转图标，弹出的对话框中选择“Yes”。当“Synthesize - XST”前出现绿色对勾图表时，代表没有错误， 可以继续进行。




1.4. 楼道控制电路代码的综合


1.4.1 在“Sources”窗口中选中文件“LampCtrl_1.v”，在“Processes”窗口双击运行“Synthesis - XST”——“View RTL Schematic”，弹出的对话框选择“OK”



1.4.2 在“Available Elements”中选择“LampCtrl_1”，点击“Add->”，左边“Selected Elements”中会出现：“LampCtrl_1”，点击“Create Schematic”




1.4.3 检查综合的电路结构是否与设计目标一致




1.5. 建立基准测试波形文件：LampCtrl_1_sim.tbw

1.5.1 在“Sources”窗口空白处右键，在菜单中选择“New Source”，在新建源文件向导中设置如下：




1.5.2 继续点击“Next”直到“Finish”



1.6. 仿真激励输入波形

1.6.1 在“Design”窗口中选择“Simulation”，并选中“LampCtrl_1_sim.v”文件，输入仿真激励代码






```


25 module LampCtrl_1_sim;
26
27 // Inputs
28 reg clk;
29 reg S1;
30 reg S2;
31 reg S3;
32
33 // Outputs
34 wire F;
35
36 // Instantiate the Unit Under Test (UUT)
37 LampCtrl_1 uut (
38     .clk(clk),
39     .S1(S1),
40     .S2(S2),
41     .S3(S3),
42     .F(F)
43 );
44
45 initial begin
46     // Initialize Inputs
47     clk = 0;
48     S1 = 0;
49     S2 = 0;
50     S3 = 0;
51
52     #600 S1 = 1;
53     #20 S1 = 0;
54     #6000 S2 = 1;
55     #20 S2 = 0;
56     #6000 S3 = 1;
57     #20 S3 = 0;
58 end
59
60 always begin
61     #10 clk = 0;
62     #10 clk = 1;
63 end
64 endmodule

```


1.6.2 在“Design”窗口选中“LampCtrl_1_sim.v”文件，“在“Processes”窗口双击“Behavioral Check Syntax”，弹出的对话框选择“Yes”，通过后再双击“Simulate Behavioral Model”，此时会打开模拟程序软件 ISim



1.6.3 ISE14.7 模拟运行结果只显示最后 1NS 的波形,所以看不到真实波形。点击“Zoom to Full View” () 全屏显示可以看到 1 μ s 的全部波形




1.6.4 查看运行到 19 μ s 的波形




1.7. 建立用户时序约束并为模块的端口指定引脚分配

1.7.1 在“Sources”窗口空白处右键，菜单中选择“New Source”，在新建源文件向导中设置如下：



1.7.2 点击“Next”直到“Finish”



1.7.3 在“K7.ucf”中输入代码


```
1 NET"clk"LOC = AC18 | IOSTANDARD=LVCOS18 ;
2 NET"S1"LOC = AA10 | IOSTANDARD=LVCOS15;
3 NET"S2"LOC = AB10 | IOSTANDARD=LVCOS15;
4 NET"S3"LOC = AA13 | IOSTANDARD=LVCOS15;
5 NET"F"LOC = AF24 | IOSTANDARD=LVCOS33; |
```

1.7.4 修改计数器为 28 位


```
20 //////////////////////////////////////////////////
21 module LampCtrl_1(
22     input wire clk,
23     input wire S1,
24     input wire S2,
25     input wire S3,
26     output wire F
27 );
28     parameter C_NUM = 28;
29     parameter C_MAX = 28'hFFFF_FFF;
30
31     reg [C_NUM-1:0] count;
32     wire [C_NUM-1:0] c_next;
33
34     initial begin //初始化
35         count = C_MAX; //计数最大值
36     end
37 //button pressed
38 assign w=S1^S2^S3;
39
40 //lamp logic
41 assign F = (count < C_MAX) ? 1'b1 : 1'b0;
42 //count<最大值时F=1;
43 // count=最大值C_MAX时为0
44 //count logic
45 always@(posedge clk)
46 begin
47     if(w == 1'b1)
48         count = 0;
49     else if(count < C_MAX)
50         count = c_next;
51 end
52 //next logic
53 assign c_next = count + 1'b1;
54
55 endmodule
56
57
```

1.8 下载到 SWORD 板

1.8.1 “Processes” 窗口中点开 “Config Target Device”，双击 “Manage Configuration Project(iMPACT)” 选项，出现如下 IMPACT 窗口



1.8.2 双击 “Boundary Scan” 弹出下载编辑窗口（边界扫描），鼠标右键选择 “Initialize Chain”，系统自动查找已连接在电脑上的开发平台 JTAG 下载链。出现 “XCK160t” 容器，右击，选择 “Assign New Configuration File” 窗口，找到工程目录，选择 “.bit” 文件，在弹出的 “Attach SPI or BPI PROM” 窗口单击 “No”，“Device Programming Properties” 窗口单击 “Yes”。右击容器，单击 “Program” 下载到 SWORD 板上。窗口下方出现 “SUCCESS” 后，即可以拨动开关，进行实验



```

//LampCtrl_1.v
`timescale 1ns / 1ps
module LampCtrl(
    input wire clk,
    input wire S1,
    input wire S2,
    input wire S3,
    output wire F
);
    parameter C_NUM = 8;
    parameter C_MAX = 8'hFF;
    reg [C_NUM-1:0] count;
    wire [C_NUM-1:0] c_next;

    initial begin //初始化
        count = C_MAX; //计数最大值
    end

    //button pressed
    assign w=S1^S2^S3;
    //lamp logic
    assign F = (count < C_MAX) ? 1'b1 : 1'b0;
    //count<最大值时 F=1;
    // count=最大值 C_MAX 时为 0
    //count logic
    always@(posedge clk)
    begin
        if(w == 1'b1)
            count = 0;
        else if(count < C_MAX)
            count = c_next;
    end

    //next logic
    assign c_next = count + 1'b1;
endmodule

```

```

//LampCtrl_1_sim.v
module lamp_ctrl_sim;
    // Inputs
    reg clk;
    reg S1;
    reg S2;
    reg S3;
    // Outputs
    wire F;
    // Instantiate the Unit Under Test (UUT)
    lamp_ctrl uut (
        .clk(clk),
        .S1(S1),
        .S2(S2),
        .S3(S3),
        .F(F)
    );
    initial begin
        // Initialize Inputs
        clk = 0;
        S1 = 0; S2 = 0; S3 = 0;

        #600 S1 = 1;
        #20 S1 = 0;
        #6000 S2 = 1;
    end
endmodule

```

```

        #20 S2 = 0;
        #6000 S3 = 1;
        #20 S3 = 0;
    end

    always begin
        #10 clk = 0;
        #10 clk = 1;
    end
end
endmodule

//K7.ucf
NET"clk"LOC = AC18 | IOSTANDARD=LVC MOS18 ;
NET"S1"LOC = AA10 | IOSTANDARD=LVC MOS15;
NET"S2"LOC = AB10 | IOSTANDARD=LVC MOS15;
NET"S3"LOC = AA13 | IOSTANDARD=LVC MOS15;
NET"F"LOC = AF24 | IOSTANDARD=LVC MOS33;

```


2.问题 2(以图形方式输入逻辑功能描述)

2.1 建立控制楼道灯的工程(步骤同 1.1，略)

2.2 创建图形输入源文件 LampCtrl_Draw_1.sch

2.2.1 在“Sources”窗口空白右键，菜单中选择“New Source”


2.2.2 在新建源文件向导中设置如下




2.
2.3 点
击“Ne
xt”直
到“Fin
ish”

2.3 输入楼道灯控逻辑电路

2.3.1 在 Sources 窗口中选择 Symbols 选项卡，配合 Schematic Editor 工具条输入原理图，如图



2.3.2 检查设计错误



2.3.3 查看输入电路的硬件描述代码: 在 Sources 窗口中选择 Sources for: Synthesis / Implementation, 选中 LampCtrl_Draw_1.sch 图标, 在 Processes 窗口 Processes 选项卡中展开 Design Utilities 并双击 View HDL Functional Model

```

module LampCtrl_Draw_1(S1,
                        S2,
                        S3,
                        Buzzer,
                        F,
                        LED);

    input S1;
    input S2;
    input S3;
    output Buzzer;
    output F;
    output [0:6] LED;

    wire XLXN_6;
    wire XLXN_7;
    wire XLXN_8;
    wire XLXN_9;
    wire XLXN_20;
    wire XLXN_22;
    wire XLXN_25;
    wire XLXN_72;

```

```

    INV XLXI_1 (.I(S1),
                .O(XLXN_22));
    INV XLXI_2 (.I(S2),
                .O(XLXN_20));
    INV XLXI_4 (.I(S3),
                .O(XLXN_25));
    AND3 XLXI_6 (.I0(XLXN_25),
                 .I1(XLXN_20),
                 .I2(S1),
                 .O(XLXN_6));
    AND3 XLXI_7 (.I0(XLXN_25),
                 .I1(S2),
                 .I2(XLXN_22),
                 .O(XLXN_7));
    AND3 XLXI_8 (.I0(S3),
                 .I1(XLXN_20),
                 .I2(XLXN_22),
                 .O(XLXN_8));
    AND3 XLXI_9 (.I0(S3),
                 .I1(S2),
                 .I2(S1),
                 .O(XLXN_9));
    OR4 XLXI_10 (.I0(XLXN_9),
                 .I1(XLXN_8),
                 .I2(XLXN_7),
                 .I3(XLXN_6),
                 .O(XLXN_72));
    INV XLXI_32 (.I(XLXN_72),
                 .O(F));
    VCC XLXI_33 (.P(Buzzer));
    VCC XLXI_66 (.P(LED[0]));
    VCC XLXI_67 (.P(LED[1]));
    VCC XLXI_68 (.P(LED[2]));
    VCC XLXI_69 (.P(LED[3]));
    VCC XLXI_70 (.P(LED[4]));
    VCC XLXI_71 (.P(LED[5]));
    VCC XLXI_72 (.P(LED[6]));
endmodule

```

2.3 仿真激励输入

2.3.1 建立基准测试波形文件 LampCtrl_Draw_1_sim.tbw (同 1.6)


2.3.2 输入代码

```

26         initial begin
27             S1 = 0;
28             S2 = 0;
29             S3 = 0;
30             S1 = 0;
31             S2 = 0;
32             S3 = 0;
33             #50 S1 = 1;
34             #50 S1 = 0;
35             S2 = 1;
36             #50 S1 = 1;
37             #50 S1 = 0;
38             S2 = 0;
39             S3 = 1;
40             #50 S1 = 1;
41             #50 S1 = 0;
42             S2 = 1;
43             #50 S1 = 1;
44             #50 S1 = 0;
45             S2 = 0;
46             S3 = 0;
47         end
48         //`endif
49     endmodule


```

2.3.3 查看波形



2.3.4 另一种激励方式

```
24 // Initialize Inputs
25 //`ifdef auto_init
26 integer i;
27 initial begin
28     S1 = 0;
29     S2 = 0;
30     S3 = 0;
31     for(i=0;i<=8;i=i+1)begin
32         {S3,S2,S1} <= i;
33         #50;
34     end
35 end
36 endmodule
37
```



2.4 建立用户时序约束并为模块的端口指定引脚分配


2.4.1 建立引脚分配文件(同 1.7.1)

2.4.2 输入代码


```
1 NET"S1"LOC=AA10 | IOSTANDARD=LVC MOS15;#电压说明
2 NET"S2"LOC=AB10 | IOSTANDARD=LVC MOS15;
3 NET"S3"LOC=AA13 | IOSTANDARD=LVC MOS15;
4 NET"F"LOC=AF24 | IOSTANDARD=LVC MOS33;
```

2.5 下载到 SWORD 板

2.5.1 “Processes” 窗口中点开“Config Target Device”，双击“Manage Configuration Project(iMPACT)”选项，出现如下 IMPACT 窗口



2.5.2 双击“Boundary Scan”弹出下载编辑窗口（边界扫描），鼠标右键选择“Initialize Chain”，系统自动查找已连接在电脑上的开发平台 JTAG 下载链。出现“XCK160t”容器，右击，选择“Assign New Configuration File”窗口，找到工程目录，选择“.bit”文件，在弹出的“Attach SPI or BPI PROM”窗口单击“No”，“Device Programming Properties”窗口单击“Yes”。右击容器，单击“Program”下载到 SWORD 板上。窗口下方出现“SUCCESS”后，即可以拨动开关，进行实验




```

//LampCtrl_Draw_1.v
module Lampcontrol(S1,S2, S3, Buzzer, F, LED);
    input S1;
    input S2;
    input S3;
    output Buzzer;
    output F;
    output [6:0] LED;
    wire NS1;
    wire NS2;
    wire NS3;
    wire S1NS2NS3;
    wire S1S2S3;
    wire S2NS1NS3;
    wire S3NS1NS2;
    AND3 AND3_1 (.I0(NS3),
                .I1(NS2),
                .I2(S1),
                .O(S1NS2NS3));
    AND3 AND3_2 (.I0(NS3),
                .I1(S2),
                .I2(NS1),
                .O(S2NS1NS3));
    AND3 AND3_3 (.I0(S3),
                .I1(NS2),
                .I2(NS1),
                .O(S3NS1NS2));
    AND3 AND3_4 (.I0(S1),
                .I1(S2),
                .I2(S3),
                .O(S1S2S3));
    INV INV_1 (.I(S1),
              .O(NS1));
    INV INV_2 (.I(S2),
              .O(NS2));
    INV INV_3 (.I(S3),
              .O(NS3));
    OR4 OR4_1 (.I0(S1S2S3),
              .I1(S3NS1NS2),
              .I2(S2NS1NS3),
              .I3(S1NS2NS3),
              .O(F));
    VCC VCC_B (.P(Buzzer));
    VCC VCC_0 (.P(LED[0]));
    VCC VCC_1 (.P(LED[1]));
    VCC VCC_2 (.P(LED[2]));
    VCC VCC_3 (.P(LED[3]));
    VCC VCC_4 (.P(LED[4]));
    VCC VCC_5 (.P(LED[5]));
    VCC VCC_6 (.P(LED[6]));
endmodule

```

```

//LampCtrl_Draw_1_sim.v
module LampCtrl_LampCtrl_sch_tb();
// Inputs
    reg S1;
    reg S2;
    reg S3;

// Output

```

```

    wire F;

// Bidirs

// Instantiate the UUT
    LampCtrl UUT (
        .S1(S1),
        .S2(S2),
        .S3(S3),
        .F(F)
    )
// Initialize Inputs
// `ifdef auto_init
    initial begin
        S1 = 0;
        S2 = 0;
        S3 = 0;
        #50 S1 = 1;
        #50 S1 = 0;
        S2 = 1;
        #50 S1 = 1;
        #50 S1 = 0;
        S2 = 0;
        S3 = 1;
        #50 S1 = 1;
        #50 S1 = 0;
        S2 = 1;
        #50 S1 = 1;
        #50 S1 = 0;
        S2 = 0;
        S3 = 0;
    end
// `endif
Endmodule

//K7.ucf
NET"S1"LOC=AA10 | IOSTANDARD=LVCMOS15;#电压说明
NET"S2"LOC=AB10 | IOSTANDARD=LVCMOS15;
NET"S3"LOC=AA13 | IOSTANDARD=LVCMOS15;
NET"F"LOC=AF24 | IOSTANDARD=LVCMOS33 ;#D8
#NET"Buzzer"LOC=AF25 | IOSTANDARD=LVCMOS33 ;
#NET"LED[0]"LOC=W23 | IOSTANDARD=LVCMOS33 ;#D1
#NET"LED[1]"LOC=AB26 | IOSTANDARD=LVCMOS33 ;#D2
#NET"LED[2]"LOC=Y25 | IOSTANDARD=LVCMOS33 ;#D3
#NET"LED[3]"LOC=AA23 | IOSTANDARD=LVCMOS33 ;#D4
#NET"LED[4]"LOC=Y23 | IOSTANDARD=LVCMOS33 ;#D5
#NET"LED[5]"LOC=Y22 | IOSTANDARD=LVCMOS33 ;#D6
#NET"LED[6]"LOC=AE21 | IOSTANDARD=LVCMOS33 ;#D7

```

二、讨论心得

此次实验不同于前三次的实验，主要是熟悉 ISE 软件的使用，与课程内容较为相关，在实验过程中,我遇到了 PPT 中几乎所有的 bug，仔细分析后排出了问题，也为后续实验打下了基础。

三、个人照片

