

浙江大学

本科实验报告

课程名称:	数字逻辑电路设计
姓 名:	王传宇
学 院:	计算机科学与技术学院
专 业:	计算机科学与技术
邮 箱:	3250102681@zju.edu.cn
QQ 号:	3801249104
电 话:	15118159101
指导教师:	洪奇军
报告日期:	2026 年 3 月 26 日

浙江大学实验报告

课程名称: 数字逻辑设计实验 实验类型: 综合
实验项目名称: VIVADO 介绍&模块封装
学生姓名: 王传宇 学号: 3250102681 同组学生姓名: 齐思航
实验地点: 紫金港东四 509 室 实验日期: 2026 年 3 月 26 日

一、操作方法与实验步骤

1. Logisim 电路设计与导出

- 在 Logisim 中绘制三输入异或门电路
- 通过手动切换输入, 记录真值表
- 将电路导出为 Verilog 文件

2. Vivado 工程创建与文件导入

- 创建 Vivado 工程, 选择合适的 FPGA 型号 (XC7K160TFFG-2L)
- 导入 Logisim 生成的 Verilog 文件作为设计源文件
- 导入提供的约束文件 (.xdc) 和仿真文件 (.tb)

3. 行为仿真

- 运行行为仿真, 观察波形图
- 将波形与真值表对照, 验证逻辑一致性
- 记录关键波形

4. 综合、实现、生成 Bitstream

- 执行综合、实现、生成比特流
- 说明约束文件的作用 (引脚绑定、电平标准)


5. 硬件验证

- 连接 Sword 开发板, 下载比特流
- 通过拨码开关改变三个输入, 观察输出 LED
- 记录输入输出情况, 与仿真结果对比

二、实验结果与分析

1、Logisim 电路设计与导出

首先，在 Logisim 中绘制电路并重命名各输入输出如下：



此为三输入异或门（或称三输入奇校验电路），通过手动调节 I0、I1 和 I2，得到如下真值表：




I0	I1	I2	res
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

观察到，当且仅当三个输入中存在奇数个高电平时，输出 res 为高电平，符合三输入异或门的逻辑。

接下来，将该电路导出为 Verilog 文件（图略）。


2、Vivado 工程创建与文件导入

首先, 创建 Vivado 工程, 选择 FPGA 型号 XC7K160TFFG-2L, 导入 Verilog。再导入提供好的仿真文件 (.tb) 和约束文件 (.xdc), 展示如下:



3、行为仿真

进入行为仿真界面，调试好参数（仿真时间 $10\mu s$ ），点击仿真，得到波形图如下：



不难看出，当且仅当三个输入中存在奇数个高电平时，输出 res 为高电平，符合三输入异或门逻辑。

4、综合、实现、生成 Bitstream

首先，需要修改如下约束，使端口 I2 分配到引脚 AA13 上，输入/输出标准为 LVCMOS15：


```
set_property PACKAGE_PIN AA13 [get_ports {I2}]
set_property IOSTANDARD LVCMOS15 [get_ports {I2}]
```

然后，点击右下角 Generate Bitstream，可多尝试几次直到导出成功。

5、硬件验证

首先，找一块没有损坏的 Sword 开发板，将其与电脑连接，发现 Vivado 中弹出下载成功的提示。将 Sword 进行编程。

编程完成后，拨动 Sword 最右边三个开关（从右向左分别代表 I0、I1、I2），观察 LED 灯亮起情况，记录如下：



观察到，当且仅当三个输入中存在奇数个高电平时，LED 灯亮起、输出为高电平，符合三输入异或门逻辑。

三、讨论和心得

这次实验基本没有卡太久的地方。刚开始在 Logisim 里只是照着连电路，后来通过列真值表才意识到本质其实就是一个三输入异或，相当于在做奇偶校验，这一点在后面的仿真和上板验证里也都对上了。从电路 → Verilog → 仿真 → 上板这一整套流程走下来，对 EDA 设计流程的理解更清晰了一点，也更能体会到 Verilog 本质是在“描述硬件”而不是写普通程序。尤其是仿真这一步，相当于是上板之前的一个保险。不过在 Sword 板下载这一步一开始连续遇到了两块损坏的开发板，当时一度以为是自己的代码或者流程出问题了，排查了挺久，后面换板子才正常，希望实验室设备可以更新一下。总体来说，这次实验体验还不错，也算是第一次比较完整地把一个逻辑从抽象做到硬件实现，希望下次实验也别翻车。