

浙江大学

本科实验报告

课程名称: 数字逻辑电路设计

姓 名: 王河铸

学 院: 计算机科学与技术学院

专 业: 计算机科学与技术

指导教师: 洪奇军

报告日期: 2021 年 9 月 16 日

浙江大学实验报告

课程名称: 数字逻辑设计 实验类型: 综合

实验项目名称: 常用电子仪器的使用

学生姓名: 王河铸 学号: 3200105921 同组学生姓名: 胡诗雅

实验地点: 紫金港东四 509 室 实验日期: 2021 年 9 月 16 日

一、操作方法与实验步骤

1. 用示波器测量正弦波信号

通过选择频率范围开关和频率调节旋钮使 YB1638 型函数信号发生器发出频率分别为 100Hz、10KHz 和 100KHz 的正弦波, 用示波器测出上述信号的周期和频率, 比较是否与刻度值相一致

2. 测量 YB1638 信号发生器输出电压

让信号发生器输出 1KHz(最好 50Hz)、 V_p-p : 4V-6V 任意的正弦波信号, 将信号发生器的输出接到示波器, 用示波器测量幅值

用万用表交流档测量信号发生器输出的信号的幅值

折算有效值与万用表用交流档读取值有效值进行比较

3. 测量试验箱中的直流电源

将红表笔插入 $V\Omega mA$ 插孔, 黑表笔插入 COM 插孔。

将功能开关量程置于直流量程, 将测试笔连接到待测电路上, 红表笔所接端的极性将同时显示在显示器上。

用示波器和万用表来测量实验台上的一组直流稳压电源的输出, 并记录测量结果。

4. 用万用表测二极管的单向导通特性




将表笔插入“COM”插孔, 红表插入“ $V\Omega$ ”插孔, 此时红表笔极性为“+”。

将万用表功能量程开关置于“ ”位置, 把红黑表笔分别接到二极管的两极

二、实验结果与分析

1. 用示波器测量正弦波信号





	函数发生器输出	示波器读数	灵敏度	实测值	
峰峰值	3. 7V	7. 4Div	0. 5V/Div	3. 5V	
周期/频率	100Hz	5. 0Div	2. 000ms/Div	10ms	107Hz
峰峰值	7. 0V	7Div	1. 00V/Div	6. 8V	
周期/频率	9. 998KHz	5Div	20. 00 μ s/Div	100. 0 μ s	10. 00KHz
峰峰值	9. 0V	4. 5Div	2. 00V/Div	8. 8V	
周期/频率	100KHz	5Div	2. 000 μ s/Div	10 μ s	100KHz

	信号发生器输出 100Hz
	信号发生器输入 9. 998KHz
	信号发生器输入 100. 0KHz

2. 测量 YB1638 信号发生器输出电压


函数发生器输出频率	示波器读取值		折算有效值	万用表读取值
49. 99Hz	4. 6Div	1. 00V/Div	1. 626V	1. 646V
1. 001KHz	2. 8Div	2. 00V/Div	1. 980V	1. 993V

10.00KHz	5.6Div	1.00V/Div	1.980V	1.776V
100Khz	5.6Div	1.00V/Div	1.980V	万用表不能测量

	信号发生器输出 49.99Hz
	信号发生器输出 1.001KHz
	信号发生器输出 10.00KHz
	信号发生器输出 100KHz


3. 测量试验箱中的直流电源

直流稳压电源输出	示波器读数	灵敏度	示波器折算值	万用表读数
5.0V	5Div	1.00V/Div	5V	4.93V



万用表读数略小于示波器折算值和稳压电源输出,判断误差产生可能是因为导线电阻及万用表内电阻导致。

4. 用万用表测二极管的单向导通特性



当万用表显示数字为 0.584 式,二极管正向导通,若显示数字为 1,则二极管反向截止,此时电阻为无穷大。

三、讨论、心得

这是第一次接触实验,见到实验器材的时候感到很新鲜很陌生。尤其是操作的时候根本不知道怎么操作,导致一阵手忙脚乱,示波器读数也不知道怎么读,最后还是在老师和同学的帮助下才有了更好的理解,后来做实验的时候也是逐渐熟练,速度加快,最后还是较为顺利地做完了实验。此次实验数据基本准确,误差基本在允许范围之内,并且对示波器等实验仪器地使用更加熟练,可以说实验还是比较成功的。

浙江大学

本科实验报告

课程名称:	数字逻辑电路设计
姓 名:	王河铸
学 院:	计算机科学与技术学院
专 业:	计算机科学与技术
指导教师:	洪奇军
报告日期:	2020 年 9 月 23 日

浙江大学实验报告

课程名称: 数字逻辑设计 实验类型: 综合

实验项目名称: 基本开关电路

学生姓名: 王河铸 学号: 3200105921 同组学生姓名: 韩恺荣

实验地点: 紫金港东四 509 室 实验日期: 2020 年 9 月 22 日

一、操作方法与实验步骤

1. 用二极管实现正逻辑“与门”

在实验箱中通过导线连接电路,检查二极管、电源电压和极性、电阻值等是否连接正确

Vcc 接实验箱中+5V 直流电源。

输入高低电平通过开关 S1/S2/S3/S4/S5/S6 产生。输入 A, B 的不同电平组合,用万用表或实验箱中的直流电压表测量 A, B 及对应输出 F 的电压值。最后判断逻辑关系是否满足 $Y = A B$

2. 用二极管实现正逻辑“或门”

在实验箱中连接电路,检查二极管、电源电压和极性、电阻值等是否连接正确
输入高低电平通过开关 S1/S2/S3/S4/S5/S6 产生。输入 A, B 的不同电平组合,用万用表或实验箱中的直流电压表测量输入 A, B 及对应输出 F 的电压值。最后判断逻辑值是否满足 $F = A + B$

3. 用三极管实现正逻辑“非门”

根据右图在实验箱上连好电路,检查三极管及电源极性、电阻值是否等是否连接正确。

将+5V 直流电源接入 VCC 端

输入 A 端的高、低电平用开关 S1/S2/S3/S4/S5/S6 产生。测量 A 和输出端 F 对应的电压值,填入右表。

判断逻辑关系是否满足 $F = A$

4. 用晶体管实现正逻辑“与非门”

在实验箱上连好电路,检查二极管、三极管及电源极性、电阻值等是否正确。

将 +5V 直流电源接入 VCC

输入 A, B 端的高、低电平用开关 S1/S2/S3/S4/S5/S6 产生。测量 A, B 及输出端 F 对应的电压值,填入右表。

判断逻辑关系是否满足 $F = AB$


5. 三极管极性测量

将万用表红表笔插入 $V\Omega mA$ 插孔，黑表笔插入 COM 插孔，先判断被测三极管是 PNP 还是 NPN 型，定下基极 b
将功能量程置于 hFE 位置，把三极管插入面板上三极管测试插座，基极 b 要插对，集电极 c 和发射极 e 随便插
从显示屏上读取 hFE 近似值，若该值较大，说明三极管 c, e 极与插座上的 c, e 极对应；若该值很小，说明这时的三极管 c, e 极插反，应把 c, e 极对调后再读取 hFE 值

二. 实验结果与分析

1. 用二极管实现正逻辑“与门”

	Va/V	Vb/V	Vf/V	F 逻辑值
1	0.136	0.136	0.679	L
2	0.136	0.136	0.679	L
3	0.136	4.53	0.703	L
4	4.53	4.53	4.15	H



由结果可知， A/B 任意为低电平， F 为低电平，均为高电平时 F 为高电平，符合与门逻辑。


2. 用二极管实现正逻辑“或门”

Va/V	Vb/V	Vf/V	F 逻辑值
4.44	4.16	4.14	H
4.19	0.095	3.73	H
0.095	4.16	3.73	H

0.095	0.095	0	L
-------	-------	---	---

Va/V	Vb/V	Vf/V	F 逻辑值
3.78	3.78	4.16	H
3.78	0.095	3.7	H
0.095	3.78	3.73	H
0.095	0.095	0	L


Va/V	Vb/V	Vf/V	F 逻辑值
3.27	3.27	4.18	H
3.27	0.095	3.73	H
0.095	3.27	3.73	H
0.095	0.095	0	L



由实验数据可知，输入 A,B 都接地时，输出 F 为低电平；只要 A,B 中有高电平，输出 F 为高电平，符合或门逻辑关系。

3. 用三极管实现正逻辑“非门”

Va/V	Vf/V	F 逻辑值
0	0.175	L
0	4.15	H
0	0.188	L
0	4.15	H
0	0.167	L
0	4.15	H




4. 用晶体管实现正逻辑“与非门”

Va/V	Vb/V	Vf/V	F 逻辑值
4.44	4.16	0.222	L
4.19	0	4.52	H
0	4.16	4.51	H
0	0	4.52	H

Va/V	Vb/V	Vf/V	F 逻辑值
3.78	3.78	0.231	L
3.78	0	4.53	H
0	3.78	4.53	H
0	0	4.53	H

Va/V	Vb/V	Vf/V	F 逻辑值
3.27	3.27	0.168	L
3.27	0	4.15	H
0	3.27	4.14	H
0	0	4.15	H



由数据知，AB 任一输入为低电平，F 输出为高电平，AB 均为高电平，F 输出为低电平，符合与非门逻辑。

5. 三极管极性测量

通过万用表测得三极管为 NPN 型，定下基极 b
hFE 数据记录

	hFE 近似值
测试一	290
测试二	009

测试一 hFE 较大，测试二较小，则测试一中 c, e 级与插座上 c, e 对应，测试二相反，三极管为 NPN 型。

三、讨论、心得

此次实验是被大佬带着做的，全程基本就是跟着拍照以及找导线，导致自己的思路并没有很好的跟上，最后在填写实验数据的时候也感觉自己的实验数据并不全。虽然此次小组实验很顺利，但对自己来说这次实验其实并不是很成功，对实验的电路以及最终的数据处理这些都并不是很熟悉，希望下次有机会能够重新自己时间一遍

浙江大学

本科实验报告

课程名称: 数字逻辑电路设计

姓 名: 王河铸

学 院: 计算机科学与技术学院

专 业: 计算机科学与技术

指导教师: 洪奇军

报告日期: 2020 年 10 月 7 日

浙江大学实验报告

课程名称: 数字逻辑设计 实验类型: 综合

实验项目名称: 集成逻辑门电路的功能及参数测试


学生姓名: 王河铸 学号: 3200105921 同组学生姓名: 李毅桐 张柯尧

实验地点: 紫金港东四 509 室 实验日期: 2020 年 9 月 29 日

一、操作方法与实验步骤

1. 验证集成电路 74LS00 “与非”门的逻辑功能


将芯片插入实验箱的 IC 插座中, 注意芯片的方向
按右图连接电路, VCC 接电压 5V, 地端接地线
高低电平通过 S14/S15/S16/S17 拨位开关产生,
以真值表顺序遍历输入 A, B 所有组合, 测量 A, B 及输出 F 电压并记入右表



$V_B(V)$	$V_A(V)$	$V_F(V)$

2. 验证集成电路 CD4001 “或非”门的逻辑功能


将芯片插入实验箱的 IC 插座中
按右图连接电路, VCC 接直流 5V 电压, 地端接地线
高低电平通过 S14/S15/S16/S17 拨位开关产生,
以真值表顺序遍历输入 A, B 所有组合, 测量输入端 A, B 及输出端 F 电压值, 记录右表
重复步骤 3~4, 测量其他 3 个门的逻辑关系并判断门的好坏



$V_B(V)$	$V_A(V)$	$V_F(V)$


3. 测量集成电路 74LS00 逻辑门的传输延迟时间 t_{pd}

将芯片插入实验箱的 IC 插座，注意芯片方向
 按图连接电路，VCC 接 5V 电源，地端接地线
 将示波器接入到振荡器的输入或输出端
 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间



4. 测量集成电路 CD4001 逻辑门的传输延迟时间 t_{pd}

将芯片插入实验箱的 IC 插座，注意芯片方向
 按图连接电路，VCC 接 5V 电源，地端接地线
 将示波器接入到振荡器的输入或输出端
 调节频率旋钮，测量 V_o 的波形，读出周期 T 并计算传输延迟时间



5. 测量集成电路 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}


将芯片插入实验箱的 IC 插座

按图连接电路（见下页）

将直流电表分别接入 A 端和与非门的输出 2Y 端

从 b 端往 a 端缓慢调节电位器 W，观察 V_i , V_o 两电压表的读数，并记录数据填入表格

根据表格数据画出曲线图，并求 V_{ON} 和 V_{OFF}




V_i/V	V_o/V	V_i/V	V_o/V
0		:	⋮
0.2		:	⋮
0.4		:	⋮
0.6		:	⋮
0.8		2.0	
:	:	2.5	
:	V_{OFF}	3.0	
:	:	3.5	
:	:	4.0	
:	V_{ON}	4.5	
:	:	5.0	

二、实验结果与分析

1. 验证集成电路 74LS00 “与非” 门的逻辑功能


V_A (V)	V_B (V)	V_F (V)	F Logic Data
0	0	4.88	H
0	5.00	4.88	H
5.00	0	4.88	H
5.00	5.00	0.006	L



当 AB 均输入高电平时，F 输出为低电平，AB 至少一输入低电平时，F 输出为高电平，符合与非门逻辑

2. 验证集成电路 CD4001 “或非” 门的逻辑功能



V_A (V)	V_B (V)	V_F (V)	F Logic Data
0	0	4.82	H
5.00	0	0	L
0	5.00	0	L
5.00	5.00	0	L



AB 均为低电平时，F 输出为高电平，其他情况下 F 输出均为低电平，符合或非门逻辑

3. 测量集成电路 74LS00 逻辑门的传输延迟时间 t_{pd}


74LS00 逻辑门的传输延迟时间接线图	74LS00 逻辑门的传输延迟时间示波器示数
----------------------	------------------------




由示波器可读出周期 $T=21.65\text{ns}$
 则传输延迟时间 $t_{pd}=T/6=3.61\text{ns}$

4. 测量集成电路 CD4001 逻辑门的传输延迟时间 t_{pd}

集成电路 CD4001 逻辑门的传输延迟时间接线图




集成电路 CD4001 逻辑门的传输延迟时间示波器示数












由示波器可知周期 $T=356.00\text{ns}$
 传输延迟时间 $t_{pd}=T/6=59.33\text{ns}$





5. 测量集成电路 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF}

0.10



0.40	 A digital multimeter (DT-9208T) is connected to a circuit board. The left display shows 0.40 and the right display shows 490. The circuit board is green with various components and wires.
0.80	 A digital multimeter (DT-9208T) is connected to a circuit board. The left display shows 0.80 and the right display shows 489. The circuit board is green with various components and wires.
1.20	 A digital multimeter (DT-9208T) is connected to a circuit board. The left display shows 1.20 and the right display shows 489. The circuit board is green with various components and wires.
1.60	 A digital multimeter (DT-9208T) is connected to a circuit board. The left display shows 1.60 and the right display shows 489. The circuit board is green with various components and wires.
1.99	 A digital multimeter (DT-9208T) is connected to a circuit board. The left display shows 1.99 and the right display shows 470. The circuit board is green with various components and wires.

2. 20	
2. 50	
2. 70	
2. 90	


3. 10	
3. 19	
3. 28	
3. 60	

测量集成电路 74LS00 传输特性与开关门电平 V_{ON} 和 V_{OFF} 记录表

V_i/V	V_o/V	V_i/V	V_o/V
0. 10	4. 91	2. 70	2. 63
0. 40	4. 90	2. 90	2. 15
0. 80	4. 89	3. 10	2. 02
1. 20	4. 89	3. 19	1. 93

1.60	4.89	3.28	0.03
1.99	4.70	3.60	0.00
2.20	3.82	4.00	0.00
2.50	3.18	4.50	0.00
		4.78	0.00

根据实验数据，以 V_i 为横轴， V_o 为纵轴可画出散点图，再用平滑曲线连接即可画出图像：



三、讨论、心得

此次实验在实验二的基础上还是没有遇到太大的困难的，计算也比较简单，主要问题出在连接电路的过程中，在电路连接成功之后做实验就一气呵成了。验证“与非”“或非”的实验都比较顺利，实验之后也对 74LS00 和 CD4001 的逻辑门有了更好的了解。而在最后测量 74LS00 的开关门电平时，在某个节点的位置电压会突变的很快，在调解时可能会出现误差导致数据并不准确，这也是在实验过程中需要注意的，调节时要谨慎，尽量减小误差。

浙江大学

本科实验报告

课程名称: 数字逻辑电路设计

姓 名: 王河铸

学 院: 计算机科学与技术学院

专 业: 计算机科学与技术

指导教师: 洪奇军

报告日期: 2020 年 10 月 17 日

浙江大学实验报告

课程名称：_____ 数字逻辑设计 _____ 实验类型：_____ 综合 _____

实验项目名称：_____ EDA 实验平台与实验环境运用 _____

学生姓名：_____ 王河铸 _____ 学号：_____ 3200105921 _____ 同组学生姓名：_____


实验地点：_____ 紫金港东四 509 室 _____ 实验日期：_____ 2020 _____ 年 _____ 10 _____ 月 _____ 13 _____ 日

一、操作方法与实验步骤


问题 1

1.1 建立控制楼道灯的工程


1.1.1 点击菜单“File”-“New Project”



1.1.2 对话框中设置如下




1.1.3 对话框中设置如下




点击 Finish 完成建立

1.2 创建 Verilog 输入源文件 LampCtrl_1



1.2.1 在“Sources”窗口空白位置右键，菜单中选择“New Source”



1.2.2 在新建源文件向导中设置如下



选择“VHDL Module”，输入文件名“LampCtrl_1”，勾选“Add to project”
1.2.3 勾选 Next 直到 Finish



1.3 输入楼道灯控逻辑电路 Verilog HDL 代码

1.3.1 在源代码编译器中输入代码

```

20 //////////////////////////////////////////////////
21 module LampCtrl_1(input wire clk,
22     input wire S1,
23     input wire S2,
24     input wire S3,
25     output wire F
26 );
27     parameter C_NUM = 8;
28     parameter C_MAX = 8'hFFF_FFFF;
29
30     reg [C_NUM-1:0] count;
31     wire [C_NUM-1:0] c_next;
32
33     initial begin //初始化
34         count = C_MAX; //计数最大值
35     end
36     //button pressed
37     assign w=S1^S2^S3;
38     //lamp logic
39     assign F = ((count < C_MAX) ? 1'b1 : 1'b0);
40     //count<最大值时F=1;
41     // count=最大值C_MAX时为0
42     //count logic
43     always@(posedge clk)
44     begin
45         if(w == 1'b1)
46             count = 0;
47         else if(count < C_MAX)
48             count = c_next;
49     end
50     //next logic
51     assign c_next = count + 1'b1;
52
53 endmodule

```



1.3.2 检查输入代码的语法规则，并排除输入错误. 在“Sources”窗口中选中文件“LampCtrl.v” 双击“Processes”窗口中“Synthesize - XST”前的运转图标，弹出的对话框中选择“Yes”。当下面窗口中弹出“Process Synthesize - XST completed successfully”时表明可以运行。




Process "Synthesize - XST" completed successfully

1.4 楼道控制电路代码的综合



1.4.1 在“Sources”窗口中选中文件“LampCtrl_1.v”，在“Processes”窗口双击运行“Synthesis - XST”——“View RTL Schematic”，弹出的对话框选择“OK”



1.4.2 在“Available Elements”中选择“LampCtrl_1”，点击“Add->”，左边“Selected Elements”中会出现：“LampCtrl_1”，点击“Create Schematic”




1.4.3 检查综合的电路结构是否与设计目标一致



1.5 建立基准测试波形文件: LampCtrl_sim.tbw


1.5.1 在 Sources 窗口空白处的右键菜单中选择 New Source

在新建源文件向导中选择源类型为: Verilog Test Fixture, 输入文件名 LampCtrl_1_sim, 并勾选 Add to Project, 点击 Next 直到 Finish 进入编辑窗口




1.6 仿真激励输入波形

1.6.1 在“Design”窗口中选择“Simulation”，并选中“LampCtrl_1_sim.v”文件，输入仿真激励代码





1.6.2 Design 窗口选 LampCtrl_sim.v 文件，Processes 窗口双击“Behavioral Check Syntax”通过后再双击“Simulate Behavioral Model”。会打开模拟程序软件 ISim




模拟运行结果只显示最后 1NS 的波形, 所以看不到真实波形。

点击” Zoom to Full View” () 全屏显示可以看到 1us 的全部波形




1.6.4 查看 19us 波形



1.7 建立用户时序约束并为模块的端口指定引脚分配

1.7.1 在 Sources 窗口空白处的右键菜单中选择 New Source. 在新建源文件向导中选择源类型为: Implementation Constraints File, 输入文件名 K7, 并勾选 Add to Project, 点击 Finish 进入 K7.ucf 编辑窗口



1.7.2 建立引脚约束文件 k7.ucf, 输入代码如下, 同时将 LampCtrl_1 中的计数器修改为 28 位

```


1  NET"clk"LOC = AC18 | IOSTANDARD=LVC MOS18 ;
2  NET"S1"LOC = AA10 | IOSTANDARD=LVC MOS15;
3  NET"S2"LOC = AB10 | IOSTANDARD=LVC MOS15;
4  NET"S3"LOC = AA13 | IOSTANDARD=LVC MOS15;
5  NET"F"LOC = AF24 | IOSTANDARD=LVC MOS33 ;
6  |


21 module LampCtrl_1(input wire clk,
22     input wire S1,
23     input wire S2,
24     input wire S3,
25     output wire F
26 );
27     parameter C_NUM = 28;
28     parameter C_MAX = 28'hFFF_FFFF;
29

```


1.8 下载到 sword 板

1.8.1 在 Processes 窗口中, 用鼠标点开 Config Target Device, 双击 Manage Configuration Project(iMPACT) 选项, 出现如下 IMPACT 窗口





1.8.2 双击 Boundary Scan 弹出下载编辑窗口（边界扫描），鼠标右键选择 Initialize Chain，系统自动查找已连接在电脑上的开发平台 JTAG 下载链，出现“XCK160t”容器，右击，选择“Assign New Configuration File”窗口，找到工程目录，选择“.bit”文件，在弹出的“Attach SPI or BPI PROM”窗口单击“No”，“Device Programming Properties”窗口单击“OK”。右击容器，单击“Program”下载到 SWORD 板上。窗口下方出现“SUCCESS”后，即可以拨动开关，进行实验





2. 问题 2

2.1 建立控制楼道灯的工程（同 1.1，略）

2.2 创建图形输入源文件 LampCtrl_Draw_1.sch


2.2.1 在“Sources”窗口空白右键，菜单中选择“New Source”

2.2.2 在新建源文件向导中设置如下




2.3 输入楼道灯控逻辑电路


2.3.1 在 Sources 窗口中选择 Symbols 选项卡，配合 Schematic Editor 工具条输入原理图，如图



2.3.2 检查设计错误。双击 Check Design Rules



2.3.3 查看输入电路的硬件描述代码



```
23 module LampCtrl_Draw_1(S1, 47      AND3  XLXI_4 (.IO(XLXN_6),
24                        S2, 48      .I1(XLXN_4),
25                        S3, 49      .I2(S1),
26                        F); 50      .O(XLXN_18));
27                        51      AND3  XLXI_5 (.IO(XLXN_6),
28      input S1;           52      .I1(S2),
29      input S2;           53      .I2(XLXN_1),
30      input S3;           54      .O(XLXN_19));
31      output F;          55      AND3  XLXI_6 (.IO(S3),
32                        56      .I1(XLXN_4),
33      wire XLXN_1;        57      .I2(XLXN_1),
34      wire XLXN_4;        58      .O(XLXN_20));
35      wire XLXN_6;        59      AND3  XLXI_7 (.IO(S3),
36      wire XLXN_18;       60      .I1(S2),
37      wire XLXN_19;       61      .I2(S1),
38      wire XLXN_20;       62      .O(XLXN_21));
39      wire XLXN_21;       63      OR4   XLXI_9 (.IO(XLXN_21),
40                        64      .I1(XLXN_20),
41      INV  XLXI_1 (.I(S1), 65      .I2(XLXN_19),
42      .O(XLXN_1));        66      .I3(XLXN_18),
43      INV  XLXI_2 (.I(S2), 67      .O(F));
44      .O(XLXN_4));        68      endmodule
45      INV  XLXI_3 (.I(S3), 69
46      .O(XLXN_6));
```

2.3 仿真激励输入

2.3.1 建立基准测试波形文件: LampCtrl_Draw_1.sim.tbw

在 Sources 窗口空白处的右键菜单中选择 New Source

在新建源文件向导中选择源类型为: Verilog Test Fixture, 输入文件名 LampCtrl_Draw_1_sim, 并勾选 Add to Project


点击 Finish 进入 LampCtrl_sim.v 编辑窗口

2.3.2 输入代码

```
//`ifdef auto_init
    initial begin
        S1 = 0;
        S2 = 0;
        S3 = 0;
        #50 S1 = 1;
        #50 S1 = 0;
        S2 = 1;
        #50 S1 = 1;
        #50 S1 = 0;
        S2 = 0;
        S3 = 1;
        #50 S1 = 1;
        #50 S1 = 0;
        S2 = 1;
        #50 S1 = 1;
        #50 S1 = 0;
        S2 = 0;
        S3 = 0;
    end
//`endif
endmodule
```


2.3.3 查看波形

(点击”Zoom to Full View” () 全屏显示可以看到 1us 的全部波形。)



2.3.4 另一种激励方式

```
// Initialize Inputs
//`ifdef auto_init
    integer i;
    initial begin
        for(i=0;i<=8;i=i+1)begin
            {S3,S2,S1} <= i;
            #50;
        end
    end
//`endif
endmodule
```

2.4 建立用户时序约束并为模块的端口指定引脚分配

2.4.1 建立引脚分配文件（同 1.7.1）


2.4.2 输入代码


```
NET"S1"LOC = AA10 | IOSTANDARD = LVCMOS15;#电压说明
NET"S2"LOC = AB10 | IOSTANDARD = LVCMOS15;
NET"S3"LOC = AA13 | IOSTANDARD = LVCMOS15;
NET"F"LOC = AF24 | IOSTANDARD = LVCMOS33;#D8
```

2.5 下载到 SWORD 板验证实验结果（同 1.8）


二、实验结果与分析

问题 1





问题 2



图片看出，两次实验结果一致。 $F = S_1 S_2 S_3 + S_1 S_2 \bar{S}_3 + S_1 \bar{S}_2 S_3 + S_1 \bar{S}_2 \bar{S}_3$

100 010 001 111


三、讨论、心得

此次实验主要是熟悉 ISE 的使用，为后续的实验打下基础。在实验过程中，并未遇见太多的 bug，主要是在下载到 SWORD 板之前遇到了一些问题（问题二），后来发现是 K7.ucf 文件的代码格式不规范的问题，在调整之后就没有遇见其他的 bug，可以说是较为顺利地完成了这次实验，也为此后实验的进行打下了良好的基础。还有一个问题就是在下载到 SWORD 板上时显示 Program Failed，最后发现是设备出了问题而非是代码出现了 bug，可以说是一个小意外。

Processes: LampCtrl_Draw_1

- User Constraints
- Synthesize - XST
- Implement Design
 - Translate
 - Map
 - Place & Route
 - Generate Programming File
- Configure Target Device
 - Generate Target PROM/ACE File
 - Manage Configuration Project (iMPACT)
- Analyze Design Using ChipScope

WARNING:LIT:701 - PAD symbol "S2" has an undefined IOSTANDARD.
WARNING:LIT:702 - PAD symbol "S2" is not constrained (LOC) to a specific



The screenshot shows the Xilinx ISE interface. The 'Design' window is active, displaying the 'Implementation' view. The 'Hierarchy' pane on the left shows the project structure: LampCtrl_2 > xc7k160t-1ffg676 > LampCtrl_Draw_1 (D:\ZJU\Verilog\LampCtrl_2\LampCtrl_Draw_1) > D:\ZJU\Verilog\LampCtrl_2\K7.ucf. The main window displays a list of net constraints for the K7.ucf file:

```
1 NET"S1"LOC=AA10 | IOSTANDARD=LVCMOS15;#电压说明
2 NET"S2"LOC=AB10 | IOSTANDARD=LVCMOS15;
3 NET"S3"LOC=AA13 | IOSTANDARD=LVCMOS15;
4 NET"F"LOC=AF24 | IOSTANDARD=LVCMOS33;#D8
5 #NET"Buzzer"LOC=AF25 | IOSTANDARD=LVCMOS33;
6 #NET"LED[0]"LOC=W23 | IOSTANDARD=LVCMOS33;#D1
7 #NET"LED[1]"LOC=AB26 | IOSTANDARD=LVCMOS33;#D2
8 #NET"LED[2]"LOC=Y25 | IOSTANDARD=LVCMOS33;#D3
9 #NET"LED[3]"LOC=AA23 | IOSTANDARD=LVCMOS33;#D4
10 #NET"LED[4]"LOC=Y23 | IOSTANDARD=LVCMOS33;#D5
11 #NET"LED[5]"LOC=Y22 | IOSTANDARD=LVCMOS33;#D6
12 #NET"LED[6]"LOC=AE21 | IOSTANDARD=LVCMOS33;#D7
```

Below the screenshot, the net constraints are repeated in a larger font:

```
NET"S1"LOC = AA10 | IOSTANDARD = LVCMOS15;#电压说明
NET"S2"LOC = AB10 | IOSTANDARD = LVCMOS15;
NET"S3"LOC = AA13 | IOSTANDARD = LVCMOS15;
NET"F"LOC = AF24 | IOSTANDARD = LVCMOS33;#D8
```

四. 个人照片

