

PK03023_PGC4KL_UWG81

(版本号: Version1.1)

(2020.01.15)

深圳市紫光同创电子有限公司

文档版本修订记录

版本号	发布日期	修订记录
V1.0	2019/08/29	初次发行
V1.1	2020/01/15	修订表 1 和图 1；增加免责声明；修正表 2 RSTN 描述

名词术语解释

POD: Package Outline Drawing

WLCSP: Wafer Level Chip Scale Packaging

目 录

一、 封装介绍.....	1
二、 封装尺寸和管脚.....	2
(一) 封装外形尺寸.....	2
(二) 管脚说明.....	4
1. Pin Name list.....	8
免责声明.....	11

图目录

图 1 外形尺寸图(POD)	3
----------------------	---

表目录

表 1	外形尺寸数值表.....	2
表 2	产品管脚定义.....	4
表 3	Pin name list.....	8

一、 封装介绍

PGC4KL_UWG81 产品采用 WLCSP 晶圆级芯片封装形式。其封装尺寸为 3.866x3.643mm，植球数量为 81，植球间距为 0.4mm，最大封装厚度为 0.576mm。


二、 封装尺寸和管脚


(一) 封装外形尺寸

表 1 外形尺寸数值表


单位为毫米

尺寸符号	数 值			尺寸符号	数 值		
	最 小	典型值	最 大		最 小	典型值	最 大
D	3.623	3.643	3.663	A	0.510	0.543	0.576
D1	—	3.20	—	A1	0.157	0.175	0.193
E	3.846	3.866	3.886	A2	0.343	0.368	0.393
E1	—	3.20	—	e	—	0.4	—
b	0.207	0.23	0.253				





TOP VIEW
(MARK SIDE)



BOTTOM VIEW
(BALL SIDE)

图 1 外形尺寸图(POD)

(二) 管脚说明

PGC4KL_UWG81 产品的 user IO 数为 64。

表 2 产品管脚定义

管脚名称	管脚类型	方向	管脚说明
用户 I/O 管脚			
DIFF[I,IO]_XX_NN[P,N]	专用管脚	输入/输出	普通用户 I/O。 (1) DIFFI, 表示支持差分信号输入和伪差分输出; DIFFIO, 表示支持差分信号输入和真差分输出, 能够用于 LVDS 类型的信号发送和接收; (2) “XX”, 表示 Bank 序号, 可取 B0, B1, B2, B3, B4, B5; (3) “NN”, 表示 Bank 内可编程 I/O 组的序号, 从 0 开始递增; (4) [P,N]: “P” 表示差分对的正端, “N” 表示差分对的负端; 上电复位期间, 普通用户 I/O 为低电平; 完成上电复位但未配置时, 普通用户 I/O 状态为下拉; 配置期间, 普通用户 I/O 状态为下拉;
配置 ¹			
INIT_FLAG_N	复用管脚	双向 (开漏)	配置状态复用管脚, 当做配置管脚时: 上电复位期间, 为低电平; 完成上电复位但未配置时, 为开漏, 弱上拉; 在配置过程中, 为开漏, 弱上拉; 在初始化过程中, 该管脚可以由外部输入低电平, 用于指示错误或者延迟配置。在配置过程中, 该管脚作为配置错误的指示状态输出, 为低表示配置过程中出现错误;
CFG_DONE	复用管脚	双向 (开漏)	配置状态复用管脚, 内置弱上拉电阻, 当做配置管脚时, 作为配置完成指示状态输出, 为高表示配置完成; 在配置之前或者配置过程中该管脚被驱动为低电平; 在配置完成后, 该管脚可以由外部继续驱动为低电平, 一旦内部启动时序发现 CFG_DONE 为低电平, 那么内部的启动电路继续保持直到 CFG_DONE 变为高电平才会继续执行启动过程;
RSTN	复用管脚	输入	复用的复位管脚, 内置弱上拉电阻, 当做复位管脚时, 用于重新启动配置流程, 低有效; 用户在使用过程中必须在芯片外部用电阻上拉 RSTN (内部弱上拉电阻的阻值一般为

管脚名称	管脚类型	方向	管脚说明
			20kOhms 以上，上拉强度较弱)；当该管脚为低电平，FPGA 进入复位状态，所有的 I/O 处于弱下拉；
CFG_CLK	复用管脚	输入/输出	配置复用时钟管脚，内置弱上拉电阻，当做配置管脚时： 在从 SPI 配置模式，该管脚作为时钟输入以从外部获取配置数据； 在主 SPI 配置模式，该管脚作为时钟输出以从外部获取配置数据，在此模式，需外接 1kOhms 上拉电阻； 主 SPI 模式和从 SPI 模式允许同时可用，但是不允许同时用这两种模式访问；
TCK	复用管脚	输入	复用 JTAG 测试时钟输入管脚；需外接 4.7kOhms 的下拉电阻；
TMS	复用管脚	输入	复用 JTAG 测试模式选择输入管脚；内置弱上拉电阻，上拉到 VCCIO0；
TDI	复用管脚	输入	复用 JTAG 测试数据输入管脚；内置弱上拉电阻，上拉到 VCCIO0；
TDO	复用管脚	输出	复用 JTAG 测试数据输出管脚。内置弱上拉电阻，上拉到 VCCIO0；
JTAGEN	复用管脚	输入	可选的 JTAG 端口行为控制管脚，该功能只在用户模式下可用，即在配置模式下，该端口为用户 I/O，默认状态为弱下拉； 在用户模式下， 当 JTAG 管脚配置为配置 I/O 时，该端口为用户 I/O，状态由用户控制； 当 JTAG 管脚作为用户 I/O 时，JTAGEN 变成了专用输入，用来控制 JTAG 管脚是否可用；默认状态为弱下拉； 在 JTAGEN 为专用 I/O 的情况下： (1) 当为低电平，JTAG 管脚作为普通用户 I/O 功能； (2) 当为高电平，JTAG 管脚作为 JTAG 配置管脚的功能；
FCS_N	复用管脚	输出	复用配置管脚，外部主 SPI 配置模式使用， (1) 主 SPI 模式下，低有效输出片选信号给外部 Flash； (2) 配置完成后，可以作为用户 I/O 使用；
MISO_SO	复用管脚	输入/输出	复用 SPI 配置管脚； (1) MISO，主 SPI 模式串行数据输入； (2) SO，从 SPI 模式串行数据输出； 主 SPI 模式和从 SPI 模式允许同时可用，

管脚名称	管脚类型	方向	管脚说明
			但是不允许同时用这两种模式访问；
MOSI_SI	复用管脚	输入/输出	复用 SPI 配置管脚； (1) MOSI, 主 SPI 模式串行数据输出 (2) SI, 从 SPI 模式串行数据输入； 主 SPI 模式和从 SPI 模式允许同时可用， 但是不允许同时用这两种模式访问；
FCSI_N	复用管脚	输入	复用 SPI 配置管脚，内置弱上拉电阻； 从 SPI 模式，低有效片选输入；
SCL	复用管脚	输入 (开漏)	从 I2C 模式时钟输入；需要外接弱上拉电阻；
SDA	复用管脚	输入/输出 (开漏)	I2C 模式数据输入/输出；需要外接弱上拉电阻；
SPAL_CLK	复用管脚	输入	从并 X16 配置方式的时钟输入；
SPAL_CS_N	复用管脚	输入	从并 X16 配置方式的使能输入；
SPAL_RDWR_N	复用管脚	输入	从并 X16 配置方式的读写控制输入； 1: 读；0: 写；
SPAL_BUSY	复用管脚	输出	从并 X16 配置方式的忙碌指示位； 回读期间，如果数据没准备好，则 SPAL_BUSY 变高；
SPAL_D15~SPAL_D0	复用管脚	输入/输出	从并 X16 配置方式的数据总线；
时钟，PLL			
CLK[0,1,2][P,N]_[B0,B1,...,B5]	复用管脚	输入	专用全局时钟输入管脚；还可以作为普通用户 I/O 使用。每个 Bank 提供 0~3 个管脚； (1) [0, 1, 2]: 时钟管脚序号； (2) [P,N]: 时钟管脚互补差分的正端和负端； (3) [B0,B1,...,B5]: Bank 序号；
PLL[0,1]_CLKIN_[P,N]	复用管脚	输入	可选的 PLL 输入，PLL 可以选择从这些管脚直接输入时钟；其还可以作为普通用户 I/O 使用； (1) [0,1]: 对应 PLL0 和 PLL1； (2) [P,N]: 时钟管脚互补差分的正端和负端；
PLL[0,1]_CLKFB_[P,N]	复用管脚	输入	可选的 PLL 反馈时钟输入，PLL 可以选择从这些管脚来外部反馈时钟；其还可以作为普通用户 I/O 使用； (1) [0,1]: 对应 PLL0 和 PLL1； (2) [P,N]: 时钟管脚互补差分的正和负端；
电源			
VCC		电源	外部供电电源，支持 1.2V，给内核逻辑提供电源；

管脚名称	管脚类型	方向	管脚说明
VCCIO[0,1,2,3,4,5]		电源	I/O Bank 电源;
VSS		地	与 VCC 相关的地;
MIPI_CTRL			MIPI 高性能应用控制管脚, 当它连接 2.5V 或 3.3V 时, 器件支持高性能的 MIPI 发送功能; 当它连接 VSS 或悬空时, 器件不支持高性能的 MIPI 发送功能

注: 1. 配置的复用管脚当做用户 I/O 时, 状态与用户 I/O 管脚相同

1. Pin Name list

表 3 Pin name list

Bank Name	Pin Name(Function name)	Pin Number	差分对	Time Delay(ps)
B0	DIFFI_B0_0N/CFG_DONE	B1	IO_1_N	9.30398
B0	DIFFI_B0_0P/INIT_FLAG_N	C1	IO_1_P	8.53257
B0	DIFFIO_B0_3N/SPAL_RDWR_N	B2	IO_4_N	6.19289
B0	DIFFIO_B0_3P/SPAL_BUSY	A2	IO_4_P	4.63408
B0	DIFFIO_B0_7N/SPAL_D13	E1	IO_8_N	16.1449
B0	DIFFIO_B0_7P/SPAL_D12	F1	IO_8_P	16.4335
B0	DIFFIO_B0_9N/SPAL_D9	A3	IO_10_N	4.7683
B0	DIFFIO_B0_9P/SPAL_D8	B3	IO_10_P	6.1913
B0	DIFFI_B0_10N/RSTN	C2	IO_11_N	10.3087
B0	DIFFI_B0_10P/JTAGEN	D2	IO_11_P	11.384
B0	DIFFIO_B0_13N/SPAL_D5	E2	IO_14_N	16.3487
B0	DIFFIO_B0_13P/SPAL_D4	F2	IO_14_P	16.7424
B0	DIFFIO_B0_15N/SPAL_D3	B4	IO_16_N	10.3392
B0	DIFFIO_B0_15P/SPAL_D2	C3	IO_16_P	11.657
B0	DIFFI_B0_16N/SDA/CLK0N_B0	B5	IO_17_N	7.61531
B0	DIFFI_B0_16P/SCL/CLK0P_B0	A5	IO_17_P	6.89111
B0	DIFFIO_B0_19N	D3	IO_20_N	16.3852
B0	DIFFIO_B0_19P	E3	IO_20_P	18.4603
B0	DIFFIO_B0_21N/CLK1N_B0	B6	IO_22_N	7.69101
B0	DIFFIO_B0_21P/CLK1P_B0	A6	IO_22_P	6.92237
B0	DIFFI_B0_22N/TMS	D4	IO_23_N	15.6366
B0	DIFFI_B0_22P/TCK	E4	IO_23_P	13.1346
B0	DIFFI_B0_26N/TDI	A7	IO_27_N	5.84008
B0	DIFFI_B0_26P/TDO	B7	IO_27_P	8.88168
B0	DIFFIO_B0_31N	B8	IO_32_N	7.29111
B0	DIFFIO_B0_31P	A8	IO_32_P	5.37862
B0	DIFFIO_B0_33N	C6	IO_34_N	15.8104
B0	DIFFIO_B0_33P	D5	IO_34_P	15.1907
B0	DIFFIO_B0_35N	D6	IO_36_N	12.9297

B0	DIFFIO_B0_35P	D7	IO_36_P	10.5629
B2	DIFFI_B2_1N/MOSI_SI	H1	IO_86_N	10.2663
B2	DIFFI_B2_1P/FCSI_N	G1	IO_86_P	10.0235
B2	DIFFI_B2_5N	J2	IO_90_N	5.59938
B2	DIFFI_B2_5P	H2	IO_90_P	6.70158
B2	DIFFI_B2_9N	J3	IO_94_N	4.50244
B2	DIFFI_B2_9P	H3	IO_94_P	5.39665
B2	DIFFI_B2_11N	G2	IO_96_N	10.1114
B2	DIFFI_B2_11P	G3	IO_96_P	8.2004
B2	DIFFI_B2_15N/CLK1N_B2	H4	IO_100_N	8.01432
B2	DIFFI_B2_15P/CLK1P_B2	G4	IO_100_P	8.22285
B2	DIFFI_B2_19N	J5	IO_104_N	6.3703
B2	DIFFI_B2_19P	H5	IO_104_P	6.47003
B2	DIFFI_B2_21N/CLK0N_B2	H6	IO_106_N	6.76784
B2	DIFFI_B2_21P/CLK0P_B2	J6	IO_106_P	4.84766
B2	DIFFI_B2_27N/MISO_SO	J7	IO_112_N	4.43218
B2	DIFFI_B2_27P/CFG_CLK	H7	IO_112_P	5.87413
B2	DIFFI_B2_29N	G7	IO_114_N	10.1997
B2	DIFFI_B2_29P	H8	IO_114_P	8.44955
B2	DIFFI_B2_33N	J8	IO_118_N	6.68513
B2	DIFFI_B2_33P/FCS_N	H9	IO_118_P	6.66941
B3	DIFFI_B3_0P	F8	IO_127_P	9.75961
B3	DIFFI_B3_0N	F7	IO_127_N	9.96959
B3	DIFFI_B3_2P	F6	IO_129_P	11.9933
B3	DIFFI_B3_4P/CLK0P_B3	G9	IO_131_P	4.79835
B3	DIFFI_B3_4N/CLK0N_B3	G8	IO_131_N	5.79225
B3	DIFFI_B3_6P	F5	IO_133_P	15.828
B3	DIFFI_B3_6N	F4	IO_133_N	17.4965
B5	DIFFI_B5_4P/PLL0_CLKIN_P	B9	IO_157_P	8.95874
B5	DIFFI_B5_4N/PLL0_CLKIN_N	C8	IO_157_N	7.97998
B5	DIFFI_B5_6P	D8	IO_159_P	10.2505
B5	DIFFI_B5_10P	E6	IO_163_P	12.1941
B5	DIFFI_B5_10N	E7	IO_163_N	10.6025

B5	DIFFI_B5_13P	D9	IO_166_P	5.78377
B5	DIFFI_B5_13N	E8	IO_166_N	8.04644
	MIPI_CTRL	A9		4.47123
	VCC	C4		
	VCC	D1		
	VCC	E9		
	VCC	F3		
	VCCIO0	A4		
	VCCIO0	C5		
	VCCIO0	C7		
	VCCIO2	G6		
	VCCIO2	J4		
	VCCIO3	F9		
	VCCIO5	C9		
	VSS	A1		
	VSS	E5		
	VSS	G5		
	VSS	J1		
	VSS	J9		

免责声明

版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

免责声明

- 1、 本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。
- 2、 本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。
- 3、 公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。