

文章编号:1004-1729(2009)04-0382-04

基于单片机的嵌入式系统的低功耗设计问题

董 艺

(安徽电子信息职业技术学院 信息系, 安徽 蚌埠 233030)

摘 要: 对嵌入式系统实现低功耗的理论基础进行了分析,并提出了在低功耗系统设计的硬件和软件方面可以采取的措施.

关键词: 低功耗; 嵌入式系统; 单片机

中图分类号: TP 316

文献标志码: A

以单片机为核心的嵌入式系统有时需要在供电困难的环境中使用,比如野外、井下、空中等;此外,对于一些小型的便携式仪器仪表也需要用电池供电. 因此,在这些场合工作的嵌入式系统如何实现低功耗设计就显得尤为重要,下面就对该问题做详细的探讨.

1 嵌入式系统实现低功耗的理论基础分析

低功耗嵌入式系统之所以比普通嵌入式系统的功耗低,CMOS 器件的使用起到了关键性的作用,因此,有必要先分析一下 CMOS 数字集成电路的部分特点.

1.1 功耗很低 CMOS 电路工作时的全部功耗为动态功耗和静态功耗两部分之和^[1]. 动态功耗不仅取决于负载,而且就电路内部而言,它与电源电压、集成度、输出电平以及工作频率都有密切联系. CHMOS 或 CMOS 电路的功耗特性一般可以表示为: (1) $P = P_d + P_a$; (2) $P_d = V_{dd} \cdot I_{dd}$; (3) $P_a = P_{ic} + P_c = V_{dd} \cdot I_{ic} + F \cdot C_1 \cdot V_{dd}$. 式中, P_a 为动态功耗, P 为总功耗, P_d 为静态功耗; P_{ic} 为瞬时导通功耗; P_c 为输出电容充放电功耗; V_{dd} 为工作电源电压; I_{dd} 为静态时由电源流向电路内部的电流; I_{ic} 为脉冲电流的时间平均值; F 为输入脉冲重复频率; C_1 为电路输出端的负载电容. 式(1)为总功耗表达式;式(2)为总的静态功耗表达式,其中,静态功耗电流值 I_{dd} 常用于评价电路的静态功耗大小,它以电路中流经各 PN 结的反向漏电流为主,而且它与电源电压 V_{dd} 有关,随着 V_{dd} 的增大, I_{dd} 亦增大;式(3)为总的动态功耗表达式. 动态功耗体现了电路进行逻辑状态转换过程中内部消耗的功率. 对 CMOS 电路来说,动态功耗反映了输入信号出现变化时所形成的功耗增量. 动态功耗表现在以下两方面:第一是瞬时导通功耗,即在信号状态转换过程中,某一回路的 P 沟道和 N 沟道晶体管同时导通,由电源流经 2 个导通通道的电流所消耗的功率. 当输入脉冲电压的幅度大于 PMOS 和 NMOS 两个开启电压的绝对值之和时,将在上升沿和下降沿产生瞬时导通功耗,如图 1 所示. 图 1 中,假设 2 个 MOS 晶体管的开启电压分别为 V_{in} 和 V_{ip} ,并且满足 $V_{dd} > V_{in} + |V_{ip}|$ 的关系,输入电压由逻辑低电平过渡到逻辑高电平,在 t_1 至 t_2 期间,既满足 $V_i > V_{in}$,也满足 $(V_{dd} - V_i) > |V_{ip}|$ 的条件,那么从 V_{dd} 到 V_{in} 之间有瞬时导通电流 I_{ic} 流过,而这些瞬时导通电流在整个信号周期内的过渡过程时间的平均值形




图1 CMOS 瞬时导通电流波形

收稿日期: 2009-10-31

作者简介: 董艺(1979-),男,安徽蚌埠人,安徽电子信息职业技术学院信息系讲师.

成 I_{cc} , 从而有: (4) $P_{cc} = V_{dd} \cdot I_{cc}$. 由此可见, P_{cc} 随着电源电压 V_{dd} 或脉冲频率 F 的增加而增加, 并且与脉冲电流的波形有关, 如果电流波形峰值大, 过渡过程中导通持续时间长, 则 P_{cc} 增大. 影响电流脉冲波形形状的因素比较多, 例如, 输入电压 V_i 跳变过程较慢, 则脉冲电流 I_{cc} 的持续时间就比较长; 如 MOS 晶体管的开启电压低、跨导大, 则脉冲电流 I_{cc} 的峰值也大. 第二是电容的充放电功耗, 电路输出端逻辑电平的改变总是伴随着输出电容 C_1 的充放电过程. 以带有负载电容 C_1 的互补电路的输出端为例, 由逻辑低电平变为逻辑高电平时, V_{dd} 通过导通的 P 沟道电阻对输出电容 C_1 充电; 而由逻辑高电平变为逻辑低电平时, C_1 则通过导通的 N 沟道电阻放电. 这种充放电过程在电路内部要消耗功率, 将电容 C_1 的瞬时充、放电电流与 V_{dd} 之积进行积分, 可以计算出电容充放电功耗 P_c , 可表示为: (5) $P_c = FC_1 V_{dd}^2$. 由此看出, 这部分功耗主要取决于外部使用条件 F , C_1 和 V_{dd} 这 3 个参数, 而与电路内部本身的参数几乎无关^[2].

1.2 供电电压范围很宽 CMOS 电路可在电压 3 ~ 18 V 的区间里正常工作, 而逻辑电平与供电电压 V_{dd} 关系非常密切. 输出逻辑电平摆幅大, “1”高逻辑电平接近于电源电压, “0”低逻辑电平接近于“0”V^[2].

2 低功耗系统设计硬件方面可以采取的措施

通过以上分析, 可以总结出低功耗系统的设计原则: 在设计低功耗系统时, 要对电源电压、时钟频率以及动态功耗进行控制, 这就形成了从总体上来说, 电压宜低不宜高、时钟宜慢不宜快、系统(器件)宜静不宜动的“三相宜”原则.

2.1 降低电压供电 目前许多单片机芯片的供电范围都比较宽, 可以在一定的电压范围内工作. 对于纯电阻电路, 功耗 $P = V^2/R$; 对于容性负载, $P = CV^2F$. 由以上 2 个公式可以看出, 系统的功耗与电压的平方成正比. 由于供电电压与单片机芯片能工作的最大频率有关联, 因此, 应在频率满足处理速度的要求下, 尽可能采用低的电源电压. 图 2 和图 3 分别是 AT89C0251 和 AT89LV55 单片机工作电流(功耗)与工作电压和外部晶振频率的关系图. 由图 2 和图 3 可见, 在相同时钟频率的情况下, 单片机工作在 6 V 时所消耗电流约为其在 3 V 时所消耗电流的 3 倍. 由此可以推算, 其他条件不变, 工作电压由 5 V 降低到 3.3 V 时, 功耗将减少 80% 以上, 因此, 降低工作电压可以非线性地大幅度降低功耗.




图2 AT89C0251 工作电流与外部晶振频率关系




图3 AT89LV55 工作电流与外部晶振频率关系

2.2 降低系统时钟频率 由图 2 和图 3 以及公式 $P = CV^2F$ 可以看出, 单片机功耗与时钟频率有关, 且降低单片机系统的工作时钟频率可以降低系统的功耗; 但是, 降低频率往往会受到系统运行速度要求的制约: 比如 128 × 64 点阵液晶采用并行总线访问时, 整屏汉字显示刷新需要 80C51 单片机 2 MHz 的时钟频率才不会感觉响应迟钝; 如果采用串行方式, 显示还会更慢, 对频率要求更高; 复杂算法对系统运行速度也有较高要求等. 所以, 笔者需要综合考虑各部分的工作速度和整机运算的速度, 选择一个合适的最小时钟频率.

2.3 选用尽量简单的 CPU 内核 现在单片机的运行速度越来越快, 但性能的提升往往带来功耗的增加. 所以要想实现低功耗, 在选择 CPU 内核时不应当一味追求性能. 8 位机够用, 就没有必要选用 16 位机, 选择的原则应该是“够用就好”. 一个复杂的 CPU, 其集成度高、功能强, 但片内晶体管多, 总漏电流

大,即使进入 STOP 状态,漏电流也变得不可忽视;而简单的 CPU 内核不仅功耗低,成本也低。

2.4 设计一个低功耗的休眠模式 可以通过设计低功耗休眠模式,令系统在非工作期一直处于低消耗状态,从而达到减小整个系统工作电流的目的。休眠模式可以通过将电源管理模式设定为空闲或停止状态来实现,通常可以将单片机设定为空闲模式,因为该模式更容易被恢复,需要注意的是,在休眠模式下应该关闭所有不必要的外围设备,并配置休眠模式的时钟为外部振荡器,因为外部振荡器能够禁止内部振荡器的振荡,并能以非常低的时钟基准进行振荡。

2.5 选用低功耗的外围器件,少用高耗能器件 以单片机为核心构成的系统,其系统的总能耗是由单片机能耗及其外围电路能耗共同构成。为了降低整个系统的功耗,除了要降低单片机自身的运行功耗外,还要降低外围电路的功耗。在模拟电路方面,在满足其性能要求的同时,应尽量选用与单片机工作电源相匹配的低电压产品以及专为低功耗设计的器件。低功耗嵌入式系统除全部采用 CMOS 器件外,还应选用低功耗的外围器件,如 LCD 液晶显示器、压电陶瓷等。对于数字电路,一般都选用 HCOMS 器件。另外,CMOS 器件输入引脚不能悬空,如果输入引脚悬空,在输入引脚上很容易积累电荷,产生较大的感应电动势,从而使引脚电位处于 0 至 1 间的过渡区域。

3 低功耗系统设计软件方面可以采取的措施

3.1 用“中断”代替“查询” 一个程序使用中断方式还是查询方式,对于一些简单的应用使用任何一种都可以完成,但在其低功耗特性上却相差很远。使用中断方式,CPU 可以什么都不做,甚至可以进入等待模式或停止模式;而在查询方式下,CPU 必须不停地访问 I/O 寄存器,这会带来很多额外的功耗。

3.2 用定时器定时取代延时子程序定时 延时子程序定时是靠 CPU 不断执行实质上并无意义的空操作指令和减一非零转移指令实现的,而这样会增加 CPU 的工作量,从而增加功耗。使用定时器结合中断可以有效克服这个问题^[3]。

3.3 让 I/O 模块间歇运行 不用的 I/O 模块或间歇使用的 I/O 模块要及时关掉,以节省电能。比如 RS232 的驱动就需要相当的功率,可以用单片机的一个 I/O 引脚来控制,在不需要通信时,将驱动关掉。不用的 I/O 引脚要设置成输出或输入,用上拉电阻拉高。因为如果引脚没有初始化,可能会增大单片机的漏电流^[4]。

3.4 合理设计工作时序 空闲工作方式或掉电工作方式可以使 CPU 在不执行程序时停止工作,这就免去无休止地执行空操作指令或踏步等待的过程,从而减小功耗^[5]。由于 CPU 的运行时间对系统的功耗影响极大,所以应尽可能缩短其工作时间,以便让单片机系统较长时间地处于空闲方式或掉电方式,这是在软件设计中降低系统功耗的关键。当系统上电完成初始化操作即刻进入低功耗模式,系统只有接收到中断信息时才会唤醒单片机进入工作模式,并且它会尽量在短时间内完成对信息或数据的处理,当处理结束后又立即返回低功耗模式,等待下一个中断的到来。

3.5 改变复杂运算的实现方式 复杂运算(譬如指数运算、浮点乘除)会占据更多系统时序,减少休眠时间,对此,可以通过查表方式来实现,这样,用大容量的表格代替了现场计算,单片机就可以用更多的时间来“睡觉”了。

4 结 论

要实现以单片机为核心的嵌入式系统的低功耗设计,应从硬件和软件两个方面来综合采取措施,这样,效果较为理想。硬件设计方面应遵循电压宜低不宜高、时钟宜慢不宜快、系统(器件)宜静不宜动的“三相宜”原则;由于在单片机系统中,CPU 运行时间越长功耗就越大,所以软件设计在配合硬件设计的同时应尽量设法使 CPU 运行时间缩短,以让 CPU 大部分时间处于待机或掉电工作方式,从而达到减小功耗的目的。

参考文献:

- [1] 阎石. 数字电子技术基础[M]. 北京:高等教育出版社,1998:76-83.
- [2] 窦振中. 基于单片机的嵌入式系统工程设计[M]. 北京:中国电力出版社,2008:263-266.
- [3] 刘爱琴,梁为民,谷海红. 单片机应用系统低功耗设计[J]. 仪器仪表用户,2001(5):4.
- [4] 赵志宏,李小珉,陈冬. 基于8051F系列单片机的低功耗设计[J]. 单片机与嵌入式系统应用,2006(8):3-4.
- [5] 李玉梅. 基于MCS-51系列单片机原理的应用设计[M]. 北京:国防工业出版社,2006:273-277.

Low-power Design for Embedded System Based on Microcontroller Unit

DONG Yi

(Dep. of Information Technology, Anhui Vocational College of Electronics & Information Technology, Bengbu 233030, China)

Abstract: The theoretical basis of low-power of embedded systems were analyzed, and the hardware and software measures of low-power system design were proposed.

Key words: low-power; embedded system; MCU

基于单片机的嵌入式系统的低功耗设计问题

作者: [董艺, DONG Yi](#)
作者单位: [安徽电子信息职业技术学院, 信息系, 安徽, 蚌埠, 233030](#)
刊名: [海南大学学报 \(自然科学版\)](#) [ISTIC](#)
英文刊名: [NATURAL SCIENCE JOURNAL OF HAINAN UNIVERSITY](#)
年, 卷(期): 2009, 27 (4)
被引用次数: 0次

参考文献(5条)

1. [阎石](#) [数字电子技术基础](#) 1998
2. [窦振中](#) [基于单片机的嵌入式系统工程设计](#) 2008
3. [刘爱琴](#), [梁为民](#), [谷海红](#) [单片机应用系统低功耗设计](#) 2001 (5)
4. [赵志宏](#), [李小珉](#), [陈冬](#) [基于8051F系列单片机的低功耗设计](#) 2006 (8)
5. [李玉梅](#) [基于MCS-51系列单片机原理的应用设计](#) 2006

相似文献(10条)

1. 学位论文 [李保宇](#) [嵌入式系统的低功耗研究](#) 2006

随着计算机技术应用的深入, 嵌入式系统正在获得越来越广泛的使用。一方面, 由于嵌入式系统大量应用于电池供电的便携式设备, 而电池电量有限; 另一方面, 为了提高嵌入式系统的性能, 需要提高处理器速度, 增加更多的外围设备, 相应地需要增加系统的功耗。因此, 高性能与电池有限电量之间的矛盾越来越突出, 功耗成为了嵌入式系统重要的性能指标。为解决上述矛盾, 在满足用户性能要求的前提下, 降低系统功耗, 尽量延长系统的使用时间成为嵌入式系统设计目标之一。

低功耗设计包括硬件低功耗设计与软件低功耗设计两个方面。硬件是系统运行的物质平台, 包括处理器和外围设备。硬件低功耗设计有两个层次: 器件级的低层次设计主要关注减少负载电容和漏电流; 系统级的高层次设计主要关注减少无用的逻辑和无用的电路活动。在上面两个层次中, 后者是更为有效的方法。处理器的低功耗设计大都采用系统级, 其技术主要包括: 门控时钟技术, cache部分关闭技术, 动态电压缩放 DVS (dynamic voltage scaling) 技术; 外围设备低功耗设计包括: 关闭设备空闲部件; 在满足基本性能要求前提下, 降低外围设备的服务质量。

软件的低功耗设计涉及嵌入式操作系统、编译程序和应用软件等各个层次。操作系统是软件的核心, 处理器调度算法、外围设备管理和功耗管理策略等部分和功耗关系密切; 调度算法可实现可变电压技术, 改变处理器的工作频率和电压, 降低功耗; 驱动程序直接控制硬件, 通过增加驱动程序功能, 抽象出设备的低功耗特性, 供上层软件使用; 操作系统中增加的功耗策略模块, 提供多种功耗管理策略, 应用软件根据具体的应用需求, 选择最适合的管理策略。编译程序可以通过合理优化、减少冗余代码和不必要操作等方法降低功耗; 同时, 在执行结果相同条件下, 可以采用操作替换方式。低功耗应用程序能够利用与电源管理机制相关的API, 建立的约束条件, 并强迫电源管理机制执行相匹配的变化。

本文在研究现有单处理器的低功耗调度算法和多处理器调度算法的基础上, 提出了一种针对周期性实时任务动态电压缩放的多处理器节能调度方法, 它在任务执行前进行静态调度分析, 求出最低处理器速度的调度方法。在执行中, 如果有任务提前完成, 再次动态缩放处理器电压, 努力达到最小速度执行恒定完成任务。

本文给出了一个低功耗嵌入式系统的实现方案。基于Linux系统, 通过修改任务控制块的数据结构, 实现低功耗调度。通过对外围设备的驱动程序进行改造, 增加对低功耗的支持。提供处理器和外围设备的低功耗管理接口函数, 使得应用程序也可以自主进行低功耗的管理。

2. 期刊论文 [文桦](#), [张亚军](#), [WEN Hua](#), [ZHANG Yajun](#) [嵌入式系统低功耗设计研究 - 现代电子技术](#) 2009, 32 (22)

在嵌入式系统设计中低功耗设计是许多设计人员必须面对的问题, 其原因在于嵌入式系统产品不是一直都有充足的电源供应, 往往是靠电池来供电的, 而且大多数嵌入式设备都有体积和质量的约束。另外, 系统部件产生的热量和功耗成比例, 为解决散热问题而采取的冷却措施进一步增加了整个系统的功耗。为了得到最好的结果, 在系统设计时必须考虑低功耗问题。系统的功耗设计涉及到软件、硬件、集成电路工艺等多个方面, 这里分析了功耗产生的原因, 从原理和实践上探讨系统的低功耗设计问题, 综述硬件低功耗和软件低功耗的设计方法, 给出实现低功耗设计的一种可行方法。

3. 期刊论文 [闫军](#), [康会峰](#), [蒋兆远](#), [Yan Jun](#), [Kang Huifeng](#), [Jiang Zhaoyuan](#) [嵌入式系统的低功耗调度算法研究 - 计算机测量与控制](#) 2009, 17 (12)

嵌入式系统的低功耗调度算法是嵌入式低功耗技术研究的重要研究方向, 文中研究了一种任务间存在依赖关系的嵌入式系统的低功耗调度算法, 建立了该低功耗调度算法的数学模型。由于模型的求解复杂性, 结合嵌入式系统低功耗调度流程, 通过一种比较简单的分步式思想, 方便地求解了该低功耗调度算法的数学模型; 建立了一个有6个任务的有依赖关系的任务集, 通过该调度算法, 对该任务集进行了调度, 调度后的算法与调度前的算法对比降低的该任务集的能耗; 最后用VC编程语言编程仿真验证了该低功耗调度算法的低功耗特性。

4. 学位论文 [郝玉艳](#) [嵌入式系统中低功耗Cache的研究与设计](#) 2009

能耗问题是近年来人们在嵌入式系统设计中普遍关注的热点, 它严重影响着嵌入式系统的应用与发展。Cache即高速缓冲存储器, 作为处理器与主存之间的关键桥梁, 在优化计算机系统的性能中发挥着重要作用, 但同时它也是主要的功耗部件之一。因此, 有效地降低Cache的功耗对嵌入式系统的低功耗设计有着重要的意义。

本文主要研究体系结构级的低功耗Cache设计技术。在详细分析了低功耗Cache技术的研究现状的基础上, 提出了两种新的低功耗Cache模型, 分别为基于有效位预判和分类访问的低功耗混合Cache模型 (CAVPU Cache) 和基于容量联合分配算法的低功耗分离Cache模型 (CCAS Cache)。CAVPU Cache具有低功耗和动态平衡指令负载和数据负载的优点; 而CCAS Cache则兼备低功耗、动态调节负载和高处理带宽的优点。通过仿真实验证明了上述两种低功耗模型的有效性。本文的主要创新工作如下:

1. 提出基于有效位预判和分类访问的低功耗混合Cache模型 (CAVPU Cache)。在访问传统的组相联混合Cache时, 要同时访问一个组中的所有路, 这样极大地增加了访问功耗, 因为对于一个n路的路组相联Cache, 就有n-1路的访问是无谓的。本文通过在分类访问的混合Cache模型中增加有效位的预判, 提出一种基于有效位预判和分类访问的路暂停Cache模型。该低功耗模型既能暂停对类型不匹配的存储体的访问, 又能暂停对无效存储体的访问, 从而降低了访问能耗, 同时由于块搁置技术的引入, 又减少了Cache的失效开销。实验表明, 新提出的路暂停Cache模型在保证高性能的同时, 又能有效降低Cache的功耗。

2. 提出基于容量联合分配算法的低功耗分离Cache模型 (CCAS Cache)。可重构Cache具有参数可重新配置的特性, 建立在可重构Cache之上的自适应算法, 能够动态地统计Cache的行为和性能信息, 并根据这些信息在程序运行时动态地改变Cache的配置, 从而在保证高性能的前提下, 有效地降低Cache的

功耗。考虑到不同程序甚至同一程序的不同运行阶段对指令Cache和数据Cache的容量的实时需求往往不同且不平衡,本文针对可重构分离Cache,提出了一种新的容量联合分配算法,该算法可以综合考虑程序运行时对两类Cache资源的实时需求,动态地联合调整一级Cache的容量和配置,从而更有效地利用Cache资源。实验表明,与先前的自适应算法相比,新提出的算法不仅有效地降低了Cache的功耗,而且降低了程序运行中由于两类Cache容量的分配不均衡带来的性能损失。

5. 会议论文 [陈海坚, 张拥军 实时嵌入式系统容错与低功耗结合的调度技术](#) 2008

目前许多应用在国防、空间和消费产品等领域的实时嵌入式系统往往既有功耗限制又有容错需求。容错技术与低功耗技术的融合是实时系统研究中值得注意的一种新趋势。本文首先介绍实时系统中主流的低功耗技术和容错技术,剖析容错与低功耗融合的背景和原因。然后综述目前容错与低功耗融合研究的两个主要方向即低功耗的容错技术和容错约束下的功耗优化技术的研究现状与进展,重点分析容错与低功耗结合的任务调度算法。最后对目前的研究进行评价,同时给出进一步研究的思路与建议。

6. 学位论文 [陈海坚 容错实时嵌入式系统低功耗调度技术研究](#) 2007

随着嵌入式系统应用的不断扩展,实时嵌入式系统的功耗和可靠性已经成为学术界和产业界关注的重点。低功耗/能耗技术和容错技术在实时嵌入式系统中具有重要意义,长期以来它们都是被作为两个相互独立的领域进行研究。目前许多应用在国防、空间和消费产品等领域的嵌入式实时系统往往既有功耗限制又有容错需求,而最新的一些研究成果又表明,功耗限制和容错需求往往存在相互矛盾。因此,在实时嵌入系统中将容错技术与低功耗技术融合具有重要的现实意义和应用价值。近年来,国外的一些学者已经开始将二者结合起来进行考虑和研究,并且受到学术界越来越多的重视。

实时嵌入式系统容错与低功耗的融合可以在不同层次上实现,本文根据实时嵌入式系统资源往往受限,系统层的容错技术和低功耗技术具有开销小、灵活性强和效率高等特点,选择从任务调度来研究容错实时嵌入式系统的节能问题,本文的工作与成果主要有以下几点:

1. 目前容错与节能相结合的任务调度主要基于检查点和DVS展开。许多研究只考虑了检查点的时间开销,本文从检查点实现过程、动态功耗组成及DVS原理等方面研究认为在某些情况下检查点的功耗开销必须要考虑。建立了检查点的功耗模型,并基于该模型改进了基于检查点的DVS容错节能算法。分析和讨论了检查点功耗开销对最优检查点个数和节能效率的影响。

2. 针对目前DVS容错算法中离线算法实现简单、开销小,但对空闲时间的利用过于保守,在线算法空闲时间利用率高,但在线计算开销大、计算复杂等不足,本文提出了一种准静态的容错节能调度算法,它能以较低的在线时间开销达到近似在线算法的性能。此外,与目前大多数算法不同,我们考虑了DVS本身对暂时性故障率的影响,并且任务可以具有不同的可靠度,使得算法更接近现实应用。

3. 嵌入式系统的能量供给往往是十分有限的,如何在能量受限的环境下,最大化能量的利用率或使系统性能最优是目前实时系统低功耗研究领域的热点之一。本文研究了能量约束时,基于非精确计算模型ICM的实时容错调度问题,提出一种使系统性能优化的调度算法。该算法在离线阶段根据能量密度的优先级来选择要执行的任务的可选部分,达到静态性能最优;运行阶段通过动态资源回收,利用节余的能量进一步提高系统性能。

7. 期刊论文 [张大波 嵌入式系统的低功耗设计技术](#) -《电子产品世界》2004,“(24)

随着嵌入式系统的广泛应用,低功耗问题摆在了设计人员面前。低功耗设计包括系统设计、硬件设计、软件设计、器件的工艺设计等诸多方面。其中器件的工艺设计主要由半导体器件的厂家来完成,嵌入式系统的应用设计人员只需要关心器件的功耗指标,更多的工作集中于系统的硬件、软件以及它们之间的配合方面。本文主要从这些方面讨论嵌入式系统的低功耗设计问题和设计方法。

8. 学位论文 [张蓝文 嵌入式系统的低功耗研究](#) 2008

嵌入式系统的应用随着各种智能控制系统、智能玩具、工业控制、掌上设备等的需求而不断扩大和流行。特别是近几年来,随着手机、PDA、MP3等掌上系统的流行,使得系统功耗成为产品的设计瓶颈,也成为产品设计的关键技术之一。嵌入式系统低功耗设计的目标是在满足用户对性能需求的前提下,尽可能降低系统的能耗,延长设备的待机时间。随着嵌入式设备小体积、高性能与有限的电池能量之间矛盾的同益突出,嵌入式系统低功耗设计成为解决这一矛盾的有效手段。

功耗问题是一个系统问题,想要有效的降低整体功耗,需要同时考虑硬件和软件的设计,以及他们的配合。硬件是系统运行的物质平台,包括处理器和外围设备。处理器的低功耗设计大都采用系统级,其技术主要包括:可重配置的cache及动态关闭cache技术,门控时钟技术,动态电压缩放(DVS(dynamic voltage scaling)技术,多核技术等。外围设备低功耗设计包括:合理设计外围电路模块,关闭设备空闲部件;在满足基本性能要求前提下,尽量选择低功耗器件。软件的低功耗设计主要包括编译优化,电源管理以及应用程序的编写等。针对嵌入式系统工作负载不均匀以及动态变化这一特点,近年来提出一种动态电源管理DPM(Dynamic Power Management)技术,它提供一种操作系统级别的电源管理能力,当程序在运行时考虑执行电源管理的策略。

本文对Linux操作系统进行了深入的研究,通过修改Linux调度算法,使调度算法根据运行队列中的进程数实现可变电压技术,改变处理器的工作频率和电压,降低功耗。而且,在有实时进程存在的情况下,为了满足系统的响应速度将关闭功耗处理功能,使Linux操作系统不仅起到低功耗的设计目的,又不影响系统的响应速度。

最后,通过skyye软件模拟基于pxa250处理器的1ubbock开发板,验证了对Linux操作系统的低功耗改进。

9. 学位论文 [李黎 嵌入式系统中低功耗可重构Cache的分析与研究](#) 2006

在最新的嵌入式处理器中,片上存储器的功耗(主要是片上Cache)达到总功耗的50%左右。有效的降低这部分的功耗,对整个处理器芯片的低功耗设计有着重大的意义。然而,Cache的改变对系统功耗的影响是复杂的,需要整体考虑改变Cache结构对整个存储系统的影响。

本文尝试从体系结构方面来进行研究,以达到降低功耗的目的。

首先,本文分析了Cache的各个设计要素,针对低功耗的要求选取了两个结构参数(容量、相联度)作为可重构Cache的重构参数,并且确立了本文采用的可重构Cache的基本结构。随后根据当前的主流应用为该Cache设定了一个具有代表性的工作参考系统。使用SimpleScalar工具进行了仿真。

基于对国内外相关文献的研究与分析,本文设定了三种重构策略,其实现难易程度、灵活性与适用范围各有不同,分别称之为static、segment以及dynamic。Static重构主要以应用程序为单位,设定合适的Cache结构;Segment重构则以程序运行的不同片段为单位,根据各个阶段的特性设定合适的Cache结构,适用于运行程序类型较为集中的嵌入式系统;Dynamic重构,则是通过实时监测应用程序的特性来自动选择进行重构的时机,适用于复杂的高端嵌入式处理器。

确立了可重构Cache结构与重构策略后,对存储体系进行了系统的功耗分析。将功耗分为可重构的Cache功耗、外存访问功耗和CPU停顿功耗三部分。其中Cache功耗基于一个广泛使用的Cache功耗分析工具CACTI分析。本文对三种重构策略进行了大量的性能评估与分析。为了准确全面的进行分析,在设定平均访问功耗作为评估指标之外,还设定了能量延迟积,以及重构粒度的归一化参数,作为系统性能评估指标。在此基础上,为了有效的完成数据抽取、计算与图形化分析等计算与处理量极大的工作,搭建了一个基于Perl、Shell以及Matlab的数据分析平台,针对各项性能指标进行自动化且高效的分析。

此外,在dynamic动态重构策略的研究中,本文设定了归一化的评估方法以便于分析粒度对于重构效果的影响。基于此评估方法,对重构粒度进行了大量分析,最终得到了针对本参考平台的较优化的粒度范围(300万到500万条指令)。对于不同于本文的参考系统,亦可采用本文设定的评估方法与平台方便的得出其优化的重构粒度范围。

本文提出的可重构Cache结构和三种不同的重构策略、性能评估方法与高效自动化的分析环境,适用于多种应用环境,可以作为嵌入式应用程序低功耗开发平台的基础。例如,可以在此平台上自动分析用户开发的嵌入式应用程序,插入可重构指令来优化Cache的使用,从而为之设置特定的重构时机(segment式重构策略),达到低功耗的目的。

大量的仿真结果表明,根据实际应用情况的不同,选取适当的重构策略,在嵌入式系统中使用本文设计的可重构Cache,能够不同程度地降低系统功耗。

10. 会议论文 [马天义, 刘宏伟, 温东新, 杨孝宗 嵌入式系统低功耗软硬件协同综合研究进展](#) 2008

软硬件协同综合是由系统模型生成满足系统功能要求与性能约束的系统软硬件结构,是软硬件协同设计的关键技术,对最终系统的性能和价格有重要影响。对于依赖电池供电的嵌入式系统,降低功耗延长系统使用时间已经成为研究的热点问题。介绍了软硬件协同综合的研究问题以及低功耗设计趋势,综述了低功耗软硬件协同综合的研究现状,最后提出继续研究的建议。

本文链接: http://d.g.wanfangdata.com.cn/Periodical_hainandxxb200904016.aspx

授权使用: 南昌大学图书馆(wfncdxtsg), 授权号: 3a4600e9-d4aa-4323-bdfe-9daf01612679

下载时间: 2010年7月10日