

# 第五章 运算方法与运算器(四)

秦磊华 计算机学院

# 本章主要内容



# 基于补码数据表示研究运算方法和设计运算器(简)

5.5 运算器设计







#### 1. 运算器基本组成单元


- ◆ ALU(算术逻辑运算单元):前面已经介绍多种ALU设计方法
- ◆寄存器:保存原始数据和中间结果
- ◆ 总线:连接ALU及寄存器,构建ALU数据通路,完成运算器功能
- ◆多路选择: 根据运算功能和步骤的需要, 选择不同的数据通路

#### 1.运算器基本组成单元

#### 1)三态门








#### ◆单向三态门及其结构

En =1: 
$$A \rightarrow B$$

En=0: B端输出高阻抗(相当于B端与所连接线路断开)





$$E_{n1} = 1$$
,  $E_{n2} = 0$ :  $A \rightarrow B$ 

$$E_{n1} = 0$$
,  $E_{n2} = 1$ :  $B \rightarrow A$ 

$$E_{n1} = 0, E_{n2} = 0 : ???$$

$$E_{n1} = 1$$
,  $E_{n2} = 1$ : ????








#### 2.总线连接的基本原则及示例


总线连接及控制基本原则:

- ◆ 从总线输入数据的部件应该进行输入控制;
- ◆ 所有向总线输出的部件, 其输出端应有三态功能, 且需要进行输出控制。
- ◆ 同一有效传输期内,连接在公共总线的部件最多只能有一个输出有效,其 余必须为高阻抗状态



#### 華中科技大学 计算机科学与技术学院 School of Computer Science & Technology, HUST

#### 3.单总线结构运算器组织及控制



◆ 该电路能正常工作的基本条件是什么?


ALU的输出带三态

学中科技大学 计算机科学与技术学院 School of Computer Science & Technology, HUST

3.单总线结构运算器组织及控制

ADD R0,R1


 $(R0) + (R1) \rightarrow R0$ 



■ 单总线,两个锁存器,3个时钟周期

计算机组成原理

#### 3.单总线结构运算器组织及控制



 $(R0) + (R1) \rightarrow R0$ 

 $T_1: R_0 \rightarrow LA$ 

有效: R<sub>0</sub>→IB、IB →LA、CLK

无效: IB→R<sub>i</sub>、 IB →LB、 ALuOP

 $T_2: R_1 \rightarrow LB$ 

有效: R<sub>1</sub>→IB、IB →LB、 CLK


无效: IB→R<sub>i</sub>、 IB →LA、 ALuOP

T<sub>3</sub>: ALU→ R<sub>0</sub> | 有效: Aluop、IB →Ri、 CLK

无效: R<sub>i</sub>→IB、IB →LA、IB →LB

#### 華中科技大学 计算机科学与技术学院 School of Computer Science & Technology, HUST

#### 3.单总线结构运算器组织及控制



$$(R_0) + (R_1) \rightarrow R_0$$

◆该总线连接存在的问题?

输出冲突: LA、通用寄存器堆(GR)

◆ 电路正常工作的条件?


解决冲突: LA 增加三态输出控制

ALU输出需要三态吗?

## 

#### 学中科技大学 计算机科学与技术学院 School of Computer Science & Technology, HUST

#### 3.单总线结构运算器组织及控制



 $(R0) + (R1) \rightarrow R0$ 

 $R_0 \rightarrow LA$ 

数据通路?

 $R_0 \rightarrow LB \rightarrow ALU \rightarrow LA$ 


T1:有效: R<sub>0</sub>→IB、IB →LB、CLK

T2: 有效: ALU →LA、CLK

# 

#### 学中科技大学 计算机科学与技术学院 School of Computer Science & Technology, HUST

#### 3.单总线结构运算器组织及控制



$$(R_0) + (R_1) \rightarrow R_0$$

 $R_1 \rightarrow LB$ 

T3:有效: R<sub>1</sub>→IB、IB →LB、 CLK

无效: IB→R<sub>i</sub>、 LA →IB、AluOP、ALU→LA

ALU→LA

T4:有效: AluOP、ALU→LA、CLK

无效: R<sub>i</sub>→IB、IB→R<sub>i</sub> 、IB→LB

 $LA \rightarrow R_0$ 


T 5:有效: LA →IB、IB→R<sub>0</sub> 、CLK

无效: R;→IB、 IB→LB、 AluOP



4. 双总线结构运算器组织及控制

ADD R0,R1 (R0)+(R1)  $\rightarrow$  R0




■ 双总线, 1个锁存器, 2个时钟周期

■ 运算器工作的条件: ALU输出带三态



#### 4. 双总线结构运算器组织及控制



 $(R0)+(R1) \rightarrow R0$ 

T1:  $R_0 \rightarrow LA$  | 有效:  $R_i \rightarrow IB_1$ 、 $IB_1 \rightarrow LA$ 、 CLK


无效: IB<sub>1</sub>→R<sub>i</sub>、 R<sub>i</sub>→IB<sub>2</sub>、 ALuOP

T2:  $R_1 \rightarrow IB2$ ,  $ALU \rightarrow R_0$  有效:  $R_1 \rightarrow IB_2$ 、ALuOP、 $IB_1 \rightarrow R_i$ 、CLK

无效: R<sub>i</sub>→IB<sub>1</sub>、 IB →LA

#### 華中科技大学 计算机科学与技术学院 School of Computer Science & Technology, HUST

4. 双总线结构运算器组织及控制



- ◆该总线连接存在的问题?
- ◆ 电路正常工作的条件?

输出冲突: LA、通用寄存器堆(GR)向IB1的输出控制


解决冲突: LA 增加三态输出控制

ALU输出需要三态吗?

计算机组成原理


#### 学中科技大学 计算机科学与技术学院 School of Computer Science & Technology, HUST

#### 4. 双总线结构运算器组织及控制






4. 双总线结构运算器组织及控制



## □ 5.5 运算器设计



#### 4. 双总线结构运算器组织及控制



 $(R0) + (R1) \rightarrow R0$ 

T1:  $R_0 \rightarrow ALU$ ,  $R_1 \rightarrow ALU$ ,  $ALU \rightarrow LA$ 

有效: R<sub>i</sub>→IB<sub>1</sub>、R<sub>i</sub>→IB<sub>2</sub>、ALuOP、CLK

无效:  $LA \rightarrow IB_1$ 、  $IB_1 \rightarrow R_i$ 


T2: LA $\rightarrow$ R<sub>0</sub> 有效: LA $\rightarrow$ IB<sub>1</sub>、IB<sub>1</sub> $\rightarrow$ R<sub>i</sub>、CLK

无效: R<sub>i</sub>→IB<sub>1</sub>、 ALuOP、ALU →LA




5. 三总线结构运算器组织及控制

$$(R0) + (R1) \rightarrow R0$$





#### 5. 三总线结构运算器组织及控制



 $(R0) + (R1) \rightarrow R0$ 


T1:  $R_0 \rightarrow ALU$ ,  $R_1 \rightarrow ALU$ ,  $ALU \rightarrow R_0$ 

有效:  $R_i \rightarrow IB_1$ 、  $R_i \rightarrow IB_2$  、 $IB3 \rightarrow R_i$  、ALuOP 、CLK



5. 三总线结构运算器组织及控制

MOV R0, R1  $(R_0) \rightarrow R_1$ 




数据通路: GR → ALU → GR

有效: R<sub>i</sub>→IB<sub>2</sub>、ALuOP、IB3 →R<sub>i</sub>、 CLK



5. 三总线结构运算器组织及控制

MOV R0, R1  $(R_0) \rightarrow R_1$ 



数据通路: GR→旁路器→GR

有效: R<sub>i</sub>→IB1、IB1→IB3、IB3→R<sub>i</sub>、CLK



# 第四部分完