SG6 portátil

Manual de montagem, calibração e operação

Revisão 15/10/2026 - integridade BIN3, bateria e cabeamento

Seis entradas. Nove gauges. Três meias pontes de flexão e três quartos de ponte.

Placa integrada ADS1256 + STM32F103C8T6, seis CJMCU-333, quatro OPA2364, MSP2807 e SD externo3,3V.

Referência de construção da implementação entregue. Pinagem conferida no esquema original; confirmar revisão da placa por continuidade. Ganho físico G100 inicial, PGA1; filtro f0=499,08 Hz, Q=0,74162, -3 dB=522,26 Hz.

Software tem testes e build; colagem, janela CJ, banda/alias, SD/PC/touch físicos, autonomia, proteção da bateria e encaixe mecânico ainda dependem do protocolo de bancada.

Conteúdo

SG6 portátil 1

SG6 portátil - referência atual de construção 3

Manual de fabricação, calibração e operação SG6 5

Conexões atuais SG6 - seis entradas, nove gauges 14

Pinagem atual - placa integrada e módulos 17

UI, presets e formatos entregues 23

Firmware ativo SG6 - STM32F103C8 da placa integrada 26

Protocolo de bancada SG6 - preencher com medições reais 28

Materiais e pendências de estoque 30

Fontes e interpretação 32

Visão de sistema 33

Pontes e canal analógico 34

Digital e energia 35

SG6 portátil - referência atual de construção

Revisão de 15/10/2026: integridade BIN3, bateria e cabeamento. Placa integrada ADS1256 + STM32F103C8T6, seis CJMCU-333, quatro OPA2364, MSP2807 com toque, SD externo3,3V e uma célula Li-ion protegida. Firmware ativo em fw_pio/; programa PC em app/visualizador_tempo_real.py.

São **seis entradas e nove gauges**: CH0..2 meia ponte de flexão (H, dois gauges de faces opostas); CH3..5 quarto de ponte (Q, deformação local). H reduz a resposta axial comum; Q preserva axial e flexão local. Para comparar ambas no mesmo local, posicionar Q perto e alinhado ao gauge inferior de H e registrar a geometria. Meia ponte de Poisson e ponte completa não fazem parte desta montagem.

Por onde começar

• MONTAGEM_PASSO_A_PASSO.md: fabricação, colagem, calibração, operação em campo e PC.

• PINOUT_PLACA_INTEGRADA.md: tabelas completas, numeradas pelo símbolo original.

• CONEXOES_SISTEMA.md: todas as ligações, incluindo filtro/monitor/cabos.

• ESPECIFICACAO_UI_PRESETS.md: telas efetivamente entregues, presets e formatos.

• REGISTRO_BANCADA.md: protocolo preenchível e pendências físicas.

• BOM_FINAL_ADS1256_MSP2807.xlsx: necessário, compra declarada, confirmado, falta e reserva. Quantidade pendente não significa zero.

• ../output/pdf/SG6_Manual_Montagem_Revisado_2026-10-13.pdf: manual consolidado em 15/10/2026, gerado dos guias-fonte e SVGs atuais; mantém o nome histórico do arquivo.

O esquema original ../uploads/Esquema original chinês ADS1256+STM32F103 (uploads, folha única) prevalece sobre o PDF explicativo em português. Confirmar a revisão real por continuidade antes de energizar. Os uploads permanecem originais; auditoria e cinco comparações antigas estão marcadas como históricas.

Base desta revisão: potência, autonomia, IN7 e filtro (../docs/research/2026-10-15-datasheets-potencia-analogico.md), auditoria dos fluxos antes das correções (../docs/research/2026-10-15-auditoria-firmware-fluxos.md) e BOM/ligações (../docs/research/2026-10-15-auditoria-bom-ligacoes-documentos.md). Os comportamentos corrigidos de bateria, SD, trigger e BIN3 estão descritos nos guias atuais e implementados em fw_pio/app.

Arquitetura e decisões fixas

Célula 18650 1S -> proteção real -> OUT+ -> chave -> **SW_BAT+** -> MT3608 regulado5,00V -> J2 e LCD. Divisor 10k/10k+100nF de PB0 sai de SW_BAT+, após a chave e antes do boost; medir PB0/VDD em OFF. **VEXC sai de C1+ após L1** para pontes/INA/OPA; não ligar esse nó diretamente ao boost bruto por outro fio. Retorno analógico em P5/AGND, digital/potência em J2/P9-2; R1 onboard une os retornos. Carregar somente OFF; LEDs TP4056 visíveis e rotulados CARREGANDO/CARGA TERMINADA, sem CHRG/STDBY no MCU nem estado de carga na tela. Identificar revisão/proteção/célula e corrente de carga. Não há PowerPath nem desligamento automático por latch.

Cada ponte -> CJMCU G físico100 inicial -> Sallen-Key fixo (f0=499,08 Hz, Q=0,74162, −3 dB=522,26 Hz; não Butterworth) -> P5 IN0..5 -> ADS1256/SPI2 -> STM32. Monitor VEXC usa divisor2,2k/2,2k com buffer OPA -> IN7, fator nominal ADC0,4950495. IN7 é lido a cada oito varreduras: correção de deriva lenta da excitação; ripple/transientes exigem ensaio. IN6 é reserva. Referência ADR4525 fixa2,5V, PGA1. LCD/toque/SD externo compartilham SPI1, CS próprios PA4/PA0/PA8; slot SD da tela sem uso; UART PA9 envia para RX USB-UART3,3V; TX/VCC do adaptador abertos. CAN não implementado.

Cada Q e H usa W1/W2/W3 em cabo instalado 1×4×0,50 mm² + blindagem/dreno, até 1 m: quarta via isolada nas duas pontas, dreno apenas no equipamento. São seis conjuntos completos de conectores5contatos, 12 metades; família/vista de pinout dependem das medidas da caixa. Cabo de duas vias + dreno não atende.

Os quatro presets mudam taxa, máscara, filtro, média e trigger. Não mudam ganho físico, GF, tipo, zero ou escala. A seleção de H/Q exige sensor/fiação e seletor físico correspondentes, aparelho OFF, configuração e recalibração.

A tara nunca é automática. Alterações de configuração em REC são bloqueadas.

CALIB recebe R SHUNT medida (padrão100k, incluindo330k), mostra a faixa estimada por canal após BIAS/ZERO e exige retirada/retorno antes de confirmar a escala. Registrar Rreal/aplicada: a entrada é transitória e a escala resultante é persistida. MAIN mostra arquivo e minutos:segundos em REC; erros têm prioridade. No PC, VEXC medida mantém histórico; configuração/calibração ou BOOT/reset separa épocas e eventos.

Estado de validação e limites

Há testes automatizados e build STM32 documentados no registro de execução da revisão. Isso não prova funcionamento de placa, cartão, touch, UART física, colagem, banda, autonomia ou calibração. O protocolo de bancada atual não registra ensaios fictícios. Valores de tensão de textos antigos permanecem como declarações históricas sem rastreabilidade experimental suficiente.

O modelo é linear de pequenas deformações: Q usa4*delta_ratio/GF; H usa2*delta_ratio/GF, depois escala shunt. Ganho/cabos/temperatura/adesão e cargas reais precisam de validação. Shunt comprova a cadeia elétrica naquele ponto, não exatidão mecânica. O filtro analógico fixo não assegura antialias quando Nyquist por canal é menor; filtros digitais não removem alias já adquirido. O modo MÉDIO LP50 atenua100Hz. Ganho físico também afeta banda/headroom do INA; G100 permanece ponto inicial, sem garantia de largura de banda do módulo.

SD BIN3 registra todas as varreduras aceitas, com frames AA56/46B/CRC e rodapé AA57/21B no fechamento controlado. Conversão normal exige rodapé válido e coerente; recuperação explícita --recover-incomplete preserva registros completos válidos e marca clean_close=0. BIN1/BIN2 antigos continuam aceitos sem prova de fechamento. UART mantém BIN2 e limite normal de 1000 quadros/s; trigger tem prioridade, reserva de um frame e contador trigger_uart_lost quando não enfileirado. SD é a fonte integral. RÁPIDO exige BIN3, lote de 16 registros e orçamento acumulado de busy SD de 70 ms por operação de escrita/sync; erro SD SLOW / INCOMPLETE exige preservar o arquivo e revalidar o cartão. Fila128 cobre cerca de99ms a1289SPS/canal. Fazer STOP e confirmar fechamento antes de OFF/cartão. Sync a cada1s; um rodapé não atesta persistência física se o sync/close final falhar. Sem segmentação automática ou calendário RTC real.

Durante uso, ícone de quatro segmentos e percentual aproximado ~ acompanham a tensão BAT; abaixo de3,50V por500ms piscam e aparece CARREGAR. Durante REC, abaixo de3,35V por500ms ou monitor inválido por500ms fecha e para (BATERIA BAIXA/BAT MONITOR FAIL). A estimativa não é medidor de coulombs.

Autonomia de planejamento: 2000mAh=3,15-4,57h; 2600mAh=4,09-5,95h; 3000mAh=4,72-6,86h; 3500mAh=5,50-8,01h. Usa (3,7 * capacidade_Ah * 0,80 * 0,85)/(5 * corrente_5V_A) com 0,22-0,32A em5V; confirmar capacidade útil, picos, eficiência e temperatura. Cálculos não garantem horas de campo.

Materiais e regeneração

6 CJMCU e12 OPA confirmados por declaração específica; usam-se4 OPA e sobram8. Gauges disponíveis sem limitação declarada, mas contar nove e conferir lote/GF. Adaptadores SOIC, USB-UART, proteção real/célula,12 resistores1k de precisão e encaixe físico são pendências. Passivos da lista anterior foram comprados; quantidade, tolerância e adequação dos valores novos ainda precisam de conferência. Sem preços atualizados por suposição.

Regenerar a BOM a partir da raiz com python Projeto_Modulo_Portatil_StrainGauge/gerar_bom.py. Usa o Node/Artifact Tool do runtime Codex e tools/bom_artifact.mjs; não exige openpyxl para autoria. Na máquina sem esse runtime, o gerador informa indisponibilidade e preserva a planilha existente. Os testes das contas em ../tests/test_bom.py usam somente biblioteca padrão.

Manual de fabricação, calibração e operação SG6

Revisão atual15/10/2026. Ler conexões/pinagem antes de soldar. Configuração inicial: CH0..2 H, CH3..5 Q, nove gauges350ohms, seis CJ G100, PGA1, quatro OPA, monitor bufferizado. As etapas abaixo são instruções; aprovação física depende de preencher REGISTRO_BANCADA.md com instrumentos e dados reais.

1. Separar materiais, identificar e medir

1. Recontar6 CJ,12 OPA (usar4/reservar8) e pelo menos9 gauges. Conferir marcação SOIC-8, pino1, lote, resistência, GF do lote e aparência. Fotografar revisões e etiquetar CH0..5 nos módulos/cabos. Adaptadores SOIC/PCB própria são necessários, ainda não confirmados.

2. Abrir a BOM. Separar12 resistores1k/0,1% de referência,6 RA350/0,1%,12x2,15k,6x220n,6x100n dos filtros, pares2,2k do monitor,10k da bateria/pull-ups, shunt100k e desacoplamentos. Compra antiga não comprova quantidades/tolerâncias dos novos valores. Medir e registrar pares de referência; seleção térmica/TCR é requisito, sem atribuir TCR ao lote não identificado.

3. Conferir proteção real Li-ion1S, célula/capacidade, suporte, carregador e OUT protegido. TP4056 sozinho é carregador, não prova proteção nem PowerPath. Separar USB-UART3,3V que sustente921600, cartãoSDHC FAT32, quatro adaptadores SOIC, seis conjuntos completos de conectores5contatos (painel + cabo, 12 metades), seletorJP_QH por canal, seis trechos até1m de cabo 1×4×0,50 mm² com blindagem total + dreno, adesivo/terminais/proteção adequados ao corpo de prova.

4. Com paquímetro, medir placa integrada, CJ, adaptadores, bateria/suporte, MT3608/altura do trimpot, conector, SD/furos e raio mínimo de curva do cabo escolhido. Esses dados ainda faltam; não furar caixa usando fotos sem escala.

2. Gabinete e fabricação mecânica

Peça	Cota documentada ou proposta	Ação
MSP2807 PCB	50x86mm	Conferir lote
Furos MSP2807	Diâmetro3,20mm, centros44x74,08mm	Usar desenho oficial; não centros50x86
Área ativa da tela	43,2x57,6mm	Projetar janela após medir moldura/toque
Altura MSP com header	12,78mm	Reservar ainda espaço real do chicote
SD adquirido	21x18x3,5mm, dois furos	Medir furos e acesso ao cartão
Gabinete externo	Envelope proposto180x130x65mm	Não é CAD liberado nem encaixe comprovado
Placa integrada/CJ/ bateria/boost	Cotas completas pendentes	Medir antes do gabarito/furação

1. Fazer primeiro um gabarito em papel/cartão com medidas reais, suporte da célula e conectores instaláveis. Ensaiar abertura da tampa sem puxar chicotes, acesso ao SD, carga, UART, chave e trimpots. Não inventar folgas, paredes ou posições de furos finais.

2. Marcar frente/verso e posição do pino1 de cada header. Fixar LCD sem comprimir filme de toque/FPC; eletrônica em espaçadores isolantes e suporte mecânico adequado. Verificar cabeças de parafusos contra trilhas e isolamento da bateria/contatos.

3. Posicionar entradas analógicas longe de boost/correntes LCD/SD. Manter pares de referência juntos termicamente; não colocar um resistor perto de fonte quente e o outro longe. Reservar alívio de tração dos seis

cabos e fixação da célula. Sem promessa de vedação/IP.

4. Só após prova física produzir gabarito definitivo/caixa. Desbastar e limpar cavacos antes de instalar PCB. Etiquetar CH0..5, H/Q,5V J2, carga somenteOFF, LEDs TP4056 visíveis CARREGANDO/CARGA TERMINADA, RX/GND PC, cartão e STOP antesOFF. Não publicar footprint/CAD como final sem medir.

3. Continuidade e energia, ainda sem sensores

1. Sem bateria, confirmar J2-1=GND/J2-2=5V, P9-2=GND/P9-12=VBAT, P5 pares=AGND, R16/AINCOM paraAGND, JTAG1-7/9/15 atéPA13/PA14/NRST. Não usar pinagem do PDF português. Remover J3 do potenciômetro, BOOT0/1=0. Confirmar J1 da tela aberto.

2. Soldar/adaptar quatro OPA conferindo pino1 e orientação. Alimentação pino8=VEXC/pino4=AGND. Para cada CI eCJ, conferir100n+10u próximos, polaridade/tensão. Não unir saídas, Vref ou3.3V dos CJ.

3. Fora da caixa, ajustar MT3608 a5,00V sem carga com fonte limitada em corrente; desligar antes de ligar módulos. OUT+ protegido ->chave ->SW_BAT+ ->boostIN+; OUT- protegido ->boostIN-. OUT boost sóJ2-2/LCD1; OUT- sóJ2-1/LCD2. Nunca ligar OUT+ diretamente aC1+.

4. Usar fonte de bancada com limitação apropriada e adicionar cargas gradualmente. MedirJ2/C1+/VDD/TP1, queda sob carga, ripple com osciloscópio/ponta curta e aquecimento. Registrar valores reais e condições, não marcar "OK" porque um número esperado consta no guia.

5. RetirarVEXC deC1+ pós-L1, AGND deP5 para cluster analógico. Conectar monitor2,2k/2,2k+100n+bufferOPA4A emIN7 e bateria SW_BAT+ ->10k ->PB0 ->10k ->GND, com100nF em PB0/GND. O topo sai após a chave, antes do boost. Medir PB0 e VDD ao desligar e em carga OFF; conferir descarga dos100nF. Não instalar zener de3,3V como remendo. Conferir escala dos monitores com multímetro antes de depender da parada por bateria.

4. Digital e firmware

1. Conectar LCD/touch/SD pelos rótulos e tabela completa da pinagem. SD3,3V emP9-1/P9-2; slot SD da tela sem uso. SDO9 do LCD aberto. IO3,3V. Pull-upsCS10k. Confirmar liberaçãoMISO pelo SD. Não removerR3 da tela como solução de MISO.

2. Compilar fw_pio e programar porST-Link: SWDIOclone4 ->JTAG1-7, SWCLK2 ->9, RST1 ->15 se necessário, GND5/6 ->par4..20. Saídas3,3/5V clone abertas; placa porJ2. A gravação no hardware não foi executada nesta revisão.

3. O boot abreMAIN diretamente, sem splash. Calibrar toque emMENU, depois salvarFLASH explicitamente foraREC. Verificar leitura/configuraçãoADC, estadosSD, texto, botões e erro. Se carga/configuração não é válida, resolver aviso; não ocultar com tara automática.

4. Testar ADC com tensões conhecidas dentro da janela segura do buffer/PGA1, depois alternância de canais e acoplamento entre pares. Comparar código/tensão ao instrumento e observar varredura sequencial. Não aplicar tensão acima do limite com base apenas no fundo de escala teórico5V.

5. Antes de sensores reais, montar um canalQ com resistor350 no lugar do gauge e umH com dois350, conferir meio~VEXC/2, ganho físico e excursões nos dois sentidos. G100 é informado no firmware e ajustado no trimpot: selecionar preset não ajusta hardware. A janela software provisória0,15..3,15V não prova a janela real CJ/ADS.

5. Fabricação do front-end de cada canal

1. Montar referência própria RC/RD1k iguais, sérieVEXC->RC->S-->RD->AGND. S- paraVIN-. InstalarRA350 eJP_QH: centroW1, Q=saídaRA, H=VEXC. Registrar resistências medidas/posição por canal. Não usar3x1k com gauge350.

2. CJ VCC=VEXC/GND=AGND/VIN+=W3/VIN-=S-/Vref e3.3V abertos. ConectarVout ao filtroR1, não diretamenteADC. NenhumRG externo.

3. MontarINAOUT->2,15k->X->2,15k->Y->OPA+IN;100nY/AGND;220nX/OUT; -IN=OUT; OUT->P5 INn. Verificar realimentação e continuidade antes de alimentar. MapearOPA1CH0/1, OPA2CH2/3, OPA3CH4/5, OPA4A monitor; metade4B seguidorMEX sem carga.

4. Conector5contatos:1W1,2W2,3W3,4isolado,5dreno. Confirmar numeração pela vista do fabricante, trava/alívio e terminação para0,50mm² após medir caixa. Conferir ausência de curto entre contatos e corpo de prova. No cabo, W1/W2 mesma bitola/comprimento, W3 separado para sense. Dreno sóAGND no equipamento, extremidade sensor isolada.

5. CH0..2H: W1 topo do gauge superior; W3 midpointM; W2 terminal inferior. JP_QH emH bypassaRA. CH3..5Q: W1/W3 ao terminalA do único gauge; W2 aoB; JP_QH emQ. Na unidade, VIN+ é somenteW3, sem ligação local ao nó apósRA.

6. Alimentar um canal por vez e medir sinais/temperatura, depois os seis. Nove gauges, seis entradas; IN6 aberto/reserva. Toda trocaQ/H exige trocar sensor/fiação real e posiçãoJP com aparelhoOFF, confirmar tipo noMENU e repetirZERO/shunt. Se ganho mudar, repetirbias também.

5.1 Guia rápido: cabo Q

1. Aparelho OFF; identificar três vias W1/W2/W3 do cabo instalado de quatro vias + dreno. Isolar a quarta via nas duas pontas; dreno só no SHIELD/AGND do equipamento, isolado no sensor.

2. Colocar JP_QH em Q: VEXC -> RA350 -> W1 -> terminal A do gauge; terminal B -> W2 -> AGND. Levar W3 separado de A remoto até VIN+; não unir W1/W3 junto ao INA.

3. Conferir contatos 1=W1, 2=W2, 3=W3, 4=reserva, 5=dreno pela vista do conector. Medir continuidade/isolamento; duas vias + dreno não atendem.

4. Configurar Q, conferir ganho/GF e executar BIAS/SAVE/restauração, ZERO e shunt/retorno conforme seção7. Shunt entre A/B no sensor.

5.2 Guia rápido: cabo H

1. Aparelho OFF; usar as mesmas três vias ativas do cabo de quatro vias + dreno. Isolar quarta via e dreno no sensor; ligar dreno só no equipamento.

2. Colocar JP_QH em H, bypassando RA: VEXC -> W1 -> topo do gauge superior; base do inferior -> W2 -> AGND; meio M dos dois gauges -> W3 -> VIN+.

3. Conferir os mesmos cinco contatos e isolamento. Gauges compatíveis em faces opostas da mesma seção, inferior na face tracionada para sinal positivo.

4. Configurar H, conferir ganho/GF e executar BIAS/SAVE/restauração, ZERO e shunt/retorno conforme seção7. Shunt entre M/base do gauge inferior no sensor. H mede flexão e reduz axial comum.

6. Posicionamento, colagem e proteção do gauge

1. Definir antes a grandeza: flexãoH ou deformação localQ; marcar seção, eixo longitudinal, faces, distância/posição e orientação. ParaH, dois gauges compatíveis em faces opostas da mesma seção e alinhados ao eixo de deformação. Inferior na face tracionada para sinal positivo na convenção adotada. Acesso só a uma face pedeQ, nãoH improvisado.

2. Preparar superfície conforme instrução do fabricante do gauge/adesivo e material: desengordurar, preparar acabamento, remover resíduos e manter área seca. Não inferir tempo de cura, temperatura, solvente ou pressão sem ficha do adesivo escolhido. Registrar produto/lote e condições.

3. Medir resistência do gauge antes e após instalação e isolamento elétrico da peça com instrumento/procedimento compatíveis; inspecionar grade e terminais. Colar sem dobra, manter alinhamento/posicionamento e cumprir cura real. Não aplicar força de solda/chicote diretamente à grade.

4. Soldar fios em terminais apropriados, proteger conexão e dar alívio de tração antes da área sensível. ParaH, juntar os terminais que formamM conforme identificação do par; verificar W1/M/W2 pela resistência. ParaQ, W1/W3 chegam aA separadamente. Isolar dreno e quarto fio no sensor.

5. Aplicar proteção ambiental compatível com material/temperatura sem criar esforço parasita. Manter parH em temperaturas semelhantes; gradiente, GF/resistência diferentes e colagem desigual reduzem compensação. Autoaquecimento~17,86mW por gauge em5V permanece; referência1k economiza no divisor, não no sensor.

6. Estabilizar térmica e mecanicamente antes da calibração. ApostilaSG páginasPDF24-27 discute ambiente/temperatura/excitação,29-32 pontes; blindagem não elimina erro resistivo ou deriva dos fios. Nenhuma recomendação genérica substitui ficha de instalação do gauge adquirido.

6.1 Ajustar G100 com multímetro e shunt

É possível ajustar o ganho físico sem gerador de milivolts. Com a ponte real descarregada, medir VEXC e CJ Vout diretamente com multímetro. Aplicar shunt100k medido ao gauge inferior H (M para terminal inferior remoto/W2), ou ao único gauge Q (A/B). Medir a nova saída e calcular a diferença em relação à leitura sem shunt. Para dois braços350ohms ideais, o alvo G100 é deltaVout = -VEXC*100*350/[2*(350+2*100000)]; em5V, -0,436736V. Ajustar cuidadosamente o trimpot até essa diferença, mantendo ambas as leituras sem clipping. Medir no CJ Vout: não aplicar o fator1,01 da atenuação ADC ao multímetro. GF e casamento da referência não alteram essa diferença elétrica ideal; valores reais dos braços/shunt/cabos, temperatura e erro do instrumento alteram a realização prática.

Remover shunt, conferir retorno, informar o ganho físico final no menu e repetir: BIAS -> SAVEFLASH confirmado -> OFF/restaurar W3/religar -> conferir configuração e bias restaurados -> ZERO -> SHUNT -> retirar/confirmar retorno -> SAVEFLASH final. Não conservar bias/calibração anteriores após ajustar o trimpot. Se houver saturação ou impossibilidade de ajustar, investigar a janela real CJ antes de usar os dados. A expectativa é nominal, não prova de exatidão mecânica.

7. Calibração completa por canal

Fazer fora de REC, na condição de referência definida. Registrar GF do lote, resistência, ganho físico, topologia, cabos, temperatura e shunt. O padrão GF2,08 é apenas um valor inicial. Trocar ganho invalida bias/zero/shunt; tipo invalida zero/shunt; GF invalida shunt. Falha de medição preserva a calibração anterior.

1. **Bias independente e SAVE obrigatório:** com aparelho OFF, desconectar W3 de VIN+ e isolar a ponta. Colocar ponte temporária VIN+ para VIN- no midpoint S- (~2,5V), sem curto entre rails ou ligação das entradas ao terra. Ligar, selecionar CHn em CALIB e executar BIAS/confirmar. Logo após cada BIAS, executar SALVAR FLASH fora de REC e verificar a mensagem **FLASH / CONCLUIDO**, antes de desligar. Se SAVE falhar, não prosseguir para OFF/restauração como se a medição estivesse salva: resolver a falha e salvar com sucesso. Anotar canal/tipo/GF/ganho, BIAS OK e o valor de bias (palavra bias_v_f32 no #CHn dos metadados). BIAS sozinho só altera RAM/metadados. A leitura nominal1,65V não separa desequilíbrio da ponte de offset do INA.

2. **Restaurar e verificar após religar:** somente após SAVE confirmado, desligar, remover a ponte VIN+/VIN-, reconectar apenas W3 a VIN+, conferir e religar. Antes do ZERO, selecionar o mesmo canal e conferir tipo/GF/ganho restaurados, **BIAS OK** e bias_v_f32 igual ao anotado antes de OFF. Se houver aviso de configuração inválida, falta de validade ou bias/configuração antigos, interromper e repetir BIAS/SAVE corretamente; não executar ZERO com bias perdido. Nunca executar ZERO/shunt com VIN+ ainda preso à referência. Estabilizar temperatura/carga.

3. **ZERO explícito:** confirmar a condição sem carga adicional e executar ZERO do canal selecionado, ou a ação MAIN para os ativos. Cancelar preserva o anterior. A tara fica em razão normalizada pela excitação, não em volts legados. Não rezerar ao trocar preset ou reiniciar uma série de creep.

4. **Shunt medido:** fora de REC, tocar R SHUNT e informar a resistência medida. Editor: DIGITO +1 cicla0..9, PROXIMO DIGITO avança; último=0,1ohm. APLICAR valida1,0..999999,9ohms; CANCELAR preserva anterior. Padrão100000,0, incluindo opção330000,0 e valor real330123,4. Registrar Rreal e valor aplicado mostrado em CALIB/confirmar. Instalar manualmente o mesmo resistor em paralelo ao gauge Q (A/B) ou inferior H (M/terminal inferior), no sensor. Selecionar SHUNT do canal correto; conferir sinal negativo, resposta suficiente e ausência de SAT. Entrada é transitória e volta a100k no boot; escala resultante é salva. Reentrar antes de nova calibração após religar. Edição bloqueada enquanto qualquer shunt aguarda retirada/retorno; não trocar resistor nessa etapa.

5. **Retirada/retorno:** remover o resistor, aguardar estabilidade e confirmar REMOVE/RETURN. A escala só é confirmada após retorno; critério inicial software±50με, pendente validação. Não fazer novo ZERO para esconder retorno incorreto. Saturação, sinal insuficiente ou falha não substituem a escala anterior.

6. **Salvar:** repetir canais, executar SAVEFLASH fora de REC, reiniciar e conferir restauração sem tara automática. Conferir tipos e máscaras de validade nos metadados. REC exige bias/zero válidos nos canais ativos; concluir também o shunt para comissionamento.

7. **Validar mecanicamente:** usar carga e geometria conhecidas, registrar incerteza, repetibilidade, histerese, alinhamento, adesão e drift. Shunt elétrico verifica a cadeia naquele ponto, não exatidão mecânica completa.

Modelo linear: Rsh=R*Rcal/(R+Rcal), delta_x=Rsh/(R+Rsh)-1/2. Para350ohms/100k/GF2,1, referência Q=-1663,755με e H=-831,878με. Em G100/VEXC5V, deltaVout=-0,436736V em ambos. O equivalente exato de resistência (-1660,854με) é outro modelo, não deve ser misturado com o conversor linear. Para GF2,08 a referência muda. Q usa4*delta_ratio/GF; H usa2*delta_ratio/GF; depois escala shunt. Não há garantia para grande deformação plástica, par desigual ou gradiente térmico.

Para ganho físico alto, considerar330k medido para reduzir excursão e evitar clipping, mantendo o procedimento físico/retorno. Exemplo ideal350ohms/VEXC5V/G1000:100k exige deltaVout=-4,367V;330k exige-1,325V. São expectativas elétricas, não garantia da janela CJ. Na fórmula de ajuste do ganho, substituir100000 pela Rreal.

CALIB apresenta EST do canal após bias/zero válidos: mesma cadeia de razão/strain e guardas INA0,15..3,15V/ADC buffer (raw<=VEXC-2,05V), ganho físico, VEXC atual, GF e escala. Registrar estimativa e validar excursões em bancada; indisponível sem validade. Não usar como faixa mecânica garantida.

8. Guia rápido: operação autônoma no SD externo

1. Conferir protocolo físico aceito, caixa/cabos, bateria sob carga e cartão FAT32 com espaço/nome livre. Inserir cartão com OFF. Ligar e checar H/Q, calibração, VEXC/bateria, SD, ausência de SAT/erro e taxas P(prevista)/M(medida)/R em SPS/CH. R atualmente repete M, sem medir persistência no SD de forma independente. Texto uE significa με.

2. **QUASE-ESTÁTICO:** seis canais, DRATE500, digital5Hz/média8 para evolução lenta. Creep/axial em Q; H mede flexão e reduz axial comum. Média8 mantém um registro por amostra, mas atenua e atrasa. Não zerar silenciosamente durante a série.

3. **MÉDIO:** seis canais,7500, LP50/média1, para oscilação dentro da banda validada. LP50 atenua100Hz; não é modo de amplitude plana100Hz. Para esse objetivo, escolher CUSTOM com canais/taxa/corte apropriados e validar amplitude, fase e alias em frequência conhecida.

4. **RÁPIDO:** CH0/1,15000, LP200/média1, trigger de subida CH0+500με, pré0,5/pós2s. Taxa prevista1289SPS/canal, BIN3 obrigatório; CSV direto no SD bloqueado (BIN REQUIRED / RAPIDO). Lotes16×46B reduzem escritas pequenas. Busy acumulado de escrita/sync limitado a70ms por operação; fila128 cobre cerca de99ms. SD SLOW / INCOMPLETE para aquisição e tenta sync/close: preservar arquivo e rejeitar o cartão para este modo até validação. Inicialização e operações fora de REC têm prazos próprios. Anotar SDmax da tela e sd_max_io_us do #STATUS/log PC: máximo por gravação de cada chamada foreground f_write/f_sync, incluindo cabeçalho e fechamento, em ms na tela e µs no log. Reinicia no próximo REC; capturar o log conectado para reter a medição. Não mede abertura, f_close ou pausa total entre consumidores. Busy via sd_max_busy_ms() e causa de timeout são métricas separadas. Validar latência e margem da fila com LCD/toque durante a duração máxima pretendida. Ponto inicial de transientes, não banda garantida. A varredura é sequencial; timestamp comum não prova simultaneidade ou fase entre canais.

5. **CUSTOM:** selecionar1..6 canais, uma das16DRATE, corte/média/trigger e APPLY. PGA1 fixo. Conferir corte efetivo e Nyquist por canal. O filtro analógico é fixo: f0=499,08Hz, Q=0,74162, −3dB=522,26Hz; não Butterworth e não prova banda útil; controlar conteúdo fora da banda na origem e validar alias. Ganho físico também afeta banda/headroom INA; não editar G sem ajustar trimpot/calibrar.

6. Definir BIN3 recomendado (obrigatório no RÁPIDO), prefixo até3 caracteres A-Z/0-9, duração UI0..86400s (0 contínua) e trigger. SAVEFLASH explícito se desejar persistir. Nome exemplo ENS00001.SGB; sem RTC real, FATdate é placeholder. Registrar identificação/horário real externamente.

7. Estabilizar, definir ZERO deliberadamente se necessário, pressionar GRAVAR e confirmar arquivo/REC/contador minutos:segundos em MAIN (erro tem prioridade). Configuração bloqueada em REC. Trigger marca um cruzamento; SD continua gravando e pré-evento permanece no arquivo, não em longo buffer RAM C8.

8. PARAR/STOP, aguardar confirmação de fechamento/ausência de REC, depois OFF e retirar cartão. Bateria abaixo de3,50V por500ms pisca o ícone/percentual aproximado e mostra CARREGAR; abaixo de3,35V por500ms durante REC fecha com BATERIA BAIXA. Monitor inválido por500ms também fecha (BAT MONITOR FAIL). Validar margem de fechamento; o firmware não desliga a chave. Falha ADC/SD/fila avisa INCOMPLETE: preservar arquivo e investigar.

9. Guia rápido: PC ao vivo e análise posterior

1. Aparelho na bateria; ligar somente P4-1 PA9 para RX USB-UART3,3V e P4-3 para GND. TX/VCC do adaptador abertos. Não carregar durante operação nesta versão. Identificar COM; exemplo com porta/nome a ajustar:

```
python Projeto_Modulo_Portatil_StrainGauge/app/visualizador_tempo_real.py --port COM5 --baud 921600 --log pc_novo.csv
```

2. Ao vivo exige pyserial/matplotlib; conversão offline usa biblioteca padrão. --log cria arquivo exclusivo; existente é erro. Padrão V2 valida CRC; UART antiga exige --legacy-v1. Não foi executado teste físico de COM. Fechar janela/Ctrl+C encerra leitor/arquivo; falhas de serial/disco são visíveis.

3. Conferir header completo com seis CH, TRIGGER e #ENDHDR. Antes dele, metadados desconhecidos/epoch0. Header parcial não substitui anterior. Snapshots completos e texto bruto ficam preservados; variação só da VEXC medida mantém epoch/histórico. Mudança estável de configuração/calibração ou BOOT/reset/tempo regressivo separa épocas; wrap uint32 normal continua. CSV emite #PC_EPOCH/metadados antes do primeiro registro da fronteira. Eventos ao vivo não misturam boots; na API de seleção sobre registros combinados, informar epoch. Registros46B/0,1με no protocolo; PC mostra με. Sequências SD/UART independentes; UART normal até1000quadros/s é subconjunto temporal; frames de trigger ignoram o espaçamento1ms e usam reserva de46B. Se não enfileirados, o contador cumulativo trigger_uart_lost é emitido no próximo #STATUS possível. A sequência conta somente frames enfileirados; não deduzir ausência de perdas de trigger só por sequência contínua. CSV PC não representa aquisição integral SD.

4. Leitor grava antes de enfileirar gráfico; plot_drops conta descartes de visualização sobrecarregada. Histórico até72000 registros visuais; evento antigo pode sair da história, recuperável pelo SD. Conferir contadores CRC/gaps/resets/headers/incompletos, H/Q e SAT. Tempo é relativo ao boot.

5. Depois STOP/close/OFF, copiar e preservar SGB original. Converter ou extrair janela:

```
python Projeto_Modulo_Portatil_StrainGauge/app/visualizador_tempo_real.py --conv ENS00001.SGB -o ensaio.csv

python Projeto_Modulo_Portatil_StrainGauge/app/visualizador_tempo_real.py --conv ENS00001.SGB --out evento.csv --event-time-us 10000000 --pre 0.5 --post 2
```

6. Evento em microssegundos de boot; pré/pós em segundos; limites inclusivos. Defaults vêm da janela aplicada nos metadados, fallback0,5/2 no legado; overrides CLI prevalecem. Conversor valida todos os registros, inclusive fora da janela, rejeita CRC/truncamento/header incompleto, e só substitui saída após sucesso. Mesmo input/output ou hardlink é recusado.

7. CSV PC: seq;t_us;t_ms;ch0_ue;ch1_ue;ch2_ue;ch3_ue;ch4_ue;ch5_ue;vexc_mv;battery_mv;mask;flags;trigger_mark;epoch. Inativos vazios, unidade με, metadados brutos em comentários e #PC_STATUS. CSV nativo SD tem outras colunas/sentinel2147483647/sem CRC por linha; detalhes no guia UI. Não converter CSV SD como SGB.

8. V1 offline é autodetectado, com aviso de ausência de CRC, máscaras sparse/identidade, tempo wrap e ambiguidade da marca antiga. Recupera somente o efetivamente registrado; não inventa calibração, canais ou cronologia perdidos. BIN2 legado tem CRC por registro, mas não prova fechamento; novos ensaios usam BIN3 no SD e V2 na UART.

9. Identificar saturação/incompletos/inativos na análise; preservar metadados, período ZERO e registros de colagem/cabos/temperatura. Distinguir H flexão e Q local, atraso/filtro e varredura sequencial. Validar amplitude/fase/alias por ensaio, não só Nyquist. TCC Silva páginas PDF60/62/63 usa outra arquitetura ADC12bits/oversampling; PDF67/70 relata discrepâncias mecânicas. Não transferir sua taxa/exatidão ao SG6.

10. Integridade, duração e liberação

BIN3 exige header #SG6BIN3, registros AA56/46B com CRC e rodapé AA57/21B coerente com contagem/últimos seq e tempo. STOP/duração/baixa bateria/falha de monitor fecham com status0/1/2/3. O firmware drena a fila, escreve o lote final e rodapé, sincroniza e fecha. EOF alinhado sem rodapé continua incompleto. Falha SD/fila/ADC já detectada impede rodapé limpo; um erro descoberto só no sync/close final pode ocorrer após o rodapé. Confirmar também ausência de erro no aparelho. CRC/rodapé não garantem persistência física do cartão/FAT nem a janela pré/pós completa.

Conversão normal valida o arquivo inteiro antes de substituir a saída. Para arquivo BIN3 interrompido, preservar o original e pedir recuperação explicitamente:

```
python Projeto_Modulo_Portatil_StrainGauge/app/visualizador_tempo_real.py --conv ENS00001.SGB -o recuperado.csv --recover-incomplete
```

Recuperação exporta somente registros completos válidos, com CRC válido; marca clean_close=0 e aviso visível. Pode pular um frame completo inválido, mas não reconstrói registros parciais nem ressincroniza bytes inseridos/removidos. Não apresentar esse CSV como ensaio concluído. BIN1/BIN2 antigos continuam aceitos com suas limitações. Sync cada1s e STOP antes de OFF/cartão continuam obrigatórios; cortes podem perder dados e danificar FAT.

BIN3 volume aproximado=46*varreduras/s*3600bytes/h, mais header e rodapé21B; seis valores num frame, não multiplicar novamente por6. Usar taxa medida, não DRATE. Sem segmentação automática: planejar duração/espaço abaixo do limite de arquivo FAT32~4GiB, parando/abrindo novo arquivo quando necessário. Autonomia de planejamento usa t_h=(3,7*capacidade_Ah*0,80*0,85)/(5*corrente_5V_A), com carga total média hipotética0,22-0,32A em5V, 80% da energia nominal aproveitável e boost85%:

Capacidade	Faixa calculada
2000 mAh	3,15-4,57 h
2600 mAh	4,09-5,95 h
3000 mAh	4,72-6,86 h
3500 mAh	5,50-8,01 h

Medir capacidade útil, corrente, picos, eficiência, temperatura e margem de close; as faixas não garantem horas de campo. O cenário chega a cerca de0,562A na célula em3,35V, antes dos picos. Identificar e dimensionar célula/proteção/chave/fiação para esse consumo e partida/SD.

Carga somente OFF. Usar terminais identificados do TP4056/proteção conforme revisão real; ajustar corrente de carga à célula e dissipação. Deixar LEDs visíveis e rotulados CARREGANDO/CARGA TERMINADA, sem CHRG/STDBY no STM32. A tela fica desligada durante carga; os LEDs não são medidor de capacidade.

Liberar campo após protocolo de rails/janela CJ, calibração e carga mecânica, banda/fase/alias/skew, SD+UART+touch e latência/overflow, baixa bateria/fechamento e autonomia. Instrumentos: multímetro adequado, fonte limitada, osciloscópio, referência de tensão/sinal, carga/geometria conhecidas, ST-Link/PC/USB-UART, paquímetro, lupa e ferramentas de instalação. Falta de equipamento fica pendente; número esperado nunca substitui medição.

Conexões atuais SG6 - seis entradas, nove gauges

Usar as posições verificadas em PINOUT_PLACA_INTEGRADA.md e os esquemas00/01/02. Continuidade e revisão da PCB são pré-requisitos físicos. Ganho inicial100 em cada CJ, ADS PGA1, J3 aberto, BOOT0/1=0.

Energia: seguir os nós, sem atalhos entre rails

Origem	Destino	Condição
Célula 18650 1S	B+/B- somente se identificados no módulo real	Conferir proteção, polaridade e diagrama do fabricante; TP4056 sozinho não protege
OUT+ protegido	Chave -> SW_BAT+ -> MT3608 IN+	SW_BAT+ também alimenta o topo do divisor PB0; carga só OFF
OUT- protegido	MT3608 IN-/retorno	Não bypassar proteção pelo B-
MT3608 OUT+	J2-2 e LCD1	Regular5,00V antes, depois com carga
MT3608 OUT-	J2-1 e LCD2	Retorno digital/potência
C1+ após L1	VEXC front-end	Apenas retirada do nó filtrado; não boost direto
P5 AGND	AGND front-end	Retorno pontes/INA/OPA/monitor/dreno
P9-1 / P9-2	SD3V3 / GND	Não P9-12; nunca5V no SD

100nF+10uF perto de cada um dos6 CJ e4 OPA (conferir os já onboard);47uF+100nF no cluster;100-470uF/10V+100nF no boost;47-100uF+100nF no SD, valores iniciais a validar. LCD J1 aberto para5V, IO3,3V. Carregar somente com aparelho OFF. Deixar os LEDs do TP4056 visíveis na caixa, rotulados CARREGANDO e CARGA TERMINADA; CHRG/STDBY não vão ao STM32. A tela não indica carga com o MCU desligado. Identificar revisão do módulo e corrente PROG compatível com a célula/dissipação antes de ligar. Não há PowerPath nem latch de auto-OFF; baixa bateria manda parar/fechar, o usuário desliga a chave. Diodos OR/1N5819 e zener antigos não são acrescentados automaticamente; queda/fuga podem prejudicar rail e precisão. AMS1117 externo somente como alternativa3,3V para SD após ensaio; nunca paralelizar sua saída com VDD.

Monitor bateria: SW_BAT+ (pós-chave, antes do boost) ->10k -> BAT_DIV ->10k -> OUT- protegido/GND; BAT_DIV ->PB0/P8-11 e100nF para retorno. Não usar VBAT/P9-12 do STM32.4,2V da célula dá2,1V nominal no PB0. Calibrar relação e VDDA. O resistor superior não sai do OUT+ pré-chave nem dos 5V regulados. Em OFF, conferir PB0/VDD e descarga dos 100nF pelo resistor inferior. Aviso abaixo de 3,50V por 500ms; abaixo de 3,35V ou monitor inválido por 500ms durante REC solicita fechamento. Limiares sob carga dependem de bancada; não instalar zener3,3V como remendo.

Ponte e cabo de cada canal

Conector sensor5contatos:1=W1 corrente/excitação;2=W2 retorno;3=W3 sense;4=reserva isolada;5=SHIELD/dreno. São seis conjuntos completos de cinco contatos: metade de painel + metade de cabo (12 metades). Escolher família após medir a caixa, com trava, alívio de tração, aceitação de 0,50 mm² e vista de numeração do fabricante. Usar seis trechos até 1 m do cabo instalado 1×4×0,50 mm², blindagem total + dreno. Em Q e H são três vias ativas e uma reserva; três condutores isolados + dreno seriam o mínimo elétrico. O cabo 1×2×0,50 mm² + dreno não atende. W1/W2 iguais em bitola/comprimento; W3 só sense; quarto fio isolado nas duas pontas. Dreno no SHIELD do equipamento em um ponto AGND, aberto no sensor; não é retorno, sense nem ligação à peça.

Um par RC=RD=1k/0,1% por canal: VEXC ->RC ->S- ->RD ->AGND; S- ->CJ VIN-. Medir/casar os pares, baixo TCR compatível, mesma proximidade térmica e distância do boost; não compartilhar um único par entre canais. Se usar alternativa350/350, recontar18 resistores350 montados nos seis canais (6RA+12referência), três RA bypassados na configuração mista; consumo aumenta. A montagem recomendada permanece1k/1k.

Tipo	Ligação completa ramo sensor	JP_QH
Q CH3..5	VEXC ->RA350 ->W1 ->A ->gauge350 ->B ->W2 ->AGND; A ->W3 ->VIN+	W1 ligado à saída de RA
H CH0..2	VEXC ->W1 ->gauge superior350 ->M ->gauge inferior350 ->W2 ->AGND; M ->W3 ->VIN+	W1 diretamente VEXC, RA bypassado

JP_QH é seletor de três contatos no front-end: centro=W1, posiçãoQ=saídaRA350, posiçãoH=VEXC. Montar seis RA, mesmo os três bypassados. Não fechar simultaneamente H/Q. VIN+ não recebe outra conexão local ao nó após RA. Em Q, W1 e W3 terminam juntos no terminalA do gauge, no sensor. Em H, W1 termina no topo do par e W3 no meioM. **Trocar H/Q também exige reconfigurar fisicamente sensor/cabo, não só jumper e menu.** Aparelho desligado, tipo por canal atualizado, ZERO/shunt repetidos; ganho alterado exige bias também.

Gauge inferior H na face tracionada para sinal positivo; gauge superior na oposta. Com deformações opostas iguais, H indica a componente de flexão. Com axial uniforme ideal, H cancela aproximadamente; não interpretar como deformação total da face. Não substituir o gauge superior por um sensor arbitrário ou por configuração de Poisson.

Shunt manual100k em paralelo ao único gauge Q, entreA/B, ou ao gauge inferior H, entreM/terminal inferior, **no sensor**. Não entre VEXC/AGND do par inteiro nem entreW1/W3 no gabinete. Remover shunt e confirmar retorno antes de aceitar escala; o botão não instala resistor nem aciona relé. UI usa100k nominal; medir esse resistor e registrar desvio. Valor diferente exige rotina/calibração correspondente, não alterar apenas a etiqueta.

6 pontes com ramo sensor350+350 e referência1k+1k: corrente ideal total57,86mA em5V,85,71mA na alternativa350/350. Dissipação por gauge~17,86mW também em H: são nove fontes de aquecimento. Não aumentar excitação presumindo compensação térmica universal.

CJMCU -> Sallen-Key -> ADC

CJ VCC=VEXC5V, GND=AGND, VIN+=W3, VIN-=S-, Vout=entradaR1. Vref é saída monitor nominal1,65V e3.3V saída auxiliar: ambos abertos, não unidos entre módulos. Nenhum RG externo; ajuste por trimpot e ganho informado100 por canal. Conferir alimentação efetiva do CI/mode comum~2,5V e excursões;5V no terminal não prova5V no INA.

Filtro por canal: Vout ->R1=2,15k ->X ->R2=2,15k ->Y ->OPA +IN. C2=100nF entreY/AGND; C1=220nF entreX/OPA OUT. OPA -IN emOUT; OUT no P5 INn. **Y não vai ao ADC.** OPA V+=VEXC eV-=AGND. Três OPA duais dão seis filtros; quarto OPA dá monitor. Valores ideais: frequência natural f0=499,08 Hz, Q=0,74162 e ponto de −3 dB=522,26 Hz; não é Butterworth. A banda final inclui INA, ADS multiplexado e filtros digitais; carga onboard causa atenuação DC nominal10000/10100 corrigida uma única vez pelo firmware.

Saída filtro	P5 IN	P5 AGND
CH0 / OPA1A	1	2
CH1 / OPA1B	3	4
CH2 / OPA2A	5	6
CH3 / OPA2B	7	8
CH4 / OPA3A	9	10
CH5 / OPA3B	11	12
Reserva IN6	13 aberto	14
Monitor OPA4A	15	16

Monitor: VEXC ->2,2k/0,1% ->MEX ->2,2k/0,1% ->AGND; MEX ->100nF ->AGND; MEX ->OPA4A +IN; -IN_A ->OUT_A; OUT_A ->P5-15. Valor no ADC=VEXC*0,5/1,01≈0,4950495*VEXC; calibrar fator. IN7 é lido uma vez a cada oito varreduras, com valor retido entre leituras: correção de deriva lenta da excitação, sem garantia de corrigir ripple/transientes entre conversões. Não montar o antigo divisor passivo sem buffer com a constante atual. OPA4B termina como seguidor de MEX sem carga na saída, sem unir saídas. Pinagem SOIC no guia.

Digital, PC e programação

Ligar todos os14 pinos da MSP conforme a tabela no guia, exceto SDO9 aberto. SPI1:PA5 clock ->LCD7/T_CLK10/SD CLK; PA7 ->LCD6/T_DIN12/SD MOSI; PA6 <-T_DO13/SD MISO. CS LCDPA4/P8-7, touchPA0/P8-3, SDPA8/P9-3; pull-ups10k para3,3V. IRQPB1/P8-12, RESET PA2/P8-5, DC PA3/P8-6, LED PA1/P8-4. Slot SD da tela sem cartão; não remover R3 (é SD_CLK). Conferir que o módulo externo libera MISO com CS alto.

USB-UART3,3V: P4-1/PA9 ->RX; P4-3 ->GND. TX eVCC adaptador abertos, P4-2 não usado por estar também no MAX232. PC recebe dados, não alimenta aparelho. ST-Link clone:SWDIO porta4 ->JTAG1-7; SWCLK2 ->JTAG1-9; RST1 ->JTAG1-15 se necessário; GND5/6 ->um par4..20. Sem3,3/5V do clone. Placa porJ2. CAN/TJA1050 e DB9 sem uso.

Pinagem atual - placa integrada e módulos

Fonte primária: esquema original chinês de12/09/2016, uma folha, em ../uploads/Esquema original chinês ADS1256+STM32F103 (uploads, folha única). Tabelas conferidas com esse desenho e a especificação aprovada. Confirmar cada conexão na placa concreta sem bateria. Posição significa número do símbolo; não contar pela esquerda de uma foto. A serigrafia dos GPIOs mostra o número físico do STM32.

Alimentação e redes onboard

Ponto	Função	Uso atual
J2-1	GND	MT3608 OUT-
J2-2	Entrada5V direta	MT3608 OUT+ regulado5,00V
P1-1/2	GND/VIN via regulador5V	Sem ligação nesta montagem
C1+ após L1	Rail analógico VEXC	Saída para pontes, INA, OPA; nunca bypass de L1
P5 pares	AGND	Retorno analógico; R1=0R une AGND/GND onboard
TP1	VREF ADR4525	Referência nominal2,5V; apenas medir
TP2 / TP3	CLKOUT / DRDY	Testpoints ADC
R16=0R	AINCOM para AGND	Não conecta VREF ao AINCOM
J3	Injeta potenciômetro em IN0	Aberto/removido
BOOT0/BOOT1	Boot STM32	0/0 para executar flash

L1=6,8uH/C1=47uF: frequência natural ideal8,90kHz; isso não garante atenuação/ripple. MT3608 datasheet1,2MHz, não150kHz. U3 gera VDD3,3V a partir do nó anterior a L1. D1 onboard não comprova proteção da bateria nem de toda a montagem.

Ligação externa da bateria: OUT+ protegido -> chave -> **SW_BAT+** -> MT3608 IN+. O topo do divisor 10k/10k sai de SW_BAT+, após a chave e antes do boost. Centro em PB0/P8-11, resistor inferior e 100nF em OUT- protegido/GND. Verificar PB0/VDD no desligamento; P9-12 não mede a célula. Carga só OFF, LEDs TP4056 visíveis, CHRG/STDBY sem ligação ao STM32; terminais reais do carregador/protetor exigem identificação.

P8 completo

Posição	Serigrafia STM32	Rede	Destino
1	3	PC14	Reserva
2	4	PC15	Reserva
3	10	PA0	MSP11 T_CS
4	11	PA1	MSP8 LED/PWM
5	12	PA2	MSP4 RESET
6	13	PA3	MSP5 DC
7	14	PA4	MSP3 CS
8	15	PA5	MSP7 SCK/MSP10 T_CLK/SD CLK
9	16	PA6	MSP13 T_DO/SD MISO
10	17	PA7	MSP6 SDI/MSP12 T_DIN/SD MOSI
11	18	PB0 ADC1_IN8	Centro do divisor SW_BAT+ ->10k ->PB0 ->10k ->GND, 100nF em PB0/GND
12	19	PB1	MSP14 T_IRQ

P9 completo

Posição	Serigrafia	Rede	Destino
1	U/VDD	3,3V	SD3V3
2	G	GND	SD GND/retorno digital
3	29	PA8	SD CS
4	32	PA11	Reserva
5	33	PA12	Reserva
6	41	PB5	Reserva
7	42	PB6	Reserva
8	43	PB7	Reserva
9	45	PB8	Reserva
10	46	PB9	Reserva
11	2	PC13	Reserva
12	1	VBAT do STM32	Sem uso; não é GND nem monitor da célula

P5 completo

Sinal	Pino	Retorno AGND	Uso
IN0	1	2	Filtro CH0 H
IN1	3	4	Filtro CH1 H
IN2	5	6	Filtro CH2 H
IN3	7	8	Filtro CH3 Q
IN4	9	10	Filtro CH4 Q
IN5	11	12	Filtro CH5 Q
IN6	13	14	Reserva, não oferecido como gauge
IN7	15	16	Buffer monitor VEXC

Entradas onboard:100ohms série,10k para AGND,1nF para AGND e10nF entre pares0/1,2/3,4/5,6/7. Transferência DC nominal10000/10100; o firmware desfaz uma vez essa atenuação nos seis sinais. Não ligar ADC ao nó Y do Sallen-Key, mas à saída do OPA. SYNC/PDWN do ADS é ligado a VDD no hardware; não existe fio externo de SYNC nesta montagem.

O ADS usa BUFEN. O fundo de escala teórico5V em PGA1 não é sua janela de entrada bufferizada: limite superior físico AVDD-2V. O firmware exige VEXC estimado entre4,75 e5,25V e Vadc bruto atéVEXC-2,00-0,05V, margem provisória a validar. Em VEXC5V, isso dá2,95V no ADC ou2,9795V corrigidos antes do100/10k, limite mais estreito que a janela INA provisória0,15..3,15V. Conferir ambos os limites e a alimentação real CJ; zener3,3V não é proteção automaticamente adequada para essa entrada.

SPI2 interno do ADS1256

STM32	Físico STM32	ADS1256	Rede
PB10	21	21	DRDY
PB11	22	15	RESET
PB12	25	20	CS
PB13	26	24	SCLK
PB14	27	22	DOUT/MISO
PB15	28	23	DIN/MOSI

Não usar esses GPIOs para LCD/SD. SPI2 modo1, APB1=36MHz/prescaler32 ->1,125MHz. SPI1 PA5/6/7 compartilhado: LCD/SD9MHz, touch~1,125MHz, inicialização SD~281,25kHz. Confirmar liberação de MISO na bancada; não declarar compartilhamento garantido para qualquer adaptador.

MSP2807 completo (header14)

Pino	Rótulo	Liga em
1	VCC	5V bruto; J1 da tela aberto
2	GND	Retorno digital
3	CS	PA4/P8-7
4	RESET	PA2/P8-5
5	DC/RS	PA3/P8-6
6	SDI/MOSI	PA7/P8-10
7	SCK	PA5/P8-8
8	LED	PA1/P8-4, controla transistor onboard
9	SDO/MISO	Aberto; LCD só recebe escrita
10	T_CLK	PA5/P8-8
11	T_CS	PA0/P8-3
12	T_DIN	PA7/P8-10
13	T_DO	PA6/P8-9
14	T_IRQ	PB1/P8-12

IO é3,3V mesmo com VCC5V. O slot SD da tela não é usado; J4 tem linhas separadas. R3 da tela é SD_CLK, não SD_MISO. Não remover R3 para supostamente isolar MISO. QD-TFT2803 é painel/FPC, não desenho da PCB MSP2807. Esquema/dimensões oficiais: LCDWIKI MSP2807, consultados em13/10/2026.

SD externo3,3V, CJMCU e OPA

Módulo/pino rotulado	Destino	Observação
SD3V3	P9-1	Nunca5V
SD GND	P9-2	Nunca P9-12
SD CLK/MOSI/MISO	PA5/PA7/PA6	Compartilha SPI1
SD CS	PA8/P9-3	Pull-up10k para3,3V
CJ VCC/GND	VEXC/AGND	Um por canal
CJ VIN+	W3 sense do sensor	Sem junção local a W1
CJ VIN-	S- do par1k/1k	Referência própria de cada canal
CJ Vout	R1 do filtro	Não diretamente P5
CJ Vref	Aberto	Saída monitor nominal1,65V; não injetar tensão
CJ3.3V	Aberto	Saída auxiliar; não unir módulos

Os rótulos CJ e SD prevalecem sobre ordem física inferida de anúncio. Confirmar revisão/orientação real.

OPA2364 SOIC-8	Função
1	OUT_A
2	-IN_A
3	+IN_A
4	V- = AGND
5	+IN_B
6	-IN_B
7	OUT_B
8	V+ = VEXC

OPA1A/B filtrosCH0/1; OPA2A/B CH2/3; OPA3A/B CH4/5; OPA4A monitor. OPA4B livre: +IN_B em MEX, -IN_B em OUT_B, saída sem carga, sem unir OUT_A/B.100nF+10uF próximos a cada CI.

Conector de sensor por canal

Numeração funcional; copiar para a vista do fabricante somente após escolher a família. Seis conjuntos de cinco contatos (painel + cabo), 12 metades, com trava/alívio e terminação para 0,50 mm².

Contato	Quarto de ponte Q	Meia ponte H
1 W1	RA350 -> terminal A	VEXC -> topo do gauge superior
2 W2	Terminal B -> AGND	Base do gauge inferior -> AGND
3 W3	Terminal A remoto -> VIN+	Meio M dos gauges -> VIN+
4	Reserva isolada nas duas pontas	Reserva isolada nas duas pontas
5	Dreno/SHIELD só no equipamento	Dreno/SHIELD só no equipamento

Cabo instalado: 1×4×0,50 mm² com blindagem total + dreno, seis trechos até 1 m. Três vias ativas em ambas as topologias; dreno isolado no sensor, sem ligação ao corpo de prova. Duas vias + dreno não atendem. JP_QH em Q alimenta W1 por RA350; em H bypassa RA. W1 e W3 só se unem remotamente em Q; nunca junto ao INA.

P4 e ST-Link comprado

Porta	Liga em	Regra
P4-1 TX/PA9	RX USB-UART3,3V	9216008N1
P4-2 RX/PA10	Aberto	Também recebe MAX232 R1OUT
P4-3 GND	GND USB-UART	TX/VCC adaptador sem ligação
ST1 RST	JTAG1-15 NRST	Conforme modo de programação
ST2 SWCLK	JTAG1-9 PA14	SWD clock
ST3 SWIM	Aberto	STM8, não usado
ST4 SWDIO	JTAG1-7 PA13	SWD dados
ST5/6 GND	JTAG1 par4..20	Um retorno
ST7/8 3.3V	Aberto	Saídas do clone; não presumir VTref
ST9/10 5.0V	Aberto	Placa alimentada por J2

JTAG1-2 é VDD no original e não se conecta à saída do clone nesta montagem. JTAG1-4/6/8/10/12/14/16/18/20 são GND; pinos1/3/5/11/13/17/19 não são necessários ao SWD. Para programador diferente, conferir seu manual em vez de copiar a tabela do clone. MAX232/DB9 não usados; não ligar USB-TTL direto ao DB9.

UI, presets e formatos entregues

Tela240x320, fonte6x10, MAIN imediata; quatro botões2x2, seis valores H/Q, minigráfico selecionado, VEXC/bateria, SD/erro/arquivo/SAT. Em REC, arquivo e minutos:segundos; erro tem prioridade nessa linha. uE é με. P indica cadência prevista, M medida e R atualmente repete M em SPS/CH com frações; R não é uma medição independente de persistência no SD. DRATE não é taxa por canal garantida. Sem splash, RTC calendário ou CAN.

Bateria: símbolo de quatro segmentos e percentual aproximado ~ no topo, tensão BAT junto de VEXC/SD. Estimativa linear por trechos: 3,35/3,50/3,65/3,75/3,85/3,95/4,05/4,15V correspondem a0/10/20/40/60/75/90/100%, saturada nas pontas. Não mede coulombs. Abaixo de3,50V por500ms, ícone/percentual piscam a cada500ms e aparece CARREGAR. Abaixo de3,35V por500ms em REC fecha com BATERIA BAIXA. Monitor inválido mostra ~--%/BAT FALHA e, persistindo500ms em REC, fecha com BAT MONITOR FAIL. Carga só OFF por LEDs TP4056 visíveis; a tela não tem estado CARREGANDO.

Presets

Modo	Máscara/canais	DRATE	Digital/média	Trigger
QUASE-ESTÁTICO	0x3F/CH0..5	500SPS/0x92	5Hz/8	OFF
MÉDIO	0x3F/CH0..5	7500SPS/0xD0	50Hz/1	OFF
RÁPIDO	0x03/CH0,1	15000SPS/0xE0	200Hz/1	SubidaCH0+500με
CUSTOM inicial	0x3F/CH0..5	7500SPS	50Hz/1	OFF, configurável

PGA1 e ganho físico100 inicial. Presets preservam tipo/GF/ganho/bias/zero/escala/validade. CH0..2 H=HALF_BENDING, CH3..5 Q=QUARTER, nove gauges em seis entradas. Troca H/Q exige fiação/sensor/seletor físico correspondentes, confirmação e calibração; ponte completa indisponível.

CUSTOM:16DRATE (2,5/5/10/15/25/30/50/60/100/500/1000/2000/3750/7500/15000/30000SPS), máscara não vazia dos seis canais; cortes OFF/1/5/10/20/50/100/200/500Hz; médias1(OFF)/2/4/8/16/32/64/128. Corte efetivo limita-se pela cadência/Nyquist, exibido separado do pedido. Apply inválido mantém anterior; erro de hardware deixa estado inválido visível.

Sallen-Key fixo: f0=499,08 Hz, Q=0,74162, ponto de −3 dB=522,26 Hz; não Butterworth e não acompanha presets. IN7 monitora VEXC uma vez a cada oito varreduras, fator nominal0,4950495 com buffer; corrige deriva lenta, sem garantia sobre ripple/transientes. Digital não elimina alias já adquirido. Média móvel não decima: resultado por amostra, registro não cai por8, mas amplitude/fase/atraso mudam. MÉDIO LP50 atenua100Hz; para análise100Hz, CUSTOM com taxa/canais/corte apropriados e validação de amplitude/fase/alias em frequência conhecida. Ganho físico também altera banda/headroom INA; não há banda útil garantida apenas pelo preset.

Menus e calibração

CALIB seleciona CH0..5, tipo H/Q, GF (padrão2,08, usar lote), ganho físico2..1000 como ajuste manual, BIAS/ZERO/SHUNT medido/REMOVE-RETURN e SAVEFLASH. BIAS exige W3 desconectado e VIN+ temporariamente em VIN-. Após cada BIAS, SALVAR FLASH e confirmar FLASH/CONCLUIDO antes de OFF para restaurar o sensor. Religado, conferir canal/tipo/GF/ganho, BIAS OK e bias_v_f32 restaurados antes do ZERO; erro de SAVE ou restauração exige interromper e corrigir, não usar bias perdido/antigo. Conservar SAVEFLASH final após shunt/retorno. ZERO é confirm/cancel; shunt só confirma após retorno. Ganho invalida bias/zero/shunt; tipo invalida zero/shunt; GF invalida shunt. Modelo linear Q4x/GF, H2x/GF; H não é deformação total da face. Procedimento completo no manual de montagem.

R SHUNT abre um rascunho de oito dígitos: DIGITO +1 cicla0..9; PROXIMO DIGITO avança; último dígito=0,1ohm. APLICAR valida1,0..999999,9ohms, CANCELAR preserva o aplicado. Padrão100000,0ohms; informar o valor medido, incluindo330000,0 ou330123,4. CALIB e confirmação mostram a resistência usada pela API de calibração. Edição bloqueada em REC e durante shunt pendente de qualquer canal; retirar/confirmar retorno antes de alterar. Entrada transitória, volta a100000,0 no boot; SAVE mantém a escala resultante no campo existente. Registrar Rreal

e valor aplicado na ficha; reentrar antes de nova calibração após boot.

EST apresenta limites do canal selecionado em με, arredondados para dentro da janela. Usa bias/zero medidos, VEXC atual, ganho/GF/tipo/escala e os mesmos códigos aceitos pelas guardas de medição: INA0,15..3,15V estritos e entrada ADC<=VEXC-2,05V, com correção1,01. Indisponível sem BIAS/ZERO válidos ou parâmetros/excitação válidos; faixas além de±999999με pedem reverGF/ganho. É estimativa provisória, bancada pendente; não comprova modo comum, exatidão ou faixa mecânica. Escala positiva conforme validação existente.

MAIN ZERO atua na máscara ativa com confirmação. REC bloqueia toda configuração mutável, inclusive calibração/flash/touch/trigger/formato/duração; navegação/seleção do gráfico continuam. MENU inclui BIN/CSV, brilho20..100, toque calibrado, prefixo e duração. Prefixo até3 A-Z/0-9, sequência5dígitos (ENS00001.SGB); duração UI0..86400s,0manual. SAVE explícito fora de REC em duas páginas flash0x0800F800/0x0800FC00 com CRC/versão/readback/commit. Carga inválida pede calibração; nenhuma tara automática nem conversão de volts legados para razão.

Trigger de subida, fonte0..5, nível±1000000με (UI passo100), pré0..10s, pós0,1..60s (passo0,1s); defaults0,5/2s. Marca um cruzamento, não repete em patamar. SD contínuo; PC extrai janela, sem longo pré-buffer C8. #TRIGGER enabled=0/1 distingue OFF de ON sem cruzamento.

RÁPIDO tem previsão de1289SPS/canal e só inicia REC em BIN3; CSV é recusado com BIN REQUIRED / RAPIDO. Lote binário16×46B; fila128 cobre cerca de99ms. Durante REC RÁPIDO o orçamento acumulado de busy SD é70ms por operação de escrita/sync, incluindo esperas repetidas. Não é prazo máximo de toda chamada FATFS. Fora desse modo os prazos próprios permanecem. Estouro interrompe aquisição, tenta sync/close e informa SD SLOW / INCOMPLETE (SD lento/ensaio incompleto). SDmax na linha de status mostra em ms o maior tempo decorrido de uma chamada foreground f_write ou f_sync, incluindo cabeçalho e fechamento, desde a tentativa de REC atual. A API app_sd_max_io_us() e o campo sd_max_io_us em #STATUS retêm esse máximo em µs (saturação UINT32_MAX); reiniciam a cada REC. O status é enfileirado inteiro e repetido até caber preservando46B para trigger. O máximo inclui operações com falha e não classifica sua causa. sd_max_busy_ms() continua medindo somente busy acumulado arredondado para cima, separado do tempo total e do latch de timeout. Testar cartão com LCD/toque pela duração máxima pretendida.

Registro SD BIN3 e UART V2

SGB novo: header texto #SG6BIN3 + seis #CHn + #TRIGGER + #ENDHDR, seguido de frames AA56/46bytes little-endian e rodapé AA57/21B. UART permanece #SG6BIN2/AA56, com sequências próprias e headers completos a cada2s/em commit; publicações normais até1000quadros/s de subconjunto temporal. Trigger ignora o espaçamento1ms e pode usar uma reserva de46B que mensagens normais não consomem. Falha em enfileirar trigger incrementa trigger_uart_lost, emitido por #STATUS quando houver espaço. A sequência UART conta só frames enfileirados, preservando a ordem. SD registra todas as varreduras aceitas. SD/UI fora da ISR; fila esgotada para e informa INCOMPLETE.

Bytes	Campo	Significado
0..1	AA56	SyncV2
2..5	seq_u32	Contador por transporte
6..13	t_us_u64	Tempo de boot, varredura sequencial
14..37	6i32	0,1με, inativo INT32_MAX
38..39	VEXC_mV_u16	Excitação medida
40..41	bateria_mV_u16	Tensão medida
42	mask_u8	Ativos bits0..5
43	flags_u8	SAT0..5, trigger6, incompleto7
44..45	CRC16	CCITT-FALSE dos44bytes anteriores

CRC: poly0x1021, init0xFFFF, sem reflexão/XOR final;123456789=0x29B1. Header traz ch, pga1, drate_x10, spsch_x10 previsto, fc_x10 pedido, avg, vexc_mv, bias_valid/zero_valid/cal_valid, time=boot_relative_us, scan=sequential, uart_max_sps=1000, fat_date=placeholder, unit=0.1ue, inactive=INT32_MAX, encoding=IEEE754_HEX_F32. Cada CHn traz type e palavras float gf_f32/gain_f32/bias_v_f32/zero_ratio_f32/scale_f32. TRIGGER traz enabled/channel/level_x10/pre_ms/post_ms/effective_fc_x10/analog_hz499/analog_q_x1000=742/alias_protection=unverified. Dados já convertidos/filtrados, não ADC bruto.

CSV nativo SD: #SG6CSV2 (unit=ue), metadados e colunas seq;t_us;ch0_ue;ch1_ue;ch2_ue;ch3_ue;ch4_ue;ch5_ue;vexc_mv;battery_mv;mask;flags. Inativo2147483647, sem CRC por linha. Difere do CSV PC com t_ms/trigger_mark/epoch/inativos vazios. Conversor SGB não lê esse CSV. BIN3 recomendado para integridade e obrigatório no RÁPIDO; CSV nativo não tem rodapé BIN3.

Rodapé BIN3 (21B, little-endian): AA57 em0..1, record_count_u32 em2..5, last_seq_u32 em6..9, last_time_us_u64 em10..17, close_status_u8 em18 e CRC16 CCITT-FALSE dos19bytes anteriores em19..20. Vazio: count0, last_seq=UINT32_MAX e last_time_us=0. Status0=STOP_NORMAL,1=DURACAO,2=BATERIA_BAIXA,3=BAT_MONITOR_FAIL. Fechamento controlado drena fila/lote, escreve rodapé, f_sync e f_close. Erro prévio SD/ADC/fila impede rodapé limpo; falha descoberta só no sync/close final pode deixar rodapé válido sem persistência confirmada.

Conversão normal BIN3 exige rodapé/CRC e contagem/últimos seq/tempo coerentes, sem bytes excedentes; EOF alinhado sem rodapé falha. --recover-incomplete exporta só registros completos válidos, avisa e marca clean_close=0; não reconstrói fragmentos nem ressincroniza inserção/remoção arbitrária de bytes. Não confundir fechamento controlado por bateria/status2 ou3 com duração pretendida cumprida. Registros com flags incompletos/SAT e janelas pré/pós parciais exigem interpretação própria.

Nomes exclusivos; erro de numeração/SD cheio/write parcial/close/ADC/fila é visível. Sync1s/STOP e close conferidos; sem auto-OFF da chave. STOP/close antes OFF/cartão; margem, persistência FAT e powercut pendentes de bancada. Sem segmentação automática FAT32.

PC e legado

Ao vivo V2 CRC é padrão; UART V1 exige --legacy-v1 ou header antigo válido. Offline aceita BIN1/BIN2 legados sem rodapé e BIN3 com validação de fechamento. Autodetecta V1 e avisa sem CRC, sparse-mask/identidade, timewrap/ambiguidade de marcador; não inventa recuperação. V2 exige seis CH/TRIGGER/#ENDHDR; header parcial não substitui anterior. Metadados desconhecidos antes do primeiro header completo. Cada header completo mantém seu snapshot bruto; VEXC medida pode variar sem mudar epoch/histórico. Configuração/calibração estável diferente ou BOOT confirmado/reset de sequência/tempo regressivo inicia nova epoch, com metadados antes do primeiro registro. Wrap uint32 normal permanece contínuo. Histórico e seleção de evento ao vivo ficam em uma epoch; ao combinar registros na API extract_event_window, informar epoch, pois janelas que contêm épocas diferentes são recusadas.

CSV PC UTF-8 com separador ponto e vírgula: seq;t_us;t_ms;ch0_ue;ch1_ue;ch2_ue;ch3_ue;ch4_ue;ch5_ue;vexc_mv;battery_mv;mask;flags;trigger_mark;epoch. Unidadeμε, inativos vazios, metadados brutos em comentários e #PC_STATUS. CLI:--port/--baud921600/--log, --conv/-o/--out, --event-time-us/--pre/--post, --legacy-v1 e --recover-incomplete (somente recuperação explícita de BIN3). Log exclusivo; leitor em thread grava antes do gráfico; histórico72000, plot_drops visíveis. Conversão valida input inteiro, inclusive fora da janela, salva atomicamente só após sucesso. Limites inclusivos com janelas aplicadas ou override CLI. Sem teste físico de COM; operação completa no manual de montagem.

Firmware ativo SG6 - STM32F103C8 da placa integrada

PlatformIO/HAL,72MHz/HSE8MHz. Firmware entregue com testes em host e build; funcionamento físico exige protocolo de bancada. bluepill_f103c8 identifica o mesmo chip da placa integrada, não uma segunda controladora. ../firmware/ads1256_6ch.c é histórico, não gravar. Testes da raiz: python -m unittest discover -s tests -v, no ambiente preparado.

Compilar e programar

Da raiz workspace, no ambiente preparado:

```
$env:PLATFORMIO_CORE_DIR="$PWD/.tools/platformio"

.tools/venv/Scripts/python.exe -m platformio run -d Projeto_Modulo_Portatil_StrainGauge/fw_pio

.tools/venv/Scripts/python.exe -m platformio run -d Projeto_Modulo_Portatil_StrainGauge/fw_pio -t upload
```

Upload é instrução, não ação executada nesta revisão. ST-Link clone4SWDIO ->JTAG1-7,2SWCLK ->9,1RST ->15 se necessário, GND5/6 ->um par4..20. Saídas3,3V/5V do clone abertas; placa por J2-2+5V/J2-1GND; BOOT0/1=0. Tabela completa em ../PINOUT_PLACA_INTEGRADA.md; não copiar5/7/13 do guia histórico.

Operação entregue

MAIN imediata/fonte6x10. Calibrar toque; ganho físico final -> BIAS com W3 desconectado/VIN+ em VIN- -> SAVEFLASH e conferir FLASH/CONCLUIDO -> OFF/restaurar W3/religar -> conferir canal/tipo/GF/ganho, BIAS OK e bias_v_f32 restaurados -> ZERO explícito -> informar R SHUNT medida -> shunt manual -> retirada/retorno -> SAVEFLASH final. SAVE com erro ou configuração/bias não restaurados impedem continuar para ZERO; resolver e repetir BIAS/SAVE. Presets não mudam G100 físico inicial, GF/tipo/calibração. CH0..2H/CH3..5Q, nove gauges/seis entradas. REC bloqueia configuração; somente arquivo válido permite estado ativo. Procedimento completo no manual de montagem.

CALIB mostra R SHUNT aplicada: editor por dígito/0,1ohm,1..999999,9ohms, padrão100k incluindo330k medido. REC/shunt pendente bloqueiam edição. R é transitória e reinicia em100k; escala resultante permanece no SAVE existente, sem nova versão flash. Registrar Rreal/aplicada na ficha e reentrar após boot antes de calibrar. EST por canal usa as guardas reais ADC/INA e bias/zero/VEXC/GF/ganho/escala; sem validade fica indisponível. Estimativa exige bancada. MAIN REC mostra arquivo e minutos:segundos; erros têm prioridade.

SPI2 ADC modo1, PB12CS/PB13SCK/PB14DOUT/PB15DIN/PB10DRDY/PB11RESET,1,125MHz. SPI1 PA5/6/7 com CS PA4LCD/PA0touch/PA8SD; LCD/SD9MHz, toque~1,125MHz, initSD~281,25kHz. LCD5V/J1 aberto/IO3,3V, SDO aberto; SD3,3V emP9-1/P9-2. UART9216008N1 só PA9/P4-1 ->RX USB-UART3,3V eGND/P4-3; TX/VCC adaptador abertos. P4-2 recebe MAX232, não ligar outra saída.

ADS PGA1/VREF ADR4525=2,5V/AINCOM AGND/J3 aberto. Atenuação DC100/10k corrigida uma vez. Sallen-Key2,15k/2,15k/220n/100n, f0=499,08Hz/Q=0,74162/−3dB=522,26Hz, não Butterworth; monitor2,2k/2,2k buffer OPA emIN7, fator0,4950495, leitura a cada8varreduras e retenção entre leituras para correção de deriva lenta, sem garantia para ripple/transientes. VEXC sai deC1+ apósL1; não bypassar com boost bruto. Janela CJ/buffer e ganho/banda dependem de bancada, não de24bits nominais.

Arquivos, memória e evidência

SD BIN3 frames AA56/46B/CRC e rodapé AA57/21B, nomes até3letras+5dígitos .SGB ou .CSV, criação exclusiva. Headers SD completos #SG6BIN3/#SG6CSV2; UART continua #SG6BIN2 +6CH +TRIGGER enabled +#ENDHDR; t_us64 de boot, tipo/GF/ganho/bias/zero/escala/validade, filtros eUARTmax1000. FATdate placeholder, sem RTC real. CSV nativo difere do CSV PC; layouts exatos no guia UI. SD contínuo/trigger marca subida/PC extrai janela, sem longo pré-buffer RAM. SD registra todas as varreduras aceitas; UART normal até1000quadros/s é subconjunto com sequência própria. Trigger ignora espaçamento1ms e usa reserva46B; falha de enfileiramento incrementa trigger_uart_lost, publicado no próximo #STATUS possível. Sequência só avança nos frames enfileirados. Fila overflow para e informa INCOMPLETE.

RÁPIDO exige BIN3 (BIN REQUIRED / RAPIDO para CSV); lote16×46B, fila128~99ms na previsão1289SPS/canal. Driver limita busy acumulado por escrita/sync a70ms durante REC RÁPIDO; outros prazos ficam próprios. SDmax na GUI mostra em ms o máximo por gravação do tempo decorrido de cada f_write/f_sync foreground (cabeçalho e fechamento incluídos). app_sd_max_io_us() e #STATUS ... sd_max_io_us=N expõem µs, saturados em UINT32_MAX; reset antes de abrir cada REC. Status inteiro é repetido até caber sem consumir a reserva46B do trigger. Operações com falha também contam, sem alterar sua classificação. sd_max_busy_ms() mantém o máximo somente de busy, arredondado para cima, separado do latch de timeout. Timeout dá SD SLOW / INCOMPLETE, interrompe aquisição e tenta sync/close. Validar cartão com LCD/toque durante duração máxima pretendida; não é garantia de latência total FATFS nem aquisição contínua universal.

Sync a cada1s/STOP/close verificados; partialwrite/timeout/cartão/nome falham explicitamente. Fechamento controlado drena fila/lote e escreve rodapé com contagem, último seq/tempo e status0STOP/1DURACAO/2BATERIA_BAIXA/3BAT_MONITOR_FAIL antes de sync/close. Conversor exige rodapé válido/coerente para BIN3; --recover-incomplete salva apenas registros completos válidos com aviso/clean_close=0. BIN1/BIN2 antigos permanecem aceitos sem comprovação de fechamento. Erro descoberto no sync/close final pode ocorrer depois do rodapé; conferir mensagem do aparelho e persistência em bancada. STOP/close antes OFF/SD.

OUT+ protegido -> chave -> SW_BAT+ -> boost; divisor10k/10k+100nF para PB0 sai de SW_BAT+ antes do boost. Ícone4segmentos/~% aproximado e tensão BAT; <3,50V500ms pisca/CARREGAR, <3,35V500ms em REC para/fecha. Monitor inválido500ms em REC fecha com BAT MONITOR FAIL; não auto-desliga chave. Carga sóOFF, LEDs TP4056 visíveis, sem CHRG/STDBY no MCU/estado CARREGANDO na tela. Sem PowerPath ouCAN. Filtro analógico fixo não assegura alias; MÉDIO LP50 atenua100Hz.

Linker ld/STM32F103C8_config.ld: código62KiB(63488B), RAM20KiB. Duas páginas config1KiB em0x0800F800/0x0800FC00, cópias versionadas CRC/readback/commit. Build limpo de integração de 16/10/2026: Flash 55320/63488 B (8168 B livres), RAM estática 15372/20480 B; fim alinhado _ebss em 15376 B (0x20003c10). Linker reserva heap mínimo 512 B e stack mínimo 2048 B; após alinhamento de 4 B, restam 2544 B além dessas reservas. Suíte host: 133 testes PASS; build sem warnings. Compiladores executados fora do sandbox após falha de inicialização no sandbox. A reserva do linker não mede pico de stack; high-water físico pendente. Evidência por tarefa em .superpowers/sdd/sg6-integridade-bateria/; nenhum flash/hardware executado. Timestamp CSV64 usa formatação decimal própria porque newlib-nano não suporta %llu; teste real C cobre0,4294967297 eUINT64_MAX.

Protocolo de bancada SG6 - preencher com medições reais

Revisão15/10/2026. **Nenhum ensaio físico foi executado nesta revisão de software/documentação.** Não liberar hardware por testes host/build. Esperado não conta como medido. Cada etapa exige condição, instrumento, dados, responsável e resultado. Definir limites de ruído/erro/banda adequados ao ensaio antes de executá-lo.

Unidade/revisão____; data/hora externa____; operador____; temperatura____; firmware/build____; instrumentos ID/resolução/calibração____; cartão____; célula/proteção____; cabos____; corpo de prova/geometria____.

Execução e critérios

Etapa	Procedimento / critério	Dados reais	Resultado
Continuidade OFF	Sem bateria: J2, P9-2GND/P9-12VBAT, P5AGND, R16AINCOM, JTAG1 7/9/15, J3 aberto	____	Pendente
PB0/VDD em OFF	Divisor10k/10k após chave em SW_BAT+, antes boost; medir PB0/VDD na partida/desligamento/carga USB OFF e descarga100nF	____	Pendente
Cabo Q/H	Seis cabos4vias+dreno0,50mm² até1m; três ativas, quarta isolada, dreno só equipamento; seis pares5contatos/12 metades, vista fabricante/trava/alívio	____	Pendente
Módulos/revisões	Vref CJ saída/aux aberta, SOIC pino1, LCD J1 aberto, SD3,3V, proteção real1S	____	Pendente
Rails/partida	Fonte limitada: J2/C1+/VDD/TP1, sob carga LCD+SD, sem bypassL1	____	Pendente
Ripple/temperatura	Osciloscópio com ponta curta C1+/VDD durante writeSD/UI, temperatura LDO/boost/gauges	____	Pendente
Janela CJ/G100	Alimentação efetiva CI, modo comum~2,5V, excursões ambos sentidos, ganho/headroom/banda	____	Pendente
ADC tensão/MUX	Referência segura PGA1, escala/código, ordem/skew e acoplamento entre pares	____	Pendente
Bias/SAVE/ZERO	W3 fora/VIN+ em VIN-; BIAS, SAVE FLASH/CONCLUIDO antes de OFF; restaurar/religar, conferir configuração/BIAS OK/bias_v_f32; só então ZERO	____	Pendente
Shunt/retorno	Rreal100k/330k informada e conferida na UI, Q ou inferior H, escala/SAT, retirar sem novoZERO e confirmar retorno	____	Pendente
Mecânica axial/flexão	Carga/geometria conhecidas, Q local/H flexão, adesão/alinhamento/repetibilidade/histerese/drift	____	Pendente
Frequência/alias/skew	Sweep por modo, amplitude/fase, >Nyquist e média8; comparar filtro ideal f0=499,08Hz/Q=0,74162/−3dB=522,26Hz, sem confundir com banda final	____	Pendente
VEXC IN7	Calibrar fator0,4950495; leitura a cada8varreduras, deriva lenta; medir ripple/transientes, não inferir correção simultânea	____	Pendente
SD+PC+touch	SD integral/UART subset, trigger entre publicações normais/prioridade/reserva e trigger_uart_lost sob saturação; CRC, toque/cadência/máscaras	____	Pendente
Latência cartão/fila	REC RÁPIDO/BIN3 com LCD/toque por duração máxima; anotar SDmax (ms), #STATUS sd_max_io_us (µs) e busy separado sd_max_busy_ms(); orçamento70ms busy/op, fila128~99ms; medir pausa total e rejeitar cartão com INCOMPLETE	____	Pendente

Etapa	Procedimento / critério	Dados reais	Resultado
Falhas/close	SD ausente/cheio/write parcial/close, preservação do arquivo, confirmação STOP	____	Pendente
Powercut	Cortes em header/frame/boundary/footer/sync; BIN3 estrito recusa ausência de rodapé, recovery só CRC válido/clean_close=0; conferir FAT e erro final sync/close mesmo com rodapé	____	Pendente
Baixa bateria	Calibrar PB0/VDDA, aviso <3,50V500ms com ícone/~% piscante/CARREGAR; <3,35V500ms fecha status2; falha ADC500ms fecha status3/BAT MONITOR FAIL; margem antes proteção	____	Pendente
Persistência/stack	SAVE foraREC, reset/restore semZERO, interrupção flash, high-water real de stack	____	Pendente
Autonomia/carga OFF	Modelo/capacidade/corrente/picos/temperatura/energia útil/eficiência; comparar cenários2000mAh3,15-4,57h/2600mAh4,09-5,95h/3000mAh4,72-6,86h/3500mAh5,50-8,01h; carga sóOFF com LEDs visíveis/PROG compatível	____	Pendente
Mecânica final	Cotas/furos, isolamento, alívios, acessoSD, célula presa e etiquetas	____	Pendente

Janela software provisória0,15..3,15V, resposta shunt negativa de módulo≥50µε e retorno±50µε são critérios iniciais a validar. CJ/ADC buffer/modo comum podem limitar antes do fundo teórico5V. Não declarar ruído/faixa/banda/autonomia sem essas medições.

Ficha por canal (copiar seis vezes)

CH____; H/Q____; posição/faces/alinhamento____; gauges marca/lote/R/GF____; RA/RC/RD medidos/TCR____; W1/W2/W3 comprimentos____; quarta via isolada nas duas pontas____; dreno só equipamento____; família/vista conector____; G trimpot/informado____; temperatura____.

Bias com sense isolado: VEXC____V; bias Vout corrigido____V; bias_v_f32____; dados____. SAVE após BIAS e antes de OFF: FLASH/CONCLUIDO____; canal/tipo/GF/ganho salvos____. OFF, ponte VIN+/VIN- removida/W3 restaurado____; religado: configuração conferida____; BIAS OK____; bias_v_f32 igual ao salvo____. Não continuar se SAVE/restauração falhar. ZERO: condição de carga____; tara_ratio____; estabilidade____. Shunt: Rreal____ohms; R aplicada na UI____ohms; posição no sensor____; esperado pelo tipo/GF____µε; medido____; escala____; retorno sem novoZERO____µε; validade/metadados____; SAVE final/reboot____; EST por canal____µε, excursões reais/limites ADC e CJ____. Reentrar Rreal após boot antes de nova calibração. Carga/geom./incerteza mecânica____; resultado/histerese/drift____.

Declarações históricas preservadas

Texto anterior2026-10 declarava MT3608 sem carga5,00V, TP1=2,500V, P9U=3,30V, C1+~5V, seis CJ com entradas abertas Vout/Vref=1,66V e J3 removido. Sem ID de instrumento, dados brutos, carga, revisão ou rastreabilidade disponíveis; não foram reproduzidas. Constituem histórico, não liberação atual. Entradas abertas não comissionam bias em modo comum real; ZERO sozinho não separa offset e desequilíbrio.

Evidência de software separada

Integração de 16/10/2026: 133 testes C/Python PASS; build limpo sem warnings, Flash 55320 B e RAM estática 15372 B (fim alinhado em 15376 B). Reservas heap512/stack2048 B e folga adicional2544 B; pico real de stack pendente. Evidências atuais em .superpowers/sdd/sg6-integridade-bateria/final-fix-report.md; histórico em .superpowers/sdd/sg6-modulos-adquiridos/. Mocks apenas nas bordas de hardware. Não preencher tabela física com resultados de software. Manual consolidado em 15/10/2026 é referência de construção; auditoria de 13/10/2026 é histórica.

Materiais e pendências de estoque

Quantidade confirmada significa declaração específica do usuário, não inspeção física nesta revisão. Compra anterior não comprova quantidade/tolerância/TCR para valores novos. Pendente não significa zero. Sem preços presumidos. Planilha editável separada contém falta/reserva calculadas.

Componente	Necessário	Confirmado	Falta / observação
Placa integrada ADS1256+STM32F103C8	1	1	0; J2 5V; Blue Pill avulsa reserva.
Gauge350ohms	9	Pendente	Pendente; 3 pares de flexão + 3 locais. GF/lote conferir. 12 para seis meias.
CJMCU-333	6	6	0; G físico100; Vref e3.3V abertos. Janela real medir.
OPA2364AIDR SOIC-8	4	12	0; 3 CIs para filtros + 1 monitor; oito reserva.
Adaptador SOIC-8 ou PCB equivalente	4	Pendente	Pendente; Conferir disponibilidade e orientação dos quatro OPA.
Referência1k /0.1%	12	Pendente	Pendente; Um par por canal, TCR compatível e acoplamento térmico. Não usar5%.
RA350 /0.1%	6	Pendente	Pendente; 6 montados nos seletores, 3 bypassados. Lista antiga18; recontar valor/tolerância.
Seletor físico JP_QH	6	Pendente	Pendente; W1 em RA(Q) ou VEXC(H). Exige trocar sensor/fiação e recalibrar; não é J3.
Resistor filtro2.15k	12	Pendente	Pendente; 2 por canal; conferir valor/tolerância reais.
Capacitor filtro220nF	6	Pendente	Pendente; C1 entre X e OUT, não GND. Conferir dielétrico/tolerância.
Capacitor filtro100nF	6	Pendente	Pendente; C2 entre Y e AGND; não inclui desacoplamento.
Monitor VEXC2.2k /0.1%	2	Pendente	Pendente; Par casado -> buffer -> IN7; fator nominal ADC0.49505.
Monitor bateria 10 kΩ	2	Pendente	Pendente; SW_BAT+ pós-chave -> 10k -> PB0 -> 10k -> GND; 100nF em PB0. Medir par/VDDA.
Pull-up CS 10 kΩ	3	Pendente	Pendente; LCD/toque/SD para 3,3V; descontar existentes. Com bateria: cinco 10k funcionais.
Shunt100k /0.1%	1	Pendente	Pendente; Aplicador manual reutilizável no sensor. Medir valor real; UI100k nominal.
Desacoplamento100nF INA/OPA	10	Pendente	Pendente; 6 INA + 4 OPA; conferir caps onboard.
Desacoplamento10uF INA/OPA	10	Pendente	Pendente; 6 INA + 4 OPA; polaridade/tensão conforme rail5V.
Capacitor100nF extra	5	Pendente	Pendente; Monitor VEXC, bateria, cluster, boost, SD.
Cluster analógico47uF	1	Pendente	Pendente; Pós-L1; tensão nominal compatível com5V.
Boost100-470uF /10V	1	Pendente	Pendente; Valor final depende de partida/estabilidade.
SD47-100uF	1	Pendente	Pendente; Próximo ao módulo3.3V; medir transientes.
MSP2807 + XPT2046	1	1	0; VCC5V/J1 aberto; IO3.3V; slot SD tela sem uso.

Componente	Necessário	Confirmado	Falta / observação
Módulo SD SPI3.3V	1	1	0; P9-1 VDD/P9-2 GND; PDF5V é outra variante.
Cartão SDHC FAT32	1	Pendente	Pendente; 8-32GB inicial; validar latência/cartão; sem promessa de horas.
USB-UART3.3V /921600	1	Pendente	Pendente; PA9 -> RX e GND; TX/VCC abertos.
ST-Link V2 Mini	1	1	0; JTAG1 SWDIO7/SWCLK9/NRST15; clone não alimenta a placa.
MT3608	1	1	0; Regular5.00V; datasheet1.2MHz; medir ripple/corrente.
TP4056 carregador 1S	1	1	0; Carga só OFF; LEDs visíveis. Revisão/proteção e corrente de carga a conferir; sem PowerPath.
Proteção real Li-ion1S	1	Pendente	Pendente; Conferir descarga/curto e OUT protegido; não presumir PowerPath.
Célula 18650 protegida + suporte	1	Pendente	Pendente; Um conjunto. Modelo/capacidade/proteção/encaixe pendentes; medir autonomia e picos.
Conjunto conector sensor 5 contatos	6	Pendente	Pendente; 6 pares painel/cabo = 12 metades; 0,50 mm², trava/alívio. Vista/pinout e família após medir caixa.
Cabo 4 vias + dreno, 0,50 mm², até 1 m	6	Pendente	Pendente; 3 ativas W1/W2/W3, quarta isolada nas duas pontas; dreno só no equipamento. 2 vias não atende.
PCB/perfboard front-end	1	Pendente	Pendente; Dimensões/furação após medir módulos; sem CAD de fabricação.
Gabinete e chave ON/OFF	1	Pendente	Pendente; Envelope proposto180x130x65mm; medir encaixe; chave após OUT+.
Adesivo, terminais, proteção gauges	1	Pendente	Pendente; Conjunto conforme material/temperatura; alívio de tração.
Fiação, headers, espaçadores, prensa-cabos	1	Pendente	Pendente; Conjunto após levantamento físico; cotas finais pendentes.
AMS1117 externo	0	1	0; Reserva/alternativa SD após ensaio; nunca paralelizar saídas.
TJA1050	0	1	0; Reserva; CAN não implementado.
Rg externo 10 kΩ	0	Pendente	Pendente; Não montar: CJMCU usa ajuste interno. Não confundir com os cinco 10k funcionais.
Zener de entrada 3,3 V	0	Pendente	Pendente; Não montar: fuga e limite inadequado não substituem janela ADC ou sequência OFF.
Diodo OR antigo 1N5819	0	Pendente	Pendente; Não montar OR: queda nos rails; carga somente OFF, sem PowerPath.

Fontes e interpretação

Fontes de projeto: docs/superpowers/specs/2026-10-13-sg6-modulos-adquiridos-design.md e complemento aprovado docs/superpowers/specs/2026-10-15-sg6-integridade-bateria-design.md. Nos temas de integridade, bateria e cabeamento, o complemento de 15/10 prevalece. Contratos conferidos na implementação e fontes aprovadas das tarefas 1-5; integração documentada na tarefa 6. Nenhum resultado físico foi inferido de testes host.

Placa: uploads/Esquema original chinês ADS1256+STM32F103 (uploads, folha única), folha original única12/09/2016. O PDF reorganizado Esquema_Eletrico_Completo_ADS1256_STM32F103C8T6.pdf possui divergências de R16/AINCOM e outras indicações; não prevalece sobre o original.

SG-Apostila.pdf, GRANTE, páginas PDF24-27 e29-32: temperatura/excitação/ambiente, ponte e instalação. Aplicação nesta montagem: pares compatíveis, fios de corrente iguais, deriva/autoaquecimento e zero consciente; blindagem não elimina erros térmicos/resistivos.


Silva_Rodolfo_Rodrigues_Alcantara_daPDF_260104_134653-compactado.pdf: páginas PDF60/62/63, condicionamento e ADC12bits/oversampling;67/70, discrepâncias mecânicas. Arquitetura distinta da SG6; não atribuir ao ADS1256 taxa/exatidão do TCC.

MSP2807: esquema e desenho oficial LCDWIKI, consultados13/10/2026, https://www.lcdwiki.com/2.8inch_SPI_Module_ILI9341_SKU:MSP2807. PCB50x86, centros44x74,08, furos3,20mm; alimentação/J1 e LED constam no esquema. QD-TFT2803 é painel/FPC e cartao_micro_SD.pdf descreve outra variante5V.

Datasheets locais INA333, OPA2364, MT3608, TP4056, ADS1256 e ST-Link: limites dos CIs/programador não provam implementação/revisão de cada módulo adquirido. Conferir marcações, proteção e rails reais. Fontes dos cálculos de ponte/shunt/filtro: especificação aprovada e modelo linear implementado; valores são expectativas de engenharia, não dados medidos.

Visão de sistema

ApêndiceA3 paisagem. Figura lógica, sem footprint/roteamento/gabarito mecânico; usar junto às tabelas completas de pinagem e ligação.




Pontes e canal analógico

ApêndiceA3 paisagem. Figura lógica, sem footprint/roteamento/gabarito mecânico; usar junto às tabelas completas de pinagem e ligação.


01 - Canal analógico: ponte física, filtro e monitor

Os dois desenhos de ponte são estados alternativos do canal; trocar H/Q também exige sensor/fiação e recalibração.

Q - CH3..5, JP_QH em saídaRA350



H - CH0..2, JP_QH em VEXC (RA bypassado)




Shunt Rcal medido (100k/330k) em A/B

Informar Rreal na UI. W1/W3 emA; VIN+ sóW3 no equipamento.

Shunt Rcal medido: M / terminal inferior

No gauge inferior remoto; informar Rreal na UI. Inferior tracionado -> positivo.

INA -> Sallen-Key (repete6x) -> P5



CJMCU-333

VCC=VEXC
GND=AGND
Vref/3.3V abertos

P5 INn <- OPA OUT

100R série /10k pull-down
Correção DC uma vez1.01
Y não liga ao ADC
OPA8=VEXC /4=AGND

Monitor: VEXC ->2.2k ->MEX ->2.2k ->AGND; 100nMEX/AGND; OPA4A seguidorMEX ->P5-15. ADC fator0.49505.

SG6 rev.15/10/2026 | Montagem nominal; confirmar PCB/lote, continuidade e desempenho em bancada.

Digital e energia

ApêndiceA3 paisagem. Figura lógica, sem footprint/roteamento/gabarito mecânico; usar junto às tabelas completas de pinagem e ligação.

02 - Digital, energia e programação

Numeração pelos símbolos originais da placa; conferir serigrafia e continuidade. Não alimentar pelo ST-Link clone.

Alimentação por nós

Célula1S / TP4056 / proteção: identificar terminais reais
OUT+ protegido -> chave -> SW_BAT+ -> MT3608 IN+
Boost OUT+5.00V ->J2-2 eLCD1; OUT- ->J2-1 eLCD2
J2 ->L1 ->C1+ =VEXC para pontes/CJ/OPA
P5 AGND retorno analógico; P9-2 GND retornoSD
P9-1 VDD3.3V ->SD3V3; OUT- protegido ->MT IN-/GND
Carga só OFF; LEDs TP4056 visíveis na caixa
CHRG/STDBY sem GPIO; sem estado de carga na tela

MSP2807: todos os14 pinos

1VCC5V/J1 aberto; 2GND; IO3.3V
3CS PA4/P8-7; 4RST PA2/P8-5; 5DC PA3/P8-6
6SDI PA7/P8-10; 7SCK PA5/P8-8; 8LED PA1/P8-4
9SDO aberto; 10T_CLK PA5; 11T_CS PA0/P8-3
12T_DIN PA7; 13T_DO PA6/P8-9; 14T_IRQ PB1/P8-12
Slot SD da tela sem uso; R3 é SD_CLK, não MISO

SPI1 compartilhado / SD externo

PA5 SCK, PA7 MOSI, PA6 MISO
SD CS PA8/P9-3; SD3V3 P9-1; SDGND P9-2
CS LCD/toque/SD pull-up10k ->3.3V
LCD/SD9MHz; toque1.125MHz; initSD281.25kHz
Verificar liberaçãoMISO em bancada

PC: dados com aparelho na bateria

P4-1 PA9 TX ->RX USB-UART lógica3.3V
P4-3 GND ->GND adaptador; 9216008N1
P4-2 PA10 aberto; MAX232 também dirige RX
TX/VCC do adaptador desconectados
Sem alimentaçãoUSB/PowerPath; carga sóOFF

ST-Link clone -> JTAG1 SWD

Clone1RST ->JTAG1-15NRST (se necessário)
Clone2SWCLK ->JTAG1-9PA14
Clone4SWDIO ->JTAG1-7PA13
Clone5/6GND ->um par4..20GND
Clone3SWIM aberto; 7/8 3.3V e9/10 5V abertos
JTAG1-2 é VDD; não conectar saída do clone
BOOT0/1=0; programação física ainda pendente

ADC interno e retorno / monitores

SPI2 interno:PB12CS/PB13SCK/PB14DOUT/PB15DIN
PB10DRDY/PB11RESET; modo1/1.125MHz
ADR4525VREF2.5V; R16 ligaAINCOM aAGND
J3ADC aberto. IN6 reserva; IN7 monitor bufferizado
SW_BAT+ ->10k ->PB0/P8-11 ->10k ->GND
STOP eclose antesOFF/cartão; sem latchauto-OFF
100nF PB0/GND; medir PB0/VDD em OFF; P9-12 livre

SG6 rev.15/10/2026 | Montagem nominal; confirmar PCB/lote, continuidade e desempenho em bancada.