

Xilinx 大学计划-依元素科技 最新口袋实验室平台-EGO



Xilinx大学计划 - 依元素科技 技术支持经理 王钢 18910657176 Shayne.wang@e-elements.com

THE INFORMATION CONTAINED IN THIS PRESENTATION IS CONFIDENTIAL AND PROPRIETARY TO US AND IS BEING SUBMITTED TO YOU SOLELY FOR YOUR CONFIDENTIAL USE WITH THE EXPRESS UNDERSTANDING THAT, WITHOUT OUR PRIOR EXPRESS WRITTEN PERMISSION, YOU WILL NOT RELEASE THESE STATEMENTS OR DISCUSS THE INFORMATION CONTAINED IN THEM OR MAKE REPRODUCTIONS OF OR USE THESE STATEMENTS FOR ANY PURPOSE OTHER THAN EVALUATING OUR BUSINESS



XUP口袋实验室理念



"口袋实验室"的理念源于现代数字系统设计课程改革的思想。现代数字系统设计课程改革的设想是解决课程教学上理论与实际脱节、培养的学生能力不能满足社会需求的矛盾。

"口袋实验室"是将名片大小的实验板卡发到每个学生手上,装在口袋里可以随身携带,随时操作,在完成各种基本实验的基础上,激发学生的兴趣,发挥学生的独创精神。它有以下特色:

1. 克服"欺软怕硬", 动手实践

目前,学生的能力有软件强于硬件的"欺软怕硬"现象,而且有愈加严重的发展趋势。 软件的功能要有硬件的架构来展现,技术发展的趋势要求培养的人才具有软硬件协同设计的能力,硬件基础偏低要通过提供硬件动手的条件和环境。


2. 避免"灌输教学", 实操掌握理论

课程教学中,存在的教师讲学生听的"灌输式教学"方式,就其原因是数字技术发展迅速,教师在技术和条件上有困难来改变教学方式,做到互相交流,教学相长。



最新一代Xilinx口袋实验室平台 EGO Board-实物照片







最新一代Xilinx口袋实验室平台 EGO Board-平台特色



Xilinx大学计划EGO数模混合口袋实验室平台秉承了赛灵思"口袋实验室"的思想和优势,立足解决课程教学上理论与实际脱节、培养的学生能力不能满足社会需求的矛盾。

其具有诸多特性:

- ➤ 在原有数电口袋实验室平台基础上添加了AD/DA等模块,带领学生进入模拟信号的世界;
- ▶ 板载蓝牙、VGA接口和音频输出等丰富的接口资源;
- ➤ 基于Xilinx 28nm新器件以及Vivado新工具进行设计;
- > 赛灵思大学计划配套提供学习资源;
- 上海交通大学配套教材、实验募课;
- 配套教材;
- 依元素科技持续更新的实验教程、案例……
- **>**



最新一代Xilinx口袋实验室平台 EGO Board-平台规格



FPGA: Xilinx Artix-7 XC7A35T

时钟:100MHz

配置方式: USB-JTAG/SPI Flash

存储器:

SRAM: 2Mbit

SPI Flash: N25Q032A

通用IO:

Switch: x8

LED: x16

Button: x5

DIP: x8

通用扩展IO: 32pin

音视频/显示:

7段数码管:x8

VGA视频输出接口

Audio音频接口

通信接口:

UART: USB转UART Bluetooth: 蓝牙模块

模拟接口:


DAC: 8-bit分辨率

XADC: 2路12bit 1Msps ADC



最新一代Xilinx口袋实验室平台 EGO Board-平台框图










电源

EGO平台是通过USB-JTAG端口(J22)为板卡 供电,提供5V的电压, D17是电源开关的指示灯。




EGO平台板载一个100MHZ时钟晶振,为系统中A7 FPGA提供100MHZ的系统时钟信号。该信号由A7 FPGA的Bank 14的MRCC(P17)引脚进入FPGA。输入时钟可以驱动MMCM或PLL锁相环产生各种频率的时钟和设计阶段可能需要的各种常用的相位。





用户IO

EGO平台包含的基本I/O有16个滑动开关、5个按钮、16个LED灯和一个八位的七段码显示数码管。




此外,在平台左侧有两列排针,为用户提供了32根引脚的 GPIO扩展。用户可通过这部分扩展IO自由定制系统的扩展 模块从而完成丰富多样的设计。





板载存储

EGO平台板载一个128 Mbit的非易失性存储 Flash,它通过专用的 Quad-mode(x4) SPI总线 连接到Artix-7 FPGA芯片。 此外,板卡搭载一颗 512Kx16的SRAM存储器 用于提供高速外部缓存。








USB接口

USB-UART USB-JTAG USB-PS/2

EGO平台板上具有三个USB连接器,其中两个Micro-USB连接器分别为USB-JTAG(J22)以及USB-UART(J8)接口,另外一个USB为USB-HID接口可用于连接USB的鼠标键盘等








音视频与蓝牙接口

EGO平台上搭载一个3.5mm的音频输出接口和一个VGA视频输出接口,以及串口蓝牙模块。








AD/DA模块

EGO平台上的FPGA内 部集成有双 12 位 1Msps 模数转换器 XADC,可完成对 FPGA片上以及外部模 拟信号的采样;平台上 用户可通过电位器来给 XADC提供模拟量输入, 也可以通过GPIO扩展 IO来接入外界模拟量。



平台上的DA芯片为8位的DAC0832数模转换芯片,用户可通过这部分电路输出模拟量。





上手视频教程

- ・五分钟玩转Ego系列
- · Vivado视频课程
-

配套教材

课件

Vivado教程

- · Vivado设计流程
- · Vivado设计约束
- ・时序约束与分析
- · Vivado设计调试

实验案例

- ・基础逻辑实验
- ・接口实验
- ・嵌入式实验
- ・系统综合案例

00000

-



最新一代Xilinx口袋实验室平台 EGO Board-配套教材



赛灵思FPGA口袋实验室简明实验教程 -基于Vivado与Artix7

第一章FPGA与EDA技术

- 1.1 FPGA概述
- 1.2 FPGA的设计流程与设计方法
- 1.3 EDA技术简介

第二章 FPGA硬件设计平台

- 2.1 Xilinx FPGA产品简介
- 2.2 Xilinx A7口袋实验平台简介
- 2.3 开发板功能详述

第三章 软件设计平台

- 3.1 Vivado介绍与安装
- 3.2 Vivado基本开发流程
- 3.3 Vivado IP核的使用
- 3.4 Vivado IP的封装与集成

第四章 Verilog语言基础

- 4.1 Verilog HDL语言简介
- 4.2 Verilog HDL语言基础
- 4.3 Verilog HDL行为建模
- 4.4 Verilog HDL结构建模
- 4.5 HDL代码风格

西安电子科技大学出版社 即将出版

第五章 基于Vivado的FPGA设计案例

- 5.1流水灯设计
- 5.2智力抢答器
- 5.3分频器
- 5.4 FIR数字滤波器设计
- 5.5串口控制器
- 5.6 Vivado IP集成实验
- 5.7 VGA接口实验
- 5.8蓝牙远程控制实验
- 5.9基于FPGA的嵌入式系统
- 5.10 基于XADC的简易示波器

第六章 FPGA设计进阶

- 6.1 Vivado下的FPGA时序约束与分析
- 6.2 使用Vivado进行硬件调试








其他参考教材

- 1.Xilinx大学计划-依元素科技推荐Vivado学习用书
- 2. 北美畅销书-FPGA数字逻辑设计教程-Verilog





更多 配套教材 即将出版



最新一代Xilinx口袋实验室平台 EGO Board-上手视频



五分钟玩转EGo系列视频教程





最新一代Xilinx口袋实验室平台 EGO Board-中文教程


Vivado 设计流程

VIVADO^



Vivado上手教程EGo中文版

1.Vivado设计流程





最新一代Xilinx口袋实验室平台 EGO Board-官方教程



赛灵思大学计划(XUP)官方教程 Xilinx大学计划工程师现场培训

Day 1:

- · 7-Series Architecture Overview
- Lab 1: Vivado Design Flow
 - Use Vivado IDE to create a simple HDL design. Simulate the design using the XSIM HDL simulator
 available in Vivado design suite. Generate the bitstream and verify in hardware.
- · Synthesis Technique
- · Lab 2: Synthesizing a RTL Design
 - · Synthesize a design with the default settings as well as other settings changed and observe the effect.
- Implementation and Static Timing Analysis
- · Lab 3: Implementing the Design
 - Implement the synthesized design of previous lab, perform timing analysis, generate bitstream, download the bitstream and verify the functionality.

Day 2:

- · IP Integrator
- · Lab 4: Using the IP Catalog and IP Integrator
 - Use the IP Catalog to generate a clock resource and instantiate in a design. Use IP Integrate to generate a core and instantiate in the design.
- · Xilinx Design Constraints
- · Lab 5: Xilinx Design Constraints
 - Create a project with I/O Planning type, enter pin locations, and export it to the rtl. Then create the timing constraints and perform the timing analysis.
- · Hardware Debugging
- · Lab 6: Hardware Debugging
 - Use Mark Debug feature and also available Integrated Logic Analyzer(ILA) core (available in IP Catalog) to debug the hardware.

1 01_Class_Intro.pdf	🔁 lab1.pdf
11_7_Series_Architecture_Overview.pdf	🔁 lab2.pdf
🔁 12_Vivado Design_Flow.pdf	🔁 lab3.pdf
🔁 12a_Lab1_Intro.pdf	🔁 lab4.pdf
13_Synthesis.pdf	🔁 lab5.pdf
🔁 13a_Lab2_Intro.pdf	🔁 lab6.pdf
🔁 14_Implementation_and_STA.pdf	📗 lab1
🔁 14a_Lab3_Intro.pdf	🚹 lab2
15_IPI_And_IP_Catalog.pdf	🚹 lab3
🔁 15a_Lab4_Intro.pdf	🚹 lab4
16_Xilinx_Design_Constraints.pdf	🚹 lab5
🔁 16a_Lab5_Intro.pdf	🚹 lab6
🔁 17_Hardware_Debugging.pdf	
🔁 17a_Lab6_Intro.pdf	

文档+源码+工程



最新一代Xilinx口袋实验室平台 EGO Board-基础实验(HDL版)

蓝牙远程控制实验

形高。4FS-128 加索袋、通常用产苗牙其机、苗牙各侧等设备上。

其他

外设

(一) 本轮基本程理与提明



EGO配套实验中文版

- ▶ 流水灯
- ▶ 抢答器
- > 分频器
- > 滤波器
- > 串口控制器
- ▶ VGA图像显示
- > 蓝牙远程控制
- ▶ 嵌入式软核CPU

蓝牙

模块

- ➤ XADC示波器



发送

UART

接收

Artix7-FPGA

FIFO

命令响应模块

命令

解析模块







最新一代Xilinx口袋实验室平台 EGO Board-综合实验案例




EGoGame:基于FPGA的视频游戏案例







贪吃蛇游戏



迷宫游戏



五子棋游戏



黑白棋游戏

俄罗斯方块

电子琴




最新一代Xilinx口袋实验室平台 EGO Board-基础数电实验(原理图版)




EGoLab:基于原理图的FPGA数字电路实验流程

- ▶ 图形化设计环境
- > 沉浸式电路设计
- ▶ 支持常用74系列器件模块
- > 支持基本门级电路模块


专为尚未学习HDL语言以及FPGA设计的用户量身打造。 通过技术手段实现一键式设计流程,使用户能专注、 沉浸在自己的电路设计上,而不被过多的工具设置所 困扰。



▶ EGoLab实验框架



组合逻辑实验



时序逻辑实验





持续更新中.....

获取最新资料请联系依元素科技