


IES Camp de Morvedre



UD 1. Sistemas Informáticos. Estructura Funcional. Anexo – Ciclo de ejecución.

Ciclo de ejecución de una instrucción






IES Camp de Morvedre




UD 1. Sistemas Informáticos. Estructura Funcional. Anexo – Ciclo de ejecución.

Fase de búsqueda



Fase de ejecución





IES Camp de Morvedre



UD 1. Sistemas Informáticos. Estructura Funcional. Anexo – Ciclo de ejecución.

1.2.3. Bus del sistema

Sabías que...

El encargado de comunicar las diferentes unidades de la computadora es el Bus del sistema.



Conjunto de circuitos que permite la comunicación entre la UCP y el resto de unidades del ordenador. La transmisión la realiza en paralelo, es decir, enviando un número de bit de forma simultanea entre dos unidades. En el Bus del sistema se diferencian:

- Bus de datos.
- Bus de control.
- Bus de direcciones.




Figura 1.6. Esquema básico del Bus del sistema.

1.2.4. Ciclo de ejecución de una instrucción

Vamos a ver de forma aproximada todos los pasos que se llevan a cabo a la hora de ejecutar una instrucción en la unidad de control.

Para verlo con más detalle consultar el CD del alumno. A continuación describimos los pasos de la fase de búsqueda y ejecución.

- ► Fase de búsqueda e interpretación de la instrucción. (Ver esquema gráfico en el CD del alumno).
- I. La UC envía una microorden para transferir el contenido del registro contador de instrucciones (dirección de la próxima instrucción a ejecutar) al registro de dirección de memoria (a la memoria).
- II. Se selecciona la posición de memoria que indica el RDM y se realiza una lectura depositándose en el RIM lo que se ha leído que evidentemente será la instrucción a ejecutar.
- III. Se ordena el traslado por parte de la UC de lo que hay en el RIM al RI con lo que en el RI se almacena la instrucción que se va a ejecutar, que estará compuesta por un código de operación y por el resto de la instrucción que normalmente son direcciones de memoria.
- IV. El decodificador procede a la interpretación de la instrucción (interpreta el código de operación).

- V. El registro contador de programa es incrementado con lo que su contenido será la dirección de la próxima instrucción a ejecutar. Si la instrucción que se está ejecutando es de ruptura de secuencia, el contador del programa tomará la dirección que corresponda.
- ► Fase de ejecución de la instrucción. (Ver esquema gráfico en el CD del alumno).

Supongamos que se ha detectado en la fase anterior que la instrucción que se va a realizar es una suma, con lo cual el RI contendría una instrucción con el código de operación y las direcciones de memoria donde están los dos operandos así como la dirección de memoria donde se debe almacenar el resultado.

- I. La dirección del primer operando es transferida desde el RI hasta el RDM.
- II. Se selecciona la posición de memoria que contiene el RDM y se realiza una lectura depositándose lo leído (primer operando) en el RIM.
- III. La U.C. ordena que se transfiera el contenido del RIM a una de las entradas de la UAL.
- IV. Se transfiere la dirección del segundo operando desde el RI al RDM.
- V. Se selecciona la posición de memoria del RDM y se lee de memoria dejando lo leído (segundo operando) en el RIM.
- VI. Se transfiere el contenido del RIM a la otra entrada de la UAL.
- VII. El secuenciador envía una microorden a la UAL para que efectúe la operación de suma.
 - VIII. El resultado de la UAL se transfiere al RIM.
- IX. Se transfiere la dirección donde debe almacenarse el resultado desde el R.I. al RDM.
- X. Se selecciona la posición de memoria donde se va a almacenar el resultado y se escribe en esa posición de memoria lo que hay en el RIM.

Estos pasos dependen de la instrucción que se vaya a ejecutar, es decir, dependen del código de operación.

A todo este ciclo de ejecución de una instrucción es a lo que se llama un ciclo de UCP (compuesto por un número fijo de pulsos) a cada uno de estos ciclos por segundo se le denomina Hertzio (1 Hz = 1 ciclo/seg) y a un millón de estos ciclos se le denomina MegaHertzio (1 MHz = 1.000.000 ciclos/seg), pues bien los procesadores que existían hacia finales de los 80 tenían velocidades de 4 MHz los más usuales eran los 8088 de la marca Intel, hacia principios de los 90 surgieron los 80286 que tenían una velocidad en torno a los 16 MHz, más adelante los 80386 que funcionaban en torno a los 33 Mhz, luego los 80486 a unos 66 Mhz, luego aparecieron los Pentium I a 133 Mhz, más tarde los Pentium II a unos 400 MHz, a continuación los Pentium III a 800 MHz, los Pentium IV en el año 2004 rondaban los 3000 MHz o