

《数字逻辑》

（总复习）

厦门大学信息学院软件工程系 曾文华

2024年12月23日

课程内容

- 全书共9章：

第1章 基本知识

第2章 逻辑代数基础

第3章 集成门电路与触发器

第4章 组合逻辑电路

第5章 同步时序逻辑电路

第6章 异步时序逻辑电路

第7章 中规模通用集成电路及其应用

第8章 可编程逻辑器件

第9章 综合应用举例



第1章 基本知识

- 1.1 概述
- 1.2 数制及其转换
- 1.3 带符号二进制数的代码表示
- 1.4 几种常用的编码

第1章主要内容

- 数字信号（数字量）、模拟信号（模拟量）
- A/D转换、D/A转换
- 数字逻辑电路的特点
- 数字系统的层次结构（5级）
- 数字逻辑电路的类型：
 - ① 组合逻辑电路
 - ② 时序逻辑电路（同步时序逻辑电路、异步时序逻辑电路）
- PLD、CAD、EDA

- 二进制数、八进制数、十六进制数
- 十进制数、二进制数、八进制数、十六进制数之间的转换
- 原码、反码、补码
- **BCD码（8421码、2421码、余3码）**
- 格雷码（特点：任意两个相邻的数，其格雷码仅有1位不同）
- 奇偶校验码（只能发现1位错，但是不能纠正错误）
- **ASCII码、扩展的ASCII码**

第1章习题答案

- 1.1 什么是模拟信号？什么是数字信号？试各举一例。
- 答：
 - 在工程应用中，通常用某一种连续量去模拟另一种连续量，例如，用电压的变化模拟稳定的变化等，人们习惯将连续量称为模拟量（模拟信号）。
 - 反之，另一类物理量的变化在时间上和数值上都是离散的，或者说断续的，例如，学生成绩记录、工厂产品统计等，这类物理量的变化可以用不同的数字反映，称为数字量（数字信号）。
 - 电压属于模拟量（模拟信号），学生成绩记录属于数字量（数字信号）。

- **1.2 数字逻辑电路具有哪些主要特点？**

- **答：**

- 数字逻辑电路具有以下的特点：

- （1）电路的基本工作信号是二值信号。
 - （2）电路中的半导体器件一般都工作在开、关状态，对电路研究时，主要关心输出和输入之间的逻辑关系。
 - （3）电路结构简单、功耗低、便于集成制造和系列化生产。
 - （4）由数字逻辑电路构成的数字系统，工作速度快、精度高、功能强、可靠性好。

- **1.3 数字逻辑电路可分为哪两种类型？主要区别是什么？**

- **答：**

- 数字逻辑电路可分为以下两种类型：

- （1）组合逻辑电路：如果一个逻辑电路在任何时刻的稳定输出仅取决于该时刻的输入，而与电路过去的输入无关，则称之为组合逻辑电路。“多路表决器”属于组合逻辑电路。
 - （2）时序逻辑电路：如果一个逻辑电路在任何时刻的稳定输出不仅取决于该时刻的输入，而且与过去的输入相关，则称之为时序逻辑电路。“计数器”属于时序逻辑电路。

- 组合逻辑电路与时序逻辑电路的主要区别：组合逻辑电路的输出只与电路当前时刻的输入有关，与电路过去时刻的输入无关；而时序逻辑电路的输出不仅与电路当前时刻的输入有关，还与电路过去时刻的输入相关。

- **1.4 最简电路是否一定最佳？为什么？**
- **答：**
 - 最简电路并不一定是最佳电路。
 - 因为，最佳电路应满足全面的性能指标和实际应用要求。

- **1.5 把下列不同进制数写成按权展开形式：**

- (1) $(4517.239)_{10}$

- (2) $(10110.0101)_2$

- (3) $(325.744)_8$

- (4) $(785.4AF)_{16}$

- **答：**

- (1) $(4517.239)_{10} = 4 \times 10^3 + 5 \times 10^2 + 1 \times 10^1 + 7 \times 10^0 + 2 \times 10^{-1} + 3 \times 10^{-2} + 9 \times 10^{-3}$

- (2) $(10110.0101)_2 = 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} + 0 \times 2^{-3} + 1 \times 2^{-4}$

- (3) $(325.744)_8 = 3 \times 8^2 + 2 \times 8^1 + 5 \times 8^0 + 7 \times 8^{-1} + 4 \times 8^{-2} + 4 \times 8^{-3}$

- (4) $(785.4AF)_{16} = 7 \times 16^2 + 8 \times 16^1 + 5 \times 16^0 + 4 \times 16^{-1} + A \times 16^{-2} + F \times 16^{-3}$

- **1.6 将下列二进制数转换成十进制数、八进制数和十六进制数：**

(1) 1110101

(2) 0.110101

(3) 10111.01

- **答：**

– **$(1110101)_2 = (117)_{10} = (165)_8 = (75)_{16}$**

– **$(0.110101)_2 = (0.828125)_{10} = (0.65)_8 = (0.D4)_{16}$**

– **$(10111.01)_2 = (23.25)_{10} = (27.2)_8 = (17.4)_{16}$**

- **1.7 将下列十进制数转换成二进制数、八进制数和十六进制数（二进制数精确到小数点后4位）：**

（1）29

（2）0.27

（3）33.33

- **答：**

— **$(29)_{10} = (1\ 1101)_2 = (35)_8 = (1D)_{16}$**

— **$(0.27)_{10} = (0.0100)_2 = (0.2)_8 = (0.4)_{16}$**

— **$(33.33)_2 = (10\ 0001.0101)_2 = (41.24)_8 = (21.5)_{16}$**

- 1.8 如何判断一个二进制正整数 $B = b_6b_5b_4b_3b_2b_1b_0$ 能否被 $(4)_{10}$ 整除？
- 答：
 - 当 $b_1b_0=00$ 时， B 可以被 $(4)_{10}$ 整除。

- **1.9 写成下列各数的原码、反码和补码：**

- (1) **0.1011**

- (2) **-10110**

- **答：**

- (1)

- **$(0.1011)_{\text{原}} = 0.1011$**

- **$(0.1011)_{\text{反}} = 0.1011$**

- **$(0.1011)_{\text{补}} = 0.1011$**

- (2)

- **$(-10110)_{\text{原}} = 1,10110$**

- **$(-10110)_{\text{反}} = 1,01001$**

- **$(-10110)_{\text{补}} = 1,01010$**

- **1.10 已知 $[N]_{\text{补}}=1.0110$ ，求 $[N]_{\text{原}}$ ， $[N]_{\text{反}}$ ， N 。**

- **答：**

- **$[N]_{\text{原}} = 1.1010$**

- **$[N]_{\text{反}} = 1.0101$**

- **$N = -0.1010$**

- **1.11 将下列余3码转换成十进制数和2421码:**

- (1) **011010000011**

- (2) **01000101.1001**

- **答:**

- **余3码: 0011 -> 0; 0100 -> 1; 0101 -> 2; 0110 -> 3; 0111 -> 4; 1000 -> 5; 1001 -> 6; 1010 -> 7; 1011 -> 8; 1100 -> 9**

- **2421码: 0000 -> 0; 0001 -> 1; 0010 -> 2; 0011 -> 3; 0100 -> 4; 1011 -> 5; 1100 -> 6; 1101 -> 7; 1110 -> 8; 1111 -> 9**

- **(1) $(0110\ 1000\ 0011)_{\text{余3码}} = (350)_{10} = (0011\ 1011\ 0000)_{\text{2421码}}$**

- **(2) $(0100\ 0101.1001)_{\text{余3码}} = (12.6)_{10} = (0001\ 0010\ 1100)_{\text{2421码}}$**


- **1.12 试用8421码和格雷码分别表示下列各数：**

(1) $(111110)_2$


(2) $(1100110)_2$

- **答：**

— (1) $(11\ 1110)_2 = (62)_{10} = (0110\ 0010)_{8421\text{码}} = (10\ 0001)_{\text{格雷码}}$



— (2) $(110\ 0110)_2 = (102)_{10} = (0001\ 0000\ 0010)_{8421\text{码}} = (101\ 0101)_{\text{格雷码}}$



第2章 逻辑代数基础

- 2.1 逻辑代数的基本概念
- 2.2 逻辑代数的基本定理和规则
- 2.3 逻辑函数表达式的形式与变换
- 2.4 逻辑函数化简

第2章主要内容

- 逻辑代数也称**布尔代数**、**开关代数**。
- 逻辑代数的5个公理（交换律、结合律、分配律、**0-1律**、互补律）。
- **3种基本的逻辑运算**：**或**、**与**、**非**。

- 逻辑函数的**3种表示方法**：

① **逻辑表达式**：例如， $F(A,B) = \neg A \cdot B + A \cdot \neg B$

② **真值表**

③ **卡诺图**

表 2.4 函数 $F = \overline{A}B + \overline{A}C$ 的真值表

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

CD \ AB	00 01 11 10			
	00	01	11	10
00	0	0	1	0
01	0	0	1	0
11	1	1	1	1
10	1	0	1	0

图 2.8 $F(A,B,C,D) = AB + CD + \overline{A}\overline{B}C$ 的卡诺图

- 逻辑代数的8个定理（**0-1律**、重叠律、吸收律、消除律、对合律、互补律、并项律、包含律）。

- 逻辑代数的重要规则：

- 1、**代入规则**：任何一个含有变量A的逻辑等式，如果将所有出现A的位置都代之以同一个逻辑函数F，则等式仍然成立。
 - 例如，给定逻辑等式： $A \cdot (B+C) = A \cdot B + A \cdot C$ ，若等式中的C都用(C+D)代替，则该等式仍然成立，即： $A \cdot [B+(C+D)] = A \cdot B + A \cdot (C+D)$
- 2、**反演规则**：如果将逻辑函数F表达式中所有的“.”变成“+”，“+”变成“.”，“0”变成“1”，“1”变成“0”，原变量(A)变成反变量($\neg A$)，反变量($\neg A$)变成原变量(A)，并保持原函数中的运算顺序不变，则所得到的新的函数为原函数F的反函数 $\neg F$ 。
 - 例如， $F = \neg A \cdot B + C \cdot \neg D$ ，则： $\neg F = (A + \neg B) \cdot (C + D)$
- 3、**对偶规则**：如果将逻辑函数F表达式中所有的“.”变成“+”，“+”变成“.”，“0”变成“1”，“1”变成“0”，并保持原函数中的运算顺序不变，则所得到的新的逻辑表达式称为函数F的对偶式，记作F'。
 - 例如： $F = \neg A \cdot B + \neg B \cdot (C+0)$ ，则： $F' = (\neg A + B) \cdot (\neg B + C + 1)$

- 复合逻辑:

- 1、与非门: $F = \neg(A \cdot B)$
- 2、或非门: $F = \neg(A + B)$
- 3、与或非门: $F = \neg(A \cdot B + C \cdot D)$
- 4、异或门: $F = A \oplus B = \neg A \cdot B + A \cdot \neg B$
- 5、同或门 (异或非门): $F = A \odot B = \neg A \cdot \neg B + A \cdot B = \neg(A \oplus B)$

- 逻辑函数表达式的基本形式:

- 1、“与-或”表达式: $F(A,B,C) = \neg A \cdot B + A \cdot \neg B \cdot C + \neg C$
- 2、“或-与”表达式: $F(A,B,C,D) = (\neg A + B) \cdot (B + \neg C) \cdot (A + \neg B + C) \cdot \neg D$

- 最小项 (m_i): $\neg A \cdot \neg B \cdot \neg C, \neg A \cdot \neg B \cdot C, \neg A \cdot B \cdot \neg C, \neg A \cdot B \cdot C, A \cdot \neg B \cdot \neg C, A \cdot \neg B \cdot C, A \cdot B \cdot \neg C, A \cdot B \cdot C$
 - 最小项的4个性质。

- 最大项 (M_i): $A + B + C, A + B + \neg C, A + \neg B + C, A + \neg B + \neg C, \neg A + B + C, \neg A + B + \neg C, \neg A + \neg B + C, \neg A + \neg B + \neg C$
 - 最大项的4个性质。

- 最小项与最大项的关系: $\neg m_i = M_i$, 或者, $m_i = \neg M_i$ 。

- 逻辑函数表达式的标准形式:

- 1、标准“与-或”表达式: $F(A,B,C) = \neg A \cdot \neg B \cdot C + \neg A \cdot B \cdot \neg C + A \cdot \neg B \cdot \neg C + A \cdot B \cdot C = m_1 + m_2 + m_4 + m_7 = \sum m(1,2,4,7)$
- 2、标准“或-与”表达式: $F(A,B,C) = (A + B + C) \cdot (\neg A + B + \neg C) \cdot (\neg A + \neg B + C) = M_0 \cdot M_5 \cdot M_7 = \prod M(0,5,7)$

- 将一个任意逻辑函数表达式转换成标准表达式有两种常用方法:

- 1、代数转换法
- 2、真值表转换法

• 逻辑函数化简：

— 1、代数化简法

- 最简“与-或”表达式应满足两个条件：
 - ① 表达式中的与项个数最少；
 - ② 在满足条件①的前提下，每个与项中的变量个数最少。
- 最简“或-与”表达式应满足两个条件：
 - ① 表达式中的或项个数最少；
 - ② 在满足条件①的前提下，每个或项中的变量个数最少。

— 2、卡诺图化简法

- 第一步：画出函数的卡诺图。
- 第二步：在卡诺图上圈出函数的全部质蕴涵项。
- 第三步：从全部质蕴涵项中找出所有必要质蕴涵项。
- 第四步：若函数的所有必要质蕴涵项，尚不能覆盖卡诺图上的所有1方格，则从剩余质蕴涵项中找出最简的所需质蕴涵项，使它和必要质蕴涵项一起构成函数的最小覆盖（即最简的质蕴涵项集）。

— 3、列表化简法

- 第一步：将函数表示成“最小项之和”（标准“与-或”表达式）的形式，并用二进制码表示每一个最小项。
 - 第二步：找出函数的全部质蕴涵项。
 - 第三步：找出函数的必要质蕴涵项。
 - 第四步：找出函数的最小覆盖。
- 

第2章例题

- **例2.1:** 将逻辑函数表达式 $F(A,B,C) = \overline{((A \cdot B + B \cdot C) \cdot (A \cdot B))}$, 转换为**标准与-或表达式**。
- 解:
 - 第一步: 将函数表达式变换成一般“与-或”表达式:
 - $F(A,B,C) = \overline{((A \cdot B + B \cdot C) \cdot (A \cdot B))} = \overline{A \cdot B} + \overline{A \cdot C} + \overline{B \cdot C} + \overline{A \cdot B}$
 - 第二步: 反复使用公式 $X = X \cdot (\overline{Y} + Y)$, 将表达式中所有非最小项的与项扩展成最小项:
 - $F(A,B,C) = \overline{A \cdot B} + \overline{A \cdot C} + \overline{B \cdot C} + \overline{A \cdot B} = \overline{A \cdot B} \cdot (\overline{C} + C) + \overline{A \cdot C} \cdot (\overline{B} + B) + \overline{B \cdot C} \cdot (\overline{A} + A) + \overline{A \cdot B} \cdot (\overline{C} + C) = \overline{A \cdot B \cdot C} + \overline{A \cdot B \cdot C} + \overline{A \cdot B \cdot C} + \overline{A \cdot B \cdot C} + \overline{A \cdot B \cdot C} = m_0 + m_1 + m_3 + m_6 + m_7 = \sum m(0,1,3,6,7)$

- **例2.2:** 将逻辑函数表达式 $F(A,B,C) = \overline{(A \cdot B + A \cdot C)} + \overline{B} \cdot C$, 转换为**标准或-与表达式**。

- 解:

– 第一步: 将函数表达式变换成一般“或-与”表达式。

- $F(A,B,C) = \overline{(A \cdot B + A \cdot C)} + \overline{B} \cdot C = (\overline{A+B}) \cdot (A+B+C) \cdot (\overline{A+B+C})$

– 第二步: 反复使用公式 $X = (X+Y) \cdot (X+Y)$, 将表达式中所有非最大项的或项扩展成最大项:

- $F(A,B,C) = (\overline{A+B}) \cdot (A+B+C) \cdot (\overline{A+B+C}) = (\overline{A+B+C}) \cdot (\overline{A+B+C}) \cdot (A+B+C) \cdot (\overline{A+B+C}) = (A+B+C) \cdot (\overline{A+B+C}) \cdot (\overline{A+B+C}) = M_3 \cdot M_6 \cdot M_7 = \prod M(3,6,7)$

- **例2.3**：将函数表达式 $F(A,B,C)=A\cdot/B+B\cdot/C$ 表示成**最小项表达式**。


• 解：

- 首先列出**F**的真值表（表2.6），然后根据真值表直接写出**F**的最小项表达式
 $F(A,B,C)=\sum m(2,4,5,6)$

表 2.6 函数 $F(A,B,C)=A\bar{B}+B\bar{C}$
的真值表

A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

$$F(A,B,C)=\sum m(2,4,5,6)$$




- **例2.4：**将函数表达式 $F(A,B,C)=\bar{A}\cdot C+A\cdot\bar{B}\cdot C$ 表示成**最大项表达式**。
- 解：
 - 首先列出F的真值表（表2.7），然后根据真值表直接写出F的最大项表达式 $F(A,B,C)=\prod M(0,2,5,6,7)$

表 2.7 函数 $F(A,B,C)=\bar{A}C+A\bar{B}C$ 的真值表

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

$$F(A,B,C)=\prod M(0,2,5,6,7)$$



- **例2.5：**用代数法化简逻辑公式： $F=A \cdot D + A \cdot /D + A \cdot B + /A \cdot C + B \cdot D + /B \cdot E + D \cdot E$ 。

- 解：

$$\begin{aligned}
 - \quad F &= A \cdot D + A \cdot /D + A \cdot B + /A \cdot C + B \cdot D + /B \cdot E + D \cdot E \\
 &= A + A \cdot B + /A \cdot C + B \cdot D + /B \cdot E + D \cdot E \\
 &= A + /A \cdot C + B \cdot D + /B \cdot E + D \cdot E \\
 &= A + C + B \cdot D + /B \cdot E + D \cdot E
 \end{aligned}$$

$$A \cdot D + A \cdot /D = A$$

$$A + A \cdot B = A$$

$$A + /A \cdot C = A + C$$

教材上写成： $F=A+C+B \cdot D + /B \cdot E$ ，有误

- **例2.6:** 用代数法化简逻辑公式: $F = \neg A \cdot \neg C \cdot (\neg B + B \cdot D) + A \cdot \neg C \cdot D$ 。

- 解:

$$- F = \neg A \cdot \neg C \cdot (\neg B + B \cdot D) + A \cdot \neg C \cdot D$$

$$\neg B + B \cdot D = \neg B + D$$

$$= \neg A \cdot \neg C \cdot (\neg B + D) + A \cdot \neg C \cdot D$$

$$= \neg A \cdot \neg B \cdot \neg C + \neg A \cdot \neg C \cdot D + A \cdot \neg C \cdot D$$

$$\neg A \cdot \neg C \cdot D + A \cdot \neg C \cdot D = \neg C \cdot D$$

$$= \neg A \cdot \neg B \cdot \neg C + \neg C \cdot D$$

- **例2.7：** 用代数法化简逻辑公式： $F=A \cdot B + A \cdot /C + /B \cdot C + B \cdot /C + /B \cdot D + B \cdot /D + A \cdot D \cdot E$ 。

- 解：

$$- F = A \cdot B + A \cdot /C + /B \cdot C + B \cdot /C + /B \cdot D + B \cdot /D + A \cdot D \cdot E$$

$$= A \cdot (/B \cdot C) + /B \cdot C + B \cdot /C + /B \cdot D + B \cdot /D + A \cdot D \cdot E$$

$$= A + /B \cdot C + B \cdot /C + /B \cdot D + B \cdot /D + A \cdot D \cdot E$$

$$= A + /B \cdot C + B \cdot /C + /B \cdot D + B \cdot /D$$

$$= A + /B \cdot C \cdot (/D + D) + B \cdot /C + /B \cdot D + B \cdot /D \cdot (C + /C)$$

$$= A + /B \cdot C \cdot /D + /B \cdot C \cdot D + B \cdot /C + /B \cdot D + B \cdot C \cdot /D + B \cdot /C \cdot /D$$

$$= A + (/B \cdot C \cdot /D + B \cdot C \cdot /D) + (/B \cdot D \cdot C + /B \cdot D) + (B \cdot /C + B \cdot /C \cdot /D)$$

$$= A + C \cdot /D + /B \cdot D + B \cdot /C$$

$$B + /C = (/B \cdot C)$$

$$A (/B \cdot C) + /B \cdot C = A + /B \cdot C$$

$$A + A \cdot D \cdot E = A$$

- **例2.8:** 用代数法化简逻辑公式: $F=(A+B) \cdot (A+/B) \cdot (B+C) \cdot (B+C+D)$ 。

- 解:

$$\begin{aligned}
 - \quad F &= (A+B) \cdot (A+/B) \cdot (B+C) \cdot (B+C+D) \\
 &= (A+B) \cdot (A+/B) \cdot (B+C) \\
 &= A \cdot (B+C)
 \end{aligned}$$

$$(B+C) \cdot (B+C+D) = B+C$$

$$(A+B) \cdot (A+/B) = A$$

$$X \cdot (X+Y) = X \cdot X + X \cdot Y = X + X \cdot Y = X \cdot (1+Y) = X$$

- **例2.9：**用代数法（两次对偶）化简逻辑公式： $F=(A+/B) \cdot (/A+B) \cdot (B+C) \cdot (/A+C)$ 。

• 解：

— 先求F的对偶式F'，并进行化简（“与-或”表达式的化简）：

$$\begin{aligned}
 \bullet \quad F' &= A \cdot /B + /A \cdot B + B \cdot C + /A \cdot C \\
 &= A \cdot /B + /A \cdot B + (B+/A) \cdot C && B+/A = /(A \cdot /B) \\
 &= A \cdot /B + /A \cdot B + /(A \cdot /B) \cdot C && A \cdot /B + /(A \cdot /B) \cdot C = A \cdot /B + C \\
 &= A \cdot /B + /A \cdot B + C
 \end{aligned}$$

— 再对F'求对偶，得到F：



$$\bullet \quad F = (F')' = (A+/B) \cdot (/A+B) \cdot C$$

$$(X+Y) \cdot (X+/Y) = X \cdot X + X \cdot /Y + Y \cdot X + Y \cdot /Y = X + X \cdot /Y + X \cdot Y + 0 = X \cdot (1+/Y) + X \cdot Y = X + X \cdot Y = X \cdot (1+Y) = X$$


- **例2.10：**用卡诺图法化简逻辑公式： $F(A,B,C,D) = \sum m(0,3,5,6,7,10,11,13,15)$ 。

• **解：**


- 第一步：画出函数F的**卡诺图**，如图2.13(a)。
- 第二步：在卡诺图上圈出函数的全部质蕴涵项（**卡诺圈**），如图2.13(b)；先画2个大的卡诺圈（包含4个小方格），再画2个小卡诺圈（包含2个小方格），剩余1个左上角的最小卡诺圈（包含1个小方格）；共有**5个卡诺圈（5个质蕴涵项）**。
- 第三步：从全部质蕴涵项中找出所有必要质蕴涵项，如图2.13(c)；图中标有“*”的最小项（小方格）称为**必要最小项**；包含必要最小项的质蕴涵项称为**必要质蕴涵项**；共有**5个必要质蕴涵项**。
- 因为5个必要质蕴涵项覆盖了卡诺图上的所有1方格，因此： $F(A,B,C,D) = /A \cdot /B \cdot /C \cdot D + /A \cdot B \cdot C + A \cdot /B \cdot C + B \cdot D + C \cdot D$ 。



(a)



(b)



(c)

图 2.13 例 2.10 中函数 F 的卡诺图化简

- **例2.11：**用卡诺图法化简逻辑公式： $F(A,B,C,D) = \bar{A} \cdot C \cdot D + \bar{B} \cdot C \cdot \bar{D} + \bar{A} \cdot B \cdot C \cdot \bar{D} + A \cdot \bar{B} \cdot \bar{D} + A \cdot B \cdot \bar{C} \cdot \bar{D}$ 。

• 解：

- 第一步：画出函数F的卡诺图，如图2.14(a)。
- 第二步：在卡诺图上圈出函数的全部质蕴涵项（卡诺圈），如图2.14(b)；先画1个大的卡诺圈（包含4个小方格），再画3个小卡诺圈（包含2个小方格）；共有4个卡诺圈（4个质蕴涵项）。
- 第三步：找出所有必要质蕴涵项，如图2.14(c)；图中标有“*”的最小项（小方格）称为必要最小项；包含必要最小项的质蕴涵项称为必要质蕴涵项；共有2个必要质蕴涵项（红框），这2个必要质蕴涵项不能覆盖卡诺图上的所有1方格。
- 第四步：确定除必要质蕴涵项外的最简质蕴涵项（1个，有2种形式： $A \cdot \bar{B} \cdot \bar{D}$ 或 $\bar{B} \cdot C \cdot \bar{D}$ ）；求出最简蕴涵项集（最小覆盖：2个必要质蕴涵项+1个最简质蕴涵项）。
- 因此： $F(A,B,C,D) = \bar{A} \cdot C + A \cdot \bar{C} \cdot \bar{D} + A \cdot \bar{B} \cdot \bar{D}$ ；或者： $F(A,B,C,D) = \bar{A} \cdot C + A \cdot \bar{C} \cdot \bar{D} + \bar{B} \cdot C \cdot \bar{D}$ ；可见函数的最简“与-或”表达式不是唯一的。

两个答案




图 2.14 例 2.11 中函数 F 的卡诺图化简

- **例2.12：**用卡诺图法化简逻辑函数 $F(A,B,C,D) = A \cdot /C + A \cdot D + /B \cdot /C + /B \cdot D$ 的最简“或-与”表达式。

• 解：

- 第一步：画出卡诺图，如图2.15；先根据逻辑函数F的表达式标出1小方格，再标出0小方格。
- 第二步：合并卡诺图中的0小方格（卡诺圈），如图2.15。
- 第三步：根据卡诺圈，得到反函数 $/F$ 的最简“与-或”表达式： $/F(A,B,C,D) = /A \cdot B + C \cdot /D$ 。
- 第四步：对 $/F$ 取反，即可得到F的最简“或-与”表达式： $F(A,B,C,D) = (A + /B) \cdot (/C + D)$ 。





图 2.15 例 2.12 中函数 F 的卡诺图




图 2.15 例 2.12 中函数 F 的卡诺图

- **例2.13：**用卡诺图法化简逻辑函数 $F(A,B,C,D) = (/A+D) \cdot (B+/D) \cdot (A+B)$ 的最简“或-与”表达式。

• 解：

- 第一步：根据反演规则，求**F的反函数**： $/F(A,B,C,D) = A \cdot /D + /B \cdot D + /A \cdot /B$ 。
- 第二步：画出 **$/F$ 的卡诺图**，如图2.16。
- 第三步：合并卡诺图中的1小方格（**卡诺圈**），如图2.16。
- 第四步：根据卡诺圈，得到反函数 **$/F$ 的最简“与-或”表达式**： $/F(A,B,C,D) = /B + A \cdot /D$ 。
- 第五步：对 **$/F$ 取反**，即可得到**F的最简“或-与”表达式**： $F(A,B,C,D) = B \cdot (/A+D)$ 。




图 2.16 例 2.13 中反函数 $\bar{F}$ 的卡诺图




图 2.16 例 2.13 中反函数 $\bar{F}$ 的卡诺图




图 2.16 例 2.13 中反函数 $\bar{F}$ 的卡诺图

- **例2.14：**用卡诺图法化简逻辑函数 $F(A,B,C,D) = \prod M(3,4,6,7,11,12,13,14,15)$ 的最简“与-或”表达式和最简“或-与”表达式。

解：

- 第一步：画出F的卡诺图，如图2.17(a)；F为标准“或-与”表达式，对应的最大项位置填0（ M_3 、 M_4 、 M_6 、 M_7 、 M_{11} 、 M_{12} 、 M_{13} 、 M_{14} 、 M_{15} ），其他位置填1。
- 第二步：合并卡诺图中的1小方格（卡诺圈），如图2.17(b)。
- 第三步：根据卡诺圈，得函数F的最简“与-或”表达式： $F(A,B,C,D) = /B \cdot /D + /B \cdot /C + /A \cdot /C \cdot D$ 。
- 第四步：合并卡诺图中的0小方格（卡诺圈），如图2.17(c)。
- 第五步：根据卡诺圈，得到函数/F的最简“与-或”表达式： $/F(A,B,C,D) = A \cdot B + C \cdot D + B \cdot /D$ 。
- 第六步：对/F取反，即可得到函数F的最简“或-与”表达式： $F(A,B,C,D) = (/A + /B) \cdot (/C + /D) \cdot (/B + D)$ 。




图 2.17 例 2.14 中函数 F 的卡诺图

- **例2.15：**用列表法化简逻辑函数 $F(A,B,C,D) = \sum m(0,5,7,8,9,10,11,14,15)$ 。

解：

- 第一步：用二进制码表示函数F的每一个最小项，如表2.8。

例 2.15 F 的部分真值表

项号	A	B	C	D	项号	A	B	C	D	F
0	0	0	0	0	10	1	0	1	0	1
5	0	1	0	1	11	1	0	1	1	1
7	0	1	1	1	14	1	1	1	0	1
8	1	0	0	0	15	1	1	1	1	1
9	1	0	0	1						

- 第二步：找出函数F的全部质蕴涵项。

- (1) 将表2.8的9个最小项重新排列：4个变量全部为0的编为第0组，4个变量只有1个为1的编为第1组，4个变量有2个为1的编为第2组，4个变量有3个为1的编为第3组，4个变量全部为1的编为第4组；见表2.9的“(I)最小项”。


表 2.9 质蕴涵项产生表

(I) 最小项				(II) (n-1)个变量的与项				(III) (n-2)个变量的与项			
组号	m_i	ABCD	p_i	组号	$\sum m_i$	ABCD	p_i	组号	$\sum m_i$	ABCD	p_i
0	0	0000	✓	0	0,8	—000	p_5	1	8,9,10,11	10—	p_2
1	8	1000	✓	1	8,9	100—	✓	2	10,11,14,15	1—1—	p_1
	5	0101	✓		8,10	10—0	✓				
2	9	1001	✓		5,7	01—1	p_4				
	10	1010	✓	2	9,11	10—1	✓				
	7	0111	✓		10,11	101—	✓				
3	11	1011	✓		10,14	1—10	✓				
	14	1110	✓	3	7,15	—111	p_3				
	15	1111	✓		11,15	1—11	✓				
4					14,15	111—	✓				

第2章习题答案

- 2.1 假定一个电路中，指示灯F和开关A、B、C的关系为 $F = (A+B) \cdot C$ 。试画出相应电路图。

- 答：



- 2.2 用逻辑代数的公理、定理和规则证明下列表达式:

(1) $\overline{(A \cdot B + A \cdot C)} = A \cdot \overline{B} + \overline{A} \cdot \overline{C}$

(2) $A \cdot B + A \cdot \overline{B} + \overline{A} \cdot B + \overline{A} \cdot \overline{B} = 1$

(3) $A \cdot \overline{(A \cdot B \cdot C)} = A \cdot \overline{B} \cdot \overline{C} + A \cdot \overline{B} \cdot C + A \cdot B \cdot \overline{C}$

(4) $A \cdot B \cdot C + \overline{A} \cdot \overline{B} \cdot \overline{C} = \overline{(A \cdot \overline{B} + B \cdot \overline{C} + \overline{A} \cdot C)}$

- 答:

— (1) $\overline{(A \cdot B + A \cdot C)} = \overline{(A \cdot B)} \cdot \overline{(A \cdot C)} = (\overline{A} + \overline{B}) \cdot (\overline{A} + \overline{C}) = \overline{A} \cdot \overline{A} + \overline{A} \cdot \overline{C} + A \cdot \overline{B} + \overline{B} \cdot \overline{C} = A \cdot \overline{B} + \overline{A} \cdot \overline{C} + \overline{B} \cdot \overline{C} = A \cdot \overline{B} + \overline{A} \cdot \overline{C} + \overline{B} \cdot \overline{C} \cdot (A + \overline{A}) = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{C} + \overline{A} \cdot \overline{C} \cdot \overline{B} = \overline{A} \cdot \overline{B} + \overline{A} \cdot \overline{C}$

— (2) $A \cdot B + A \cdot \overline{B} + \overline{A} \cdot B + \overline{A} \cdot \overline{B} = A \cdot (B + \overline{B}) + \overline{A} \cdot (B + \overline{B}) = A + \overline{A} = 1$

— (3) $A \cdot \overline{(A \cdot B \cdot C)} = A \cdot (\overline{A} + \overline{B} + \overline{C}) = A \cdot \overline{B} + A \cdot \overline{C} = A \cdot \overline{B} \cdot (C + \overline{C}) + A \cdot (\overline{B} + B) \cdot \overline{C} = A \cdot \overline{B} \cdot C + \overline{A} \cdot \overline{B} \cdot \overline{C} + A \cdot B \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot \overline{C} = \overline{A} \cdot \overline{B} \cdot \overline{C} + A \cdot \overline{B} \cdot \overline{C} + A \cdot B \cdot \overline{C}$

— (4) $\overline{(A \cdot \overline{B} + B \cdot \overline{C} + \overline{A} \cdot C)} = \overline{(A \cdot \overline{B})} \cdot \overline{(B \cdot \overline{C})} \cdot \overline{(\overline{A} \cdot C)} = (\overline{A} + B) \cdot (\overline{B} + C) \cdot (A + \overline{C}) = (\overline{A} \cdot \overline{B} + \overline{A} \cdot C + B \cdot \overline{C}) \cdot (A + \overline{C}) = \overline{A} \cdot \overline{B} \cdot C + A \cdot B \cdot \overline{C} = A \cdot B \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot \overline{C}$

- 2.3 用真值表验证下列表达式:

(1) $A \cdot \neg B + A \cdot B = (\neg A + B) \cdot (A + B)$

(2) $(\neg A + B) \cdot (A + B) = \neg(A \cdot B) + A \cdot \neg B$

- 答:

— (1) $F1 = A \cdot \neg B + A \cdot B$ $F2 = (\neg A + B) \cdot (A + B)$ $F1 = F2$

— (2) $F3 = (\neg A + B) \cdot (A + B)$ $F4 = \neg(A \cdot B) + A \cdot \neg B$ $F3 = F4$

$F1 = A \cdot \neg B + A \cdot B$

A	B	F1
0	0	0
0	1	1
1	0	1
1	1	0

$F2 = (\neg A + B) \cdot (A + B)$

A	B	F2
0	0	0
0	1	1
1	0	1
1	1	0

$F3 = (\neg A + B) \cdot (A + B)$

A	B	F3
0	0	0
0	1	1
1	0	1
1	1	0

$F4 = \neg(A \cdot B) + A \cdot \neg B$

A	B	F4
0	0	0
0	1	1
1	0	1
1	1	0

• 2.4 利用反演规则和对偶规则求下列函数的反函数和对偶函数：

(1) $F = A \cdot B + A \cdot B$

(2) $F = (A+B) \cdot (\overline{A+C}) \cdot (C+D \cdot E) + \overline{E}$

(3) $F = (\overline{A+B}) \cdot (C+D \cdot \overline{(A \cdot C)})$

(4) $F = A[\overline{B+(C \cdot D+E)} \cdot G]$

• 答：

$F = \overline{A + B \cdot (C+D \cdot E)}$ ，则： $\overline{F} = A \cdot [B + C \cdot (D+E)]$

$F = A \cdot B + A \cdot C + C \cdot (D+E)$ ，则： $F' = (A+B) \cdot (\overline{A+C}) \cdot (C+D \cdot E)$

- **反演规则**：如果将逻辑函数F表达式中所有的“.”变成“+”，“+”变成“.”，“0”变成“1”，“1”变成“0”，原变量变成反变量（A变成 $\overline{A}$ ），反变量变成原变量（ $\overline{A}$ 变成A），并保持原函数中的运算顺序不变，则所得到的新的函数为原函数F的**反函数 $\overline{F}$** 。
- **对偶规则**：如果将逻辑函数F表达式中所有的“.”变成“+”，“+”变成“.”，“0”变成“1”，“1”变成“0”，并保持原函数中的运算顺序不变，则所得到的新的逻辑表达式称为**函数F的对偶式**，记作F'。
- (1) $F = A \cdot B + A \cdot B$ ，反函数 $\overline{F} = (\overline{A+B}) \cdot (A+B) = \overline{A \cdot B} + A \cdot B$ ，对偶函数 $F' = (A+B) \cdot (\overline{A+B}) = A \cdot B + \overline{A \cdot B}$
- (2) $F = (A+B) \cdot (\overline{A+C}) \cdot (C+D \cdot E) + \overline{E}$ ，反函数 $\overline{F} = [\overline{A \cdot B} + A \cdot C + \overline{C \cdot (D+E)}] \cdot E = \overline{A \cdot B} \cdot E + A \cdot C \cdot E + \overline{C \cdot D \cdot E}$ ，对偶函数 $F' = [A \cdot B + A \cdot C + C \cdot (D+E)] \cdot \overline{E} = A \cdot B \cdot \overline{E} + A \cdot C \cdot \overline{E} + C \cdot D \cdot \overline{E}$
- (3) $F = (\overline{A+B}) \cdot (C+D \cdot \overline{(A \cdot C)})$ ，反函数 $\overline{F} = A \cdot B + \overline{C \cdot (D+A \cdot C)} = A \cdot B + \overline{C \cdot D} + A \cdot C$ ，对偶函数 $F' = \overline{A \cdot B} + C \cdot (D + \overline{(A \cdot C)}) = \overline{A \cdot B} + C \cdot (D + \overline{A} + \overline{C}) = \overline{A \cdot B} + A \cdot C + C \cdot D$
- (4) 令 $X = (C \cdot D + E) \cdot G = C \cdot D \cdot G + E \cdot G$ ， $\overline{X} = (\overline{C \cdot D + G}) \cdot (\overline{E+G}) = \overline{C \cdot E} + \overline{C \cdot G} + D \cdot E + D \cdot G + G \cdot E + G = \overline{C \cdot E} + D \cdot E + G$ ； $F = A \cdot (\overline{B+X})$ ，反函数 $\overline{F} = A+B \cdot \overline{X} = A+B \cdot (\overline{C \cdot E} + D \cdot E + G) = A+B \cdot \overline{C \cdot E} + B \cdot D \cdot E + B \cdot G$ ，对偶函数 $F' = A + \overline{B \cdot X} = A + \overline{B \cdot C \cdot D \cdot G} + \overline{B \cdot E \cdot G}$

- 2.5 判断下列逻辑命题正误，并说明理由：

- (1) 如果 $X+Y$ 和 $X+Z$ 的逻辑值相同，那么， Y 和 Z 的逻辑值一定相同。
- (2) 如果 $X \cdot Y$ 和 $X \cdot Z$ 的逻辑值相同，那么， Y 和 Z 的逻辑值一定相同。
- (3) 如果 $X+Y$ 和 $X+Z$ 的逻辑值相同，且 $X \cdot Y$ 和 $X \cdot Z$ 的逻辑值相同，那么， Y 和 Z 的逻辑值一定相同。
- (4) 如果 $X+Y$ 和 $X \cdot Y$ 的逻辑值相同，那么， X 和 Y 的逻辑值一定相同。

- 答：

- (1) 不一定。因为，如果 $X=1$ ，则不管 Y 和 Z 是什么值， $X+Y$ 和 $X+Z$ 的逻辑值都相同。错误。
- (2) 不一定。因为，如果 $X=0$ ，则不管 Y 和 Z 是什么值， $X \cdot Y$ 和 $X \cdot Z$ 的逻辑值都相同。错误。
- (3) 一定。 $X=0$ 时， $X+Y=Y$ ， $X+Z=Z$ ，因为 $X+Y$ 和 $X+Z$ 的逻辑值相同，因此， Y 和 Z 的逻辑值相同； $X=1$ 时， $X \cdot Y=Y$ ， $X \cdot Z=Z$ ，因为， $X \cdot Y$ 和 $X \cdot Z$ 的逻辑值相同，因此， Y 和 Z 的逻辑值相同。正确。
- (4) 一定。 $X=0$ 、 $Y=0$ ，有 $X+Y=0$ 、 $X \cdot Y=0$ ； $X=0$ 、 $Y=1$ ，有 $X+Y=1$ 、 $X \cdot Y=0$ ； $X=1$ 、 $Y=0$ ，有 $X+Y=1$ 、 $X \cdot Y=0$ ； $X=1$ 、 $Y=1$ ，有 $X+Y=1$ 、 $X \cdot Y=1$ ；即 X 和 Y ，与 $X+Y$ 和 $X \cdot Y$ ，有唯一的对应关系。正确。

- 2.6 用代数化简法求下列逻辑函数的最简“与-或”表达式：

(1) $F = A \cdot B + A \cdot /B \cdot C + B \cdot C$

(2) $F = A \cdot /B + B + B \cdot C \cdot D$

(3) $F = (A+B+C) \cdot (/A+B) \cdot (A+B+/C)$

(4) $F = B \cdot C + D + /D \cdot (/B+/C) \cdot (A \cdot C + B)$

- 答：

— 利用公式： $X+X \cdot Y = X$ ； $X+/X \cdot Y = X+Y$ ； $(X+Y) \cdot (X+/Y) = X$

— (1) $F = A \cdot B + A \cdot /B \cdot C + B \cdot C = A \cdot B + A \cdot /B \cdot C + B \cdot C \cdot (A+/A) = A \cdot B + A \cdot /B \cdot C + A \cdot B \cdot C + A \cdot B \cdot C = A \cdot B + A \cdot C$

— (2) $F = A \cdot /B + B + B \cdot C \cdot D = A \cdot /B + B(1+C \cdot D) = A \cdot /B + B = A+B$

— (3) $F = (A+B+C) \cdot (/A+B) \cdot (A+B+/C) = (A+B+C) \cdot (A+B+/C) \cdot (/A+B) = (A+B) \cdot (/A+B) = B$



— (4) $F = B \cdot C + D + /D \cdot (/B+/C) \cdot (A \cdot C + B) = B \cdot C + D + (/B+/C) \cdot (A \cdot C + B) = D + B \cdot C + (/B \cdot C) \cdot (A \cdot C + B) = D + B \cdot C + A \cdot C + B = D + B + A \cdot C$

- 2.7 将下列逻辑函数表示成“最小项之和”及“最大项之积”的简写形式：

(1) $F(A,B,C,D) = B \cdot \bar{C} \cdot \bar{D} + \bar{A} \cdot B + A \cdot B \cdot \bar{C} \cdot D + B \cdot C$

(2) $F(A,B,C,D) = \bar{A} \cdot \bar{B} + A \cdot B \cdot D + B + C \cdot D$

- 答：





— (1) $F(A,B,C,D) = B \cdot \bar{C} \cdot \bar{D} + \bar{A} \cdot B + A \cdot B \cdot \bar{C} \cdot D + B \cdot C = \sum m(4,5,6,7,12,13,14,15)$
 $= \prod M(0,1,2,3,8,9,10,11)$

- 2.7 将下列逻辑函数表示成“最小项之和”及“最大项之积”的简写形式：

(1) $F(A,B,C,D) = B \cdot C \cdot D + A \cdot B + A \cdot B \cdot C \cdot D + B \cdot C$

(2) $F(A,B,C,D) = \neg(\neg A \cdot \neg B + A \cdot B \cdot D) + B + C \cdot D$

答：



— (2) $F(A,B,C,D) = \neg(\neg A \cdot \neg B + A \cdot B \cdot D) + B + C \cdot D = \neg(\neg A \cdot \neg B) \cdot \neg(A \cdot B \cdot D) + B + C \cdot D = (A+B) \cdot (\neg A + \neg B + \neg D) + B + C \cdot D$
 $= A \cdot \neg B + A \cdot \neg D + A \cdot B \cdot \neg D + B + C \cdot D = B + A \cdot \neg B + A \cdot \neg D + C \cdot D = \sum m(3,4,5,6,7,8,9,10,11,12,13,14,15)$
 $= \prod M(0,1,2)$


- 2.8 用卡诺图化简法求出下列逻辑函数的最简“与-或”表达式和最简“或-与”表达式：

(1) $F(A,B,C,D) = \bar{A} \cdot \bar{B} + \bar{A} \cdot \bar{C} \cdot D + A \cdot C + B \cdot \bar{C}$

(2) $F(A,B,C,D) = B \cdot C + D + \bar{D} \cdot (\bar{B} + C) \cdot (A \cdot D + B)$

(3) $F(A,B,C,D) = M(2,4,6,10,11,12,13,14,15)$

答：



— (1) $F(A,B,C,D) = \bar{A} \cdot \bar{B} + \bar{A} \cdot \bar{C} \cdot D + A \cdot C + B \cdot \bar{C} = \bar{A} \cdot \bar{B} + A \cdot C + B \cdot \bar{C}$

$\bar{F}(A,B,C,D) = \bar{A} \cdot B \cdot C + A \cdot \bar{B} \cdot \bar{C}$

$F(A,B,C,D) = (A + \bar{B} + \bar{C}) \cdot (\bar{A} + B + C)$



- 2.8 用卡诺图化简法求出下列逻辑函数的最简“与-或”表达式和最简“或-与”表达式：

(1) $F(A,B,C,D) = \bar{A} \cdot \bar{B} + \bar{A} \cdot \bar{C} \cdot D + A \cdot C + B \cdot \bar{C}$

(2) $F(A,B,C,D) = B \cdot C + D + \bar{D} \cdot (\bar{B} + \bar{C}) \cdot (A \cdot D + B)$

(3) $F(A,B,C,D) = M(2,4,6,10,11,12,13,14,15)$

- 答：



- (2) $F(A,B,C,D) = B \cdot C + D + \bar{D} \cdot (\bar{B} + \bar{C}) \cdot (A \cdot D + B) = D + B \cdot C + B \cdot \bar{C} \cdot \bar{D} = B + D$
 $F(A,B,C,D) = B + D$ 同时也是最简“或-与”表达式



- 2.8 用卡诺图化简法求出下列逻辑函数的最简“与-或”表达式和最简“或-与”表达式：

(1) $F(A,B,C,D) = /A \cdot /B + /A \cdot /C \cdot D + A \cdot C + B \cdot /C$

(2) $F(A,B,C,D) = B \cdot C + D + /D \cdot (/B + /C) \cdot (A \cdot D + B)$

(3) $F(A,B,C,D) = M(2,4,6,10,11,12,13,14,15)$

答：



— (3) $F(A,B,C,D) = M(2,4,6,10,11,12,13,14,15) = A \cdot B + A \cdot C + B \cdot /D + C \cdot /D$
 $/F(A,B,C,D) = /B \cdot /C + /A \cdot D \quad F(A,B,C,D) = (B+C) \cdot (A+/D)$

- 2.9 用卡诺图判断函数F和G之间的关系:

(1) $F(A,B,C,D) = /B \cdot /D + /A \cdot /D + /C \cdot /D + A \cdot C \cdot /D$



$G(A,B,C,D) = /B \cdot D + C \cdot D + /A \cdot /C \cdot D + A \cdot B \cdot D$

(2) $F(A,B,C) = (A \cdot /B + /A \cdot B) \cdot /C + (/A \cdot /B + /A \cdot B) \cdot C$

$G(A,B,C) = / (A \cdot B + B \cdot C + A \cdot C) (A + B + C) + A \cdot B \cdot C$

答:

(1) $F(A,B,C,D) = /B \cdot /D + /A \cdot /D + /C \cdot /D + A \cdot C \cdot /D$; $G(A,B,C,D) = /B \cdot D + C \cdot D + /A \cdot /C \cdot D + A \cdot B \cdot D$; 根据下图, 可知: $F(A,B,C,D) = /G(A,B,C,D)$



- 2.9 用卡诺图判断函数F和G之间的关系:

(1) $F(A,B,C,D) = \overline{B} \cdot \overline{D} + \overline{A} \cdot \overline{D} + \overline{C} \cdot \overline{D} + A \cdot C \cdot \overline{D}$

$G(A,B,C,D) = \overline{B} \cdot D + C \cdot D + \overline{A} \cdot \overline{C} \cdot D + A \cdot B \cdot D$

(2) $F(A,B,C) = (\overline{A} \cdot \overline{B} + \overline{A} \cdot B) \cdot \overline{C} + (\overline{A} \cdot \overline{B} + \overline{A} \cdot B) \cdot C$

$G(A,B,C) = \overline{(A \cdot B + B \cdot C + A \cdot C)}(A + B + C) + A \cdot B \cdot C$

答:

(2) $F(A,B,C) = (\overline{A} \cdot \overline{B} + \overline{A} \cdot B) \cdot \overline{C} + (\overline{A} \cdot \overline{B} + \overline{A} \cdot B) \cdot C = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot B \cdot \overline{C} + A \cdot B \cdot C + \overline{A} \cdot \overline{B} \cdot C$; $G(A,B,C) = \overline{(A \cdot B + B \cdot C + A \cdot C)}(A + B + C) + A \cdot B \cdot C = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot B \cdot \overline{C} + A \cdot B \cdot C + \overline{A} \cdot \overline{B} \cdot C$; 可知: $F(A,B,C) = G(A,B,C)$

C \ AB		A			
		00	01	11	10
C	0	m ₀	m ₂	m ₆	m ₄
	1	m ₁	m ₃	m ₇	m ₅
		B			

C \ AB		A			
		00	01	11	10
C	0	m ₀	●	m ₆	●
	1	●	m ₃	●	m ₅
		B			

C \ AB		A			
		00	01	11	10
C	0	m ₀	●	m ₆	●
	1	●	m ₃	●	m ₅
		B			

- 2.10 某函数的卡诺图如图2.18所示，请回答如下问题：
 - 若 $b=/a$ ，则当 a 取何值时能得到最简的“与-或”表达式？
 - 若 a 、 b 均任意，则 a 和 b 各取何值时能得到最简的“与-或”表达式？

AB \ CD	00	01	11	10
00	1		b	1
01	1		1	1
11				
10	1	1	1	a

图 2.18 卡诺图

答：

— (1)

- $a=0$ 时， $b=1$ ，则得到下面①的卡诺图；该函数的最简式=2个2变量与项+1个3变量与项+1个4变量与项。
 - $a=1$ 时， $b=0$ ，则得到下面②的卡诺图；该函数的最简式=2个2变量与项+1个4变量与项。
- 因此， $a=1$ 时，能得到最简的“与-或”表达式。

AB \ CD	00	01	11	10
00	1		1	1
01	1		1	1
11				
10	1	1	1	

图 2.18 卡诺图

AB \ CD	00	01	11	10
00			1	
01				
11				
10			1	

图 2.18 卡诺图

AB \ CD	00	01	11	10
00	1			1
01	1		1	1
11				
10	1	1	1	1

图 2.18 卡诺图

AB \ CD	00	01	11	10
00				
01			1	
11				
10				

图 2.18 卡诺图

①

②

• 2.10 某函数的卡诺图如图2.18所示，请回答如下问题：

(1) 若 $b=1/a$ ，则当 a 取何值时能得到最简的“与-或”表达式？

(2) 若 a 、 b 均任意，则 a 和 b 各取何值时能得到最简的“与-或”表达式？

AB \ CD	00	01	11	10
00	1		b	1
01	1		1	1
11				
10	1	1	1	a

图 2.18 卡诺图

• 答：

— (2)

- $a=0$ 、 $b=0$ 时，则得到下面①的卡诺图；该函数的最简式=1个2变量与项+1个3变量与项+2个4变量与项。
 - $a=0$ 、 $b=1$ 时，则得到下面②的卡诺图；该函数的最简式=2个2变量与项+1个3变量与项+1个4变量与项。
 - $a=1$ 、 $b=0$ 时，则得到下面③的卡诺图；该函数的最简式=2个2变量与项+1个4变量与项。
 - $a=1$ 、 $b=1$ 时，则得到下面④的卡诺图；该函数的最简式=3个2变量与项。
- 因此， $a=1$ 、 $b=1$ 时，能得到最简的“与-或”表达式。

AB \ CD	00	01	11	10
00	1			1
01	1		1	1
11				
10	1	1	1	

图 2.18 卡诺图

①

AB \ CD	00	01	11	10
00	1			1
01	1		1	1
11				
10	1	1	1	

图 2.18 卡诺图

②

AB \ CD	00	01	11	10
00	1		1	1
01	1		1	1
11				
10	1	1	1	

图 2.18 卡诺图

AB \ CD	00	01	11	10
00	1			1
01	1		1	1
11				
10	1	1	1	

图 2.18 卡诺图

③

AB \ CD	00	01	11	10
00	1			1
01	1		1	1
11				
10	1	1	1	1

图 2.18 卡诺图

AB \ CD	00	01	11	10
00	1			1
01	1		1	1
11				
10	1	1	1	

图 2.18 卡诺图

AB \ CD	00	01	11	10
00	1		1	1
01	1		1	1
11				
10	1	1	1	1

图 2.18 卡诺图

AB \ CD	00	01	11	10
00	1			1
01	1		1	1
11				
10	1	1	1	

图 2.18 卡诺图

④

- 2.11 用列表法化简逻辑函数： $F(A,B,C,D) = \sum m(0,2,3,5,7,8,10,11,13,15)$ 。

• 答：

- 第一步：用二进制码表示函数的每一个最小项（表1）。

表1 二进制码表示的函数F的最小项

项号	A	B	C	D		项号	A	B	C	D	F
0	0	0	0	0	1	8	1	0	0	0	1
2	0	0	1	0	1	10	1	0	1	0	1
3	0	0	1	1	1	11	1	0	1	1	1
5	0	1	0	1	1	13	1	1	0	1	1
7	0	1	1	1	1	15	1	1	1	1	1

第3章 集成门电路与触发器

- 3.1 数字集成电路的分类
- 3.2 半导体器件的开关特性
- 3.3 逻辑门电路
- 3.4 触发器

第3章主要内容


- 集成电路的**分类**:

- 根据采用的半导体器件分类: 双极型集成电路 (TTL、ECL、I²L) ; 单极型集成电路 (PMOS、NMOS、CMOS) 。
- 根据集成规模的大小分类: SSI、MSI、LSI、VLSI。
- 根据设计方法和功能定义分类: 非用户定制电路 (标准集成电路) ; 全用户定制电路 (ASIC) ; 半用户定制电路 (PLD) 。

- 晶体**二极管**: 由1个PN结构成。

- 晶体二极管的**开关特性**:


- 静态开关特性 (导通状态、截止状态) 。
- 动态开关特性 (反向恢复时间、开通时间) 。



- 晶体**三极管**: 由2个PN结构成, 共用的1个电极称为基极 (b), 其他的2个电极分别是集电极 (c) 和发射极 (e) 。

- 晶体三极管的**开关特性**:

- 静态开关特性 (截止状态、放大状态、饱和状态) 。
- 动态开关特性 (开通时间、关闭时间) 。



- 简单逻辑门电路：

- ① 与门：采用2个二极管和1个电阻实现。
- ② 或门：采用2个二极管和1个电阻实现。
- ③ 非门：采用1个三极管和3个电阻实现。

- TTL集成逻辑门电路：

- ① TTL与非门：3输入TTL与非门电路由4个二极管（D1、D2、D3、D4）、4个晶体管（T1、T2、T3、T4）、4个电阻（R1、R2、R3、R4）组成。TTL与非门集成电路芯片：7400、7410、7420。
- ② TTL非门：由1个二极管、4个三极管、4个电阻构成。
- ③ TTL或非门：2输入TTL或非门由1个二极管、6个三极管、4个电阻构成。
- ④ TTL与或非门：2-2输入TTL与或非门由1个二极管、6个晶体管、5个电阻构成。
- ⑤ TTL异或门：7486芯片（4个2输入异或门）。
- ⑥ TTL与门：7411芯片（3个3输入与门）。
- ⑦ TTL或门：7432芯片（4个2输入或门）。

- 两种特殊的门电路：

- ① 集电极开路与非门（oc门）：可以实现“线与”逻辑，还可以实现电平转换。
- ② 三态输出门（三态门，TS门）：有高电平、低电平、高阻状态等三种状态。用三态门可以构成单向数据传输总线、双向数据传输总线。

- **MOS晶体管有3个电极**：栅极（G）、漏极（D）、源极（S），由栅极电压控制漏源电流。
- **MOS晶体管有3个工作状态**：截止状态、非饱和状态、饱和状态。
- **CMOS集成逻辑门电路**：
 - ① **CMOS反相器**：由一个P沟道增强型MOS管TP和一个N沟道增强型MOS管TN串联组成。
 - ② **CMOS与非门**：2输入CMOS与非门由两个串联的NMOS管和两个并联的PMOS管构成。
 - ③ **CMOS或非门**：2输入CMOS或非门由两个并联的NMOS管和两个串联的PMOS管构成。
 - ④ **CMOS三态门**：CMOS三态非门是在CMOS反相器的基础上，增加了控制电路。
 - ⑤ **CMOS传输门**：由一个NMOS管和一个PMOS管并接构成。
- **正逻辑和负逻辑**：
 - **正逻辑**：高电平表示逻辑1，低电平表示逻辑0。
 - **负逻辑**：高电平表示逻辑0，低电平表示逻辑1。
 - 即若将一个逻辑门的输出和所有输入都反向，则正逻辑变为负逻辑。

- **触发器**是一种具有记忆功能的电子器件，触发器是存储一位二进制信息的理想器件。
- **触发器的3个特点：**
 - ① 有两个互补的输出端Q和/Q。
 - ② 有两个稳定状态：Q=1、/Q=0时，称为“1”状态；Q=0、/Q=1时，称为“0”状态。当输入信号不发生变化时，触发器状态稳定不变。
 - ③ 在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态；输入信号撤销后，保持新的状态不变。
- 触发器可以分为**4种类型**：R-S触发器、D触发器、J-K触发器、T触发器。
- **基本R-S触发器（Reset，Set）**：可以用2个**与非门**构成，也可以用2个**或非门**构成。
- **钟控触发器**：具有时钟脉冲（CP，Clock Pulse）控制端的触发器称为时钟控制触发器，简称钟控触发器，也称定时触发器。
- **简单结构的钟控触发器：**
 - ① 钟控R-S触发器。
 - ② 钟控D触发器（只有1个输入端）。
 - ③ 钟控J-K触发器（具有翻转功能）。
 - ④ 钟控T触发器（只有1个输入端，具有翻转功能）。
- **电位触发方式**：简单结构钟控触发器的状态转移是被控制在一个约定的时间间隔内，而不是控制在某一时刻进行；触发器的这种控制方式称为电位触发方式。
- **“空翻”现象**：电位触发方式的钟控触发器可能会出现“空翻”现象（在同一个时钟脉冲作用期间，触发器的状态会发生两次或两次以上的变化。原因是：同一个时钟脉冲作用期间，CP一直是1，只要输入发生变化，输出就可能发生变化）。

- 主从钟控触发器：

- ① **主从R-S触发器**：主从R-S触发器的状态变化发生在CP由1变为0的时刻（下降沿触发），其他时刻触发器状态保持不变，从而克服了“空翻”现象。
- ② **主从J-K触发器**：是对主从R-S触发器稍加修改后得到的，也克服了“空翻”现象。主从J-K触发器存在“一次翻转”现象：所谓“一次翻转”是指在时钟脉冲作用（CP=1）期间，主触发器的状态只能根据输入信号的变化改变一次。

X “一次翻转”现象

- 维持-阻塞钟控触发器：

- 维持-阻塞钟控触发器是一种广泛使用的**边沿触发器**（边沿触发器：仅仅在时钟脉冲CP的上升沿或下降沿时刻响应输入信号，从而大大提高了触发器的抗干扰能力）。
- **维持-阻塞D触发器**：维持-阻塞D触发器不仅克服了“空翻”现象，而且由于是边沿触发，抗干扰能力强，因而应用十分广泛。

第3章习题答案

- 3.1 根据所采用的半导体器件不同，集成电路可分为哪两大类？各自的主要优缺点是什么？
- 答：
 - 根据所采用的半导体器件不同，集成电路分为：双极型集成电路和单极型集成电路（也称MOS型集成电路）。
 - 双极型集成电路的优点是速度快、负载能力强，缺点是功耗较大、结构较复杂。
 - MOS型集成电路的优点是结构简单、制造方便、集成度高、功耗低，缺点是速度慢。

- 3.2 简述晶体二极管的静态特性？

- 答：

- 二极管的静态开关特性是指二极管处在导通和截止两种稳定状态下的特性。包括：
 - （1）**正向特性**：当外加电压（ v_D ）小于阈值电压（ V_{TH} ）时，二极管处于截止状态，此时电阻很大，电流 i_D 接近0。当外加电压超过阈值电压，达到一定值（ V_F ，导通电压）时，二极管处于充分导通状态，此时电阻很小，电流 i_D 急剧增加。
 - （2）**反向特性**：当外加反向电压在一定数值范围内时（称为反向截止电压 $V_R=0 \sim V_{BR}$ ），反向电阻很大，反向电流 I_S （也称为反向饱和电流）很小，二极管处于截止状态。当反向电压超过 V_{BR} （反向击穿电压）时，反向电流突然猛增，二极管被击穿。

- **3.3 晶体二极管的开关速度主要取决于什么？**

- **答：**

- 晶体二极管的动态开关特性包括反向恢复时间和开通时间。
- 通常，二极管的开通时间很短，对开关速度影响很小，相对反向恢复时间而言，可以忽略不计。
- 因此，简述晶体二极管的开关速度主要取决于**反向恢复时间**。

- 3.4 数字电路中，晶体三极管一般工作在什么状态下？
- 答：
 - 晶体三极管有截止、放大、饱和等3种工作状态。
 - 在数字逻辑电路中，晶体三极管被作为开关元件，一般工作在饱和与截止两种状态。

- 3.5 晶体三极管的开关速度取决于哪些因素？

- 答：

- 晶体三极管的开关速度主要取决于**开通时间**（三极管从截止到饱和导通所需的时间称为开通时间）和**关闭时间**（三极管从饱和导通到截止所需的时间称为关闭时间）。

- **3.6 TTL与非门有哪些主要性能参数？**

- **答：**

- ① 输出高电平：指与非门的输入至少有一个接低电平时的输出电平。
- ② 输出低电平：指与非门的输入全为高电平时的输出电平。
- ③ 开门电平：指确保与非门输出为低电平时，所允许的最小输入高电平。
- ④ 关门电平：指确保与非门输出为高电平时，所允许的最大输入低电平。
- ⑤ 扇入系数：指与非门允许的输入端数目。
- ⑥ 扇出系数：指与非门的输出端连接同类门的最多个数，它反映了与非门的带负载能力。根据负载电流的流向，可以将负载分为“灌电流负载”（指负载电流从外接电路流入与非门）和“拉电流负载”（指负载电流从与非门流向外接电路）。通常带灌电流负载的数目和带拉电流负载的数目是不相等的，扇出系数常取两者中的最小值。
- ⑦ 输入短路电流：指当与非门的一个或多个输入端接低电平，而其余输入接高电平或悬空时，流向低电平输入端的电流。
- ⑧ 输入漏电流：指某一输入端接高电平，而其它输入端接低电平时，流入高电平输入端的电流，又称为高电平输入电流。
- ⑨ 平均传输延迟时间：指一个矩形波信号从与非门输入端传到与非门输出端（反向输出）所延迟的时间。
- ⑩ 平均功耗。与非门的功耗是指在空载条件下工作时所消耗的电功率，包括空载导通功耗和空载截止功耗。平均功耗为空载导通功耗和空载截止功耗的平均值。

• 3.7 OC门和TS门的结构与一般TTL与非门有何不同？各有何主要应用？

• 答：

- 传统的推拉式输出结构的**TTL与非门**（图3.11），是不能将两个门的输出端直接并接使用的，因为这样会导致逻辑门的损坏（图3.21）。
- **OC门**（Open Collector，集电极开路门，图3.22）将一般TTL与非门中的 T_3 、 D_4 去掉，令 T_4 的集电极悬空，从而将一般TTL与非门电路的推拉式输出级改为三极管集电极开路输出，使用时通过外接负载电阻 R_L 和电源 V_{CC} 令其正常工作。只要电阻 R_L 和电源 V_{CC} 选择适当，就能既保证输出的高低电平正常，又能使流过输出级的电流不致过大。




图 3.11 典型的 TTL 与非门电路及逻辑符号




图 3.21 两个 TTL 与非门输出端直接并接使用的情况





图 3.22 集电极开路与非门的电路结构和逻辑符号

- **TS门**（**Three State**，三态门，图3.25）有3种输出状态：输出**高电平**、输出**低电平**、**高阻状态**，前两种状态为工作状态，后一种状态为禁止状态。当使能控制端**EN=1**时，输出 **$F=A \cdot B$** ，输出为高电平或低电平，与一般的与非门功能一样。当使能控制端**EN=0**时，输出**F被悬空**，输出处于高阻状态。





- 将两个**OC与非门**的输出端直接并接使用，可以实现“**线与**”逻辑；**OC与非门**还可以实现**电平转换**。
- 用**TS门**可以构成**单向数据传输总线**，也可以构成的**双向数据传输总线**（可以实现数据的分时双向传送）。

- **3.8** 图3.60(a)所示为三态门组成的总线换向开关电路，其中，**A**、**B**为信号输入端，分别送两个频率不同的信号；**EN**为换向控制端，输入信号和控制电平波形如图(b)所示。试画出 Y_1 、 Y_2 的波形。

• 答：

- **EN=0**，第①、③个三态门处于工作状态，第②、④个三态门处于高阻状态。因此， $Y_1=/A$ ， $Y_2=/B$ 。
- **EN=1**，第②、④个三态门处于工作状态，第①、③个三态门处于高阻状态。因此， $Y_1=/B$ ， $Y_2=/A$ 。



(b)




图 3.60 逻辑电路及有关信号波形

- **3.9** 有两个相同型号的TTL与非门，对它们进行测试的结果如下：（1）甲的开门电平为**1.4V**，乙的开门电平为**1.5V**。（2）甲的关门电平为**1.0V**，乙的关门电平为**0.9V**。试问在输入相同高电平时，哪个抗干扰能力强？在输入相同低电平时，哪个抗干扰能力强？
- 答：
 - 开门电平是指确保与非门输出为低电平时，所允许的最小输入高电平。显然，**开门电平越小抗干扰能力越强**。
 - 关门电平是指确保与非门输出为高电平时，所允许的最大输入低电平。显然，**关门电平越大抗干扰能力越强**。
 - 在输入相同高电平时，甲的开门电平比乙的开门电平低。因此，**甲的抗干扰能力比乙强**。
 - 在输入相同低电平时，甲的关门电平比乙的关门电平高。因此，**甲的抗干扰能力比乙强**。

• **3.10 试画出实现如下功能的CMOS电路图：**

(1) $F = \overline{A \cdot B \cdot C}$

(2) $F = A + B$



(3) $F = \overline{A \cdot B + C \cdot D}$

• 答：

- (1) **3输入CMOS与非门**由3个串联的NMOS管 (T_{N1} 、 T_{N2} 、 T_{N3}) 和3个并联的PMOS管 (T_{P1} 、 T_{P2} 、 T_{P3}) 构成： $F = \overline{A \cdot B \cdot C}$ 。


• A、B、C均为高电平时，3个NMOS管均导通，3个PMOS管均截止。因此，输出F=低电平。

• A、B、C有低电平时，3个NMOS管至少有1个截止，3个PMOS管至少有1个导通。因此，输出F=高电平。



P沟道MOS管

G=高电平，截止
G=低电平，导通



N沟道MOS管

G=高电平，导通
G=低电平，截止


— (2) **2输入CMOS或非门**由2输入CMOS或非门和CMOS反相器构成: $F' = \neg(A+B)$, $F = \neg F' = A+B$ 。

- **2输入CMOS或非门:**

- 当输入端A、B均为低电平时, T_{N1} 和 T_{N2} 截止, T_{P1} 和 T_{P2} 导通。因此, 输出端F'为高电平。
- 当输入端A、B有高电平时, T_{N1} 和 T_{N2} 至少有一个导通, T_{P1} 和 T_{P2} 至少有一个截止。因此, 输出端F'为低电平。


- **CMOS反相器:**

- 当F'为高电平时, T_{N3} 导通, T_{P3} 截止, 电路工作在导通状态。因此, 输出端F为低电平。
- 当F'为低电平时, T_{N3} 截止, T_{P3} 导通, 电路工作在截止状态。因此, 输出端F为高电平。




P沟道MOS管

G=高电平, 截止
G=低电平, 导通



N沟道MOS管

G=高电平, 导通
G=低电平, 截止




2输入CMOS或非门

CMOS反相器


— (3) **2-2输入CMOS与或非门**由4个PMOS管和4NMOS管构成： $F=/(A \cdot B + C \cdot D)$ 。

- 当输入端A和B有低电平 (T_{N1} 、 T_{N2} 至少有1个截止， T_{P1} 、 T_{P2} 至少有1个导通)，并且输入端C和D有低电平 (T_{N3} 、 T_{N4} 至少有1个截止， T_{P3} 、 T_{P4} 至少有1个导通)；输出端F为高电平。
- 当输入端A和B均为高电平 (T_{N1} 、 T_{N2} 都导通， T_{P1} 、 T_{P2} 都截止)；输出端F为低电平。
- 当输入端C和D均为高电平 (T_{N3} 、 T_{N4} 都导通， T_{P3} 、 T_{P4} 都截止)；输出端F为低电平。
- 当输入端A和B均为高电平 (T_{N1} 、 T_{N2} 都导通， T_{P1} 、 T_{P2} 都截止)，并且输入端C和D均为高电平 (T_{N3} 、 T_{N4} 都导通， T_{P3} 、 T_{P4} 都截止)；输出端F为低电平。




P沟道MOS管

G=高电平，截止
G=低电平，导通



N沟道MOS管

G=高电平，导通
G=低电平，截止



- **3.11 试指出下列5种逻辑门中哪几种门的输出可以并联使用：**

- (1)TTL集电极开路门；
- (2)采用推拉式输出的一般TTL与非门；
- (3)TTL三态输出门；
- (4)普通CMOS门；
- (5)CMOS三态输出门。

- **答：**

- 可以**并联使用**：(1)TTL集电极开路门；(3)TTL三态输出门；(5)CMOS三态输出门。
- **不可以**并联使用：(2)采用推拉式输出的一般TTL与非门；(4)普通CMOS门。

- **3.12 用与非门构成的基本R-S触发器和用或非门构成的基本R-S触发器在逻辑功能上有什么区别？**
- **答：**
 - 用**与非门**构成的基本R-S触发器的**逻辑功能**如表3.13所示。**次态方程**： $Q^{n+1} = \overline{S + R \cdot Q}$ （约束方程： $R + S = 1$ ）。
 - 用**或非门**构成的基本R-S触发器的**逻辑功能**如表3.16所示。**次态方程**： $Q^{n+1} = S + \overline{R \cdot Q}$ （约束方程： $R \cdot S = 0$ ）。
 - 可见，如果将用与非门构成的基本R-S触发器的输入取反，则就变为用或非门构成的基本R-S触发器。这也就是为什么用与非门构成的基本R-S触发器的逻辑符号的R、S端有**两个圆圈**的原因。

表 3.13 与非门构成的基本
R-S 触发器功能表

R	S	Q^{n+1}	功能说明
0	0	d	不定
0	1	0	置 0
1	0	1	置 1
1	1	Q	不变





表 3.16 或非门构成的基本
R-S 触发器功能表

R	S	Q^{n+1}	功能说明
0	0	Q	不变
0	1	1	置 1
1	0	0	置 0
1	1	d	不定



- 3.13 在图3.61(a)所示的D触发器电路中，若输入端D的波形如图3.61(b)所示，试画出输出端Q的波形（设触发器初态为0）。





图 3.61 逻辑电路及有关波形

• 答:

– (1) 定义坐标:




– (2) 定义Logisim中的函数发生器:

Selection: Programmable Generator	
Facing	East
Number Of States	3
Label	
Label Location	West
Label Font	Dialog Plain 12
Label Color	#000000
Contents	(click to edit)

Programmable Generator




	High Duration (Ticks)	Low Duration (Ticks)
1	8	8
2	4	8
3	4	50

Save Clear Contents





50

- (3) 在Logisim中设计D触发器电路及仿真电路：





习题3.13的D触发器


- （4）按**Ctrl+K**启动仿真（波形在移动），再按**Ctrl+R**复位仿真，观看**CP**和**D**的波形是不是与下面的一样？如是，则按**Ctrl+K**停止仿真；此时将得到**D**触发器输出端**Q**的波形：




- (5) 教材图3.45钟控D触发器输出端Q的波形（与习题3.13的结果一样）：



教材图3.45的钟控D触发器



教材图3.45的钟控D触发器的仿真结果



习题3.13的D触发器的仿真结果

- 3.14 已知输入信号A和B的波形如图3.62(a)所示，试画出图3.62(b)、(c)中两个触发器Q端的输出波形，设触发器初态为0。





图 3.62 信号波形及电路

• 答:

– (1) 定义坐标:




– (2) 定义Logisim中的函数发生器：




Selection: Programmable Generator	
Facing	East
Number Of States	4
Label	
Label Location	West
Label Font	Dialog Plain 12
Label Color	#000000
Contents	(click to edit)

	High Duration (Ticks)	Low Duration (Ticks)
1	8	8
2	8	8
3	8	8
4	8	30



Save Clear Contents





- (3) 在Logisim中设计图3.62(b)的D触发器电路及仿真电路：



— (4) 得到图3.62(b)的D触发器输出端Q的波形:



- (5) 在Logisim中设计图3.62(c)的T触发器电路及仿真电路：



— (6) 得到图3.62(c)的T触发器输出端Q的波形:





图 3.62 信号波形及电路



- 3.15 设图3.63(a)所示电路中的触发器为J-K触发器，其初始状态 $Q_1=Q_2=0$ ，输入信号及CP端的波形如图3.63(b)所示，试画出 Q_1 、 Q_2 的波形图。





图 3.63 逻辑电路及有关波形

• 答:

– (1) 定义坐标:




– (2) 定义Logisim中的函数发生器：

Selection: Programmable Generator	
Facing	East
Number Of States	3
Label	
Label Location	West
Label Font	Dialog Plain 12
Label Color	#000000
Contents	(click to edit)




	High Duration (Ticks)	Low Duration (Ticks)
1	4	12
2	12	12
3	40	12

Save Clear Contents




12

- (3) 在Logisim中设计图3.63(a)的J-K触发器电路及仿真电路：



— (4) 得到图3.63(a)的J-K触发器输出端Q1和Q2的波形:



第4章 组合逻辑电路

- 4.1 组合逻辑电路分析
- 4.2 组合逻辑电路设计
- 4.3 组合逻辑电路的险象


第4章主要内容

- **组合逻辑电路**是指电路在任何时刻产生的稳定输出值，仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。
- 组合逻辑电路的**特点**:
 - ① 由逻辑门电路组成，不包含任何记忆元件；
 - ② 信号是单向传输的，不存在任何反馈回路。
- 组合逻辑电路**分析**的一般**步骤**:
 - ① 根据逻辑电路图写出输出函数表达式；
 - ② 化简输出函数表达式（见第2章的“2.4 逻辑函数化简”）；
 - ③ 列出输出函数真值表；
 - ④ 功能评述。
- 组合逻辑电路**设计**（逻辑**综合**）的一般**步骤**:
 - ① 建立给定问题的逻辑描述（建立逻辑表达式的方法有两种：**真值表法**、**分析法**）；
 - ② 求出逻辑函数的最简表达式；
 - ③ 选择逻辑门类型并进行逻辑函数变换；
 - ④ 画出逻辑电路图。

• 设计中几个实际问题的处理：




- 1、**包含无关条件**的组合逻辑电路设计：实际问题中，有一些输入变量的取值组合是不会出现的；或者有一些输入变量的取值组合，其对应的输出值并不关心。通常将这类问题称为包含无关条件的逻辑问题，与这些输入取值组合对应的最小项称为无关最小项（**无关项**、任意项，d），描述这类问题的逻辑函数称为包含无关条件的逻辑函数。

没有利用无关项： $F = A \cdot B \cdot D + A \cdot B \cdot C / D + A \cdot B \cdot C \cdot D$






利用无关项：在卡诺图法化简时，将无关项画到卡诺圈中，这样可以使逻辑公式更简单； $F = A \cdot B + A \cdot D + B \cdot C \cdot D$

- 2、**多输出函数**的组合逻辑电路设计：设计多输出函数（多个输出）的组合逻辑电路时，因为各输出函数之间往往存在相互联系，因此应该将它们作为一个整体考虑，而不应该将其截然分开。关键是在函数化简时，要**找出各输出函数的共用项**，以便在逻辑电路中实现对逻辑门的共享，从而使电路整体结构最简。





分开设计



整体设计：找出共用项，这样使电路更简单

- 3、**无反变量提供**的组合逻辑电路设计：有一些输出函数的逻辑表达式中含有输入变量的反变量，如果采用非门来实现反变量，则会增加电路的复杂性。可以通过逻辑公式变换的方式，在**不需要非门的情况下**，实现这种逻辑电路。


有非门的电路： $F = /A \cdot B + B \cdot /C + A \cdot /B \cdot C + A \cdot C \cdot /D$




通过逻辑公式变换，**不需要非门**的电路； $F = /(B \cdot /(A \cdot C)) + /(A \cdot C \cdot (B \cdot D))$

• 组合逻辑电路的险象：

- 在实际逻辑电路中，信号经过同一电路中的不同路径所产生的时延通常是不一样的，即输入信号经过不同路径到达输出端的时间有先后，这种现象称为**竞争现象**。
- 由于电路中存在竞争现象，使得输入信号的变化可能引起输出信号出现非预期的错误输出，这个现象称为**险象**。险象包括“0”型险象和“1”型险象。
- 通常将不产生错误输出的竞争称为**非临界竞争**，而导致错误输出的竞争称为**临界竞争**。



“0”型险象



“1”型险象

• 险象的判断方法：

- **1、代数法：**如果逻辑函数表达式中有某个变量的原变量（ x ）和反变量（ $\bar{x}$ ），则通过消去逻辑函数表达式中的其他变量，再看逻辑函数表达式是否会变为“ $x+\bar{x}$ ”或者“ $x\cdot\bar{x}$ ”的形式，若是，则说明该逻辑函数电路可能会产生险象。
- **2、卡诺图法：**当逻辑函数采用“与-或”表达式时，如果卡诺图中的两个卡诺圈存在“**相切**”关系，则该电路可能产生险象。




图 4.22 卡诺图

- 消除险象的方法有3种：

- 1、用**增加冗余项**的方法消除险象：在逻辑函数表达式中，“或”上多余的与项，或者“与”上多余的或项，使逻辑函数不可能在某种条件下变成“ $X+/X$ ”或“ $X\cdot/X$ ”的形式，从而消除可能产生的险象。

存在险象的逻辑函数： $F = /A\cdot C + B\cdot /C\cdot D + A\cdot /B\cdot /C$

冗余项： $/A\cdot B\cdot D$ 、 $A\cdot /C\cdot D$

增加冗余项后的逻辑函数： $F = /A\cdot C + B\cdot /C\cdot D + A\cdot /B\cdot /C + /A\cdot B\cdot D + A\cdot /C\cdot D$

- 2、**增加惯性延时环节**：通常采用RC电路作为惯性延时环节，RC电路的时间常数（ $\tau = RC$ ）要求大于毛刺（尖脉冲）的宽度。当然 τ 也不能太大，否则会使正常的输出信号产生不允许的畸变。




图 4.25 惯性延时环节

- 3、**选通法**：利用选通脉冲的作用，从时间上加以控制，以避免险象脉冲。选通法不需要增加任何器件。




图 4.26 用选通法避开险象原理图

• **例4.1 分析图4.2(a)所示组合逻辑电路。**

• **解：**

— 1、根据逻辑电路图写出输出函数表达式：

- $P_1 = \neg A$
- $P_2 = B + C$
- $P_3 = \neg(B \cdot C)$
- $P_4 = \neg(P_1 \cdot P_2) = \neg(\neg A \cdot (B + C))$
- $P_5 = \neg(A \cdot P_3) = \neg(A \cdot \neg(B \cdot C))$
- $F = \neg(P_4 \cdot P_5) = \neg(\neg(\neg A \cdot (B + C)) \cdot \neg(A \cdot \neg(B \cdot C)))$

— 2、化简输出函数表达式（采用代数化简法）：

- $F = \neg(\neg(\neg A \cdot (B + C)) \cdot \neg(A \cdot \neg(B \cdot C))) = (A \oplus B) + (A \oplus C)$

— 3、列出输出函数真值表（见表4.1）。

— 4、功能评述

- 根据真值表，可知该电路仅当A、B、C同为0，或者同为1时，输出为0；其他情况，输出均为1。该电路通常称为“**不一致电路**”。
- 此外，根据化简后的函数表达式，可以用图4.2(b)实现该电路，并且图4.2(b)要比图4.2(a)简单。




图4.2(a) 逻辑电路

表 4.1 真值表

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0




图4.2(b) 逻辑电路

• **例4.2 分析图4.3(a)所示组合逻辑电路。**

• 解：

– 1、根据逻辑电路图写出输出函数表达式：

- $S = \neg((A \cdot B) \cdot A) \cdot \neg((A \cdot B) \cdot A)$
- $C = \neg(A \cdot B)$

– 2、化简输出函数表达式（采用代数化简法）：

- $S = \neg((A \cdot B) \cdot A) \cdot \neg((A \cdot B) \cdot A) = A \cdot B + \neg A \cdot \neg B = A \oplus B$
- $C = \neg(A \cdot B) = A \cdot B$

– 3、列出输出函数真值表（见表4.2）。

– 4、功能评述

- 根据真值表，可知该电路为**1位半加器HA**（Half Adder），其中A、B为输入，S为“和”，C为“进位”。半加器的逻辑符号如图4.3(b)所示。




图4.3(a) 逻辑电路

表 4.2 真值表

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




图4.3(b) 半加器的逻辑符号

- **例4.3 分析图4.4所示组合逻辑电路。**已知A、B、C、D为8421码，说明该电路的功能。
- 解：

– 1、根据逻辑电路图写出输出函数表达式：

- $W=A\oplus B\cdot(C+D)$
- $X=B\oplus(C+D)$
- $Y=C\oplus/D$
- $Z=/D$

– 2、化简输出函数表达式：

- 因为W、X、Y、Z已经是最简逻辑式，因此不需要化简。

– 3、列出输出函数真值表（见表4.3）：

- 因为A、B、C、D为8421码，因此输入只允许为0000~1001。

– 4、功能评述

- 根据真值表，可知该电路的输出为1位十进制数的**余3码**（见第1章的表1.3），即该电路是将8421码转换为余3码的**代码转换电路**。




图 4.4 逻辑电路

表 4.3 真值表

ABCD	WXYZ	ABCD	WXYZ
0000	0011	0101	1000
0001	0100	0110	1001
0010	0101	0111	1010
0011	0110	1000	1011
0100	0111	1001	1100

表 1.3 常用的 3 种 BCD 码

十进制字符	8421 码	2421 码	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100

• **例4.4 设计一个3变量“多数表决电路”。**

• 解：

— 1、建立给定问题的逻辑描述（采用真值表法）

- 输入为A、B、C，输出为F。
- 多数表决电路：当A、B、C中有2个或3个1时，F的值为1；其他情况，F的值为0。
- 因此， $F(A,B,C) = \sum m(3,5,6,7)$ 。

序号	ABC	几个1
m_0	000	0
m_1	001	1
m_2	010	1
m_3	011	2
m_4	100	1
m_5	101	2
m_6	110	2
m_7	111	3

— 2、求出逻辑函数的最简表达式

- 函数F的真值表见表4.4，卡诺图见图4.5(a)。
- 采用卡诺图化简法，得到： $F(A,B,C) = A \cdot B + A \cdot C + B \cdot C$ 。

表 4.4 真值表



A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

— 3、选择逻辑门类型并进行逻辑函数变换

- 假设采用“与非门”来实现该电路，需要将F转换为“与非-与非”的表达形式：
- $F(A,B,C) = \neg(\neg(A \cdot B) \cdot \neg(A \cdot C) \cdot \neg(B \cdot C))$ 。

— 4、画出逻辑电路图

- 见图4.5(b)。



- **例4.5 设计一个比较两个3位二进制数是否相等的数值比较器。**

- 解:

- 1、建立给定问题的逻辑描述（采用分析法）

- 输入为 $A=a_3a_2a_1$ 、 $B=b_3b_2b_1$ ，共6位；输出为F，1位二进制数。
 - A与B相等，必须是： $a_3=b_3$ ， $a_2=b_2$ ， $a_1=b_1$ 。
 - 因此， $F = (a_3 \cdot b_3 + a_3 \cdot /b_3) \cdot (a_2 \cdot b_2 + a_2 \cdot /b_2) \cdot (a_1 \cdot b_1 + a_1 \cdot /b_1)$ 。

- 2、求出逻辑函数的最简表达式

- 函数F已经是最简表达式，不需要再简化。

- 3、选择逻辑门类型并进行逻辑函数变换

- 假设采用“**异或门**”和“**或非门**”来实现该电路，将F转换为如下的形式：
 - $F = /(a_3 \oplus b_3) \cdot /(a_2 \oplus b_2) \cdot /(a_1 \oplus b_1) = /((a_3 \oplus b_3) + (a_2 \oplus b_2) + (a_1 \oplus b_1))$ 。

- 4、画出逻辑电路图

- 见图4.6。




图 4.6 逻辑电路

• **例4.6** 设计一个乘法器，用于产生两个2位二进制数相乘的积。

• 解：

– 方法一：采用**真值表法**

• (1) 建立给定问题的逻辑描述

- 2位二进制数的最大值为3，相乘后，最大值为9。
- 因此，输入为 $A=A_1A_0$ 、 $B=B_1B_0$ ，共4位；输出为 $M=M_3M_2M_1M_0$ ，共4位。
- 列出输出与输入的真值表，见表4.5。
- 根据真值表，可以得到：
 - » $M_3 = \sum m(15)$
 - » $M_2 = \sum m(10,11,14)$
 - » $M_1 = \sum m(6,7,9,11,13,14)$
 - » $M_0 = \sum m(5,7,13,15)$

表 4.5 真值表

A_1	A_0	B_1	B_0	M_3	M_2	M_1	M_0	A_1	A_0	B_1	B_0	M_3	M_2	M_1	M_0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	1	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1	0	1	0	0	1	0	0
0	0	1	1	0	0	0	0	1	0	1	1	0	1	1	0
0	1	0	0	0	0	0	0	1	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1	1	1	0	1	0	0	1	1
0	1	1	0	0	0	1	0	1	1	1	0	0	1	1	0
0	1	1	1	0	0	1	1	1	1	1	1	1	0	0	1

• (2) 求出逻辑函数的最简表达式

- 采用卡诺图化简法，得到输出函数的最简“与-或”表达式：
 - » $M_3 = A_1 \cdot A_0 \cdot B_1 \cdot B_0$
 - » $M_2 = A_1 \cdot A_0 \cdot B_1 + A_1 \cdot B_1 \cdot B_0$
 - » $M_1 = A_1 \cdot B_1 \cdot B_0 + A_1 \cdot A_0 \cdot B_0 + A_1 \cdot A_0 \cdot B_1 + A_0 \cdot B_1 \cdot B_0$
 - » $M_0 = A_0 \cdot B_0$

• (3) 选择逻辑门类型并画出逻辑电路图

- 假设采用“与门”和“或门”来实现该电路，具体见图4.7。




图 4.7 方法 I 的逻辑电路

– 方法二：采用分析法

- (1) 建立给定问题的逻辑描述

– 2位二进制数乘法运算方法如右所示，其中：

$$\gg C_1 = A_1 \cdot B_0 \cdot A_0 \cdot B_1$$

$$\gg C_2 = C_1 \cdot A_1 \cdot B_1 = A_1 \cdot B_0 \cdot A_0 \cdot B_1 \cdot A_1 \cdot B_1 = A_1 \cdot B_0 \cdot A_0 \cdot B_1$$

$$\gg M_0 = A_0 \cdot B_0$$

$$\gg M_1 = A_1 \cdot B_0 \oplus A_0 \cdot B_1$$

$$\gg M_2 = C_1 \oplus A_1 \cdot B_1 = A_1 \cdot B_0 \cdot A_0 \cdot B_1 \oplus A_1 \cdot B_1$$

$$\gg M_3 = C_2 = A_1 \cdot B_0 \cdot A_0 \cdot B_1$$

			A_1	A_0
			B_1	B_0
$\times$ (乘)				
	C_2	C_1	$A_1 \times B_0$	$A_0 \times B_0$
$+$ (加)			$A_1 \times B_1$	$A_0 \times B_1$
	M_3	M_2	M_1	M_0

- (2) 选择逻辑门类型并画出逻辑电路图

– 假设采用“异或门”和“与门”来实现该电路，具体见图4.8。

– 比较图4.7和图4.8，图4.7使用了10个门电路，图4.8只使用了7个门电路，因此图4.8的电路更简单。




图 4.8 方法 II 的逻辑电路




图 4.7 方法 I 的逻辑电路

- **例4.7** 设计一个**组合逻辑电路**，用于判别以余3码表示的1位十进制数是否为合数（0~9中，4、6、8、9为合数；与合数对应的是质数：2、3、5、7）。

解：

- 输入为A、B、C、D，4位二进制数；输出为F，1位二进制数。输入与输出的关系见表4.6（真值表）：
 - ① 当输入对应的余3码其对应的十进制数为4、6、8、9时，输出F=1。
 - ② 当输入对应的余3码其对应的十进制数为0、1、2、3、5、7时，输出F=0。
 - ③ 当输入为不允许出现的值时（0000、0001、0010、1101、1110、1111，即表1.3最右列中没有出现的6种情况），输出F=d（d表示可以是0，也可以是1）。
- 因此有： $F = \sum m(7, 9, 11, 12) + \sum d(0, 1, 2, 13, 14, 15)$ 。函数F对应的卡诺图如图4.9(a)所示。如果只对卡诺图中的“1小方块”画卡诺圈（图4.9(a)），则得到F的简化函数： $F = A \cdot B \cdot D + A \cdot B \cdot C \cdot D + A \cdot B \cdot C \cdot D$ 。
- 如果将卡诺图中的“d小方块”也加入卡诺圈（图4.9(b)），则得到F的简化函数： $F = A \cdot B + A \cdot D + B \cdot C \cdot D$ 。显然，这个式子更简单。
- 采用“与非门”实现F，需要先将F转换为“与非-与非”表达式： $F = \overline{\overline{A \cdot B + A \cdot D + B \cdot C \cdot D}} = \overline{\overline{(A \cdot B)} \cdot \overline{(A \cdot D)} \cdot \overline{(B \cdot C \cdot D)}}$ 。对应的逻辑电路如图4.10所示。




图 4.9 卡诺图




图 4.10 逻辑电路

表 4.6 真值表

A	B	C	D	F	A	B	C	D	F
0	0	0	0	d	1	0	0	0	0
0	0	0	1	d	1	0	0	1	1
0	0	1	0	d	1	0	1	0	0
0	0	1	1	0	1	0	1	1	1
0	1	0	0	0	1	1	0	0	1
0	1	0	1	0	1	1	0	1	d
0	1	1	0	0	1	1	1	0	d
0	1	1	1	1	1	1	1	1	d

表 1.3 常用的 3 种 BCD 码

十进制字符	8421 码	2421 码	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100

- **例4.8** 假定某组合逻辑电路结构框图如图4.11所示，试用最少的“与非门”实现该电路的功能（**实现组合逻辑电路**）。

• 解：

— 首先画出 F_1 和 F_2 的卡诺图，如图4.12(a)和图4.12(b)所示。

— 如果分别对 F_1 和 F_2 进行简化，并采用“与非门”实现，则有（图4.12(c)）：

- $F_1 = \overline{A} \cdot C + B \cdot C = \overline{(\overline{A} \cdot C + B \cdot C)} = \overline{(\overline{(\overline{A} \cdot C)} \cdot \overline{(B \cdot C)})}$

- $F_2 = A \cdot B + B \cdot C = \overline{(\overline{A \cdot B + B \cdot C})} = \overline{(\overline{(A \cdot B)} \cdot \overline{(B \cdot C)})}$







图 4.11 组合逻辑电路结构框图



(a)




(b)



(c)

图 4.12 卡诺图及逻辑电路之一




- 考虑到两个输出函数应充分“共享”，则可以采用图4.13(a)和图4.13(b)的卡诺图化简方式，并采用“与非门”实现，则有（图4.13(c)）：

- $$F_1 = \overline{A} \cdot C + A \cdot B \cdot C = \overline{\overline{(\overline{A} \cdot C + A \cdot B \cdot C)}} = \overline{\overline{(\overline{A} \cdot C)} \cdot \overline{(A \cdot B \cdot C)}}$$


- $$F_2 = A \cdot B \cdot C + B \cdot \overline{C} = \overline{\overline{(A \cdot B \cdot C + B \cdot \overline{C})}} = \overline{\overline{(A \cdot B \cdot C)} \cdot \overline{(B \cdot \overline{C})}}$$

- 可见，图4.13(c)的电路（5个与非门）要比图4.12(c)的电路（6个与非门）简单一些。

利用共用项可以简化组合逻辑电路




(a)



(b)

图 4.13 卡诺图及逻辑电路之二



(c)




图4.12(c) 逻辑电路

• 例4.9 设计一个全加器。

• 解：

- 全加器（FA：Full Adder）的输入有3个： A_i 、 B_i 、 C_{i-1} ；输出有2个： S_i 、 C_i 。其中， C_{i-1} 为来自低位的进位， C_i 为向高位的进位。全加器的真值表见表4.7。
- 根据真值表，可以得到全加器的最小项表达式，以及卡诺图（图4.14）：
 - $S_i = \sum m(1,2,4,7)$
 - $C_i = \sum m(3,5,6,7)$
- 根据卡诺图，可以得到简化后的逻辑表达式：
 - $S_i = /A_i \cdot /B_i \cdot C_{i-1} + /A_i \cdot B_i \cdot /C_{i-1} + A_i \cdot /B_i \cdot /C_{i-1} + A_i \cdot B_i \cdot C_{i-1}$
 - $C_i = A_i \cdot B_i + A_i \cdot C_{i-1} + B_i \cdot C_{i-1}$
- 如果采用“异或门”和“与非门”实现，需要将逻辑表达式进行变换，得到图4.15(a)所示的逻辑电路：
 - $S_i = /A_i \cdot /B_i \cdot C_{i-1} + /A_i \cdot B_i \cdot /C_{i-1} + A_i \cdot /B_i \cdot /C_{i-1} + A_i \cdot B_i \cdot C_{i-1} = A_i \oplus B_i \oplus C_{i-1}$
 - $C_i = A_i \cdot B_i + A_i \cdot C_{i-1} + B_i \cdot C_{i-1} = /(/(A_i \cdot B_i) \cdot /(A_i \cdot C_{i-1}) \cdot /(B_i \cdot C_{i-1}))$

表 4.7 全加器真值表

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




图 4.14 函数 S_i 和 C_i 的卡诺图




图4.15(a) 逻辑电路

- 图4.15(a)虽然对单个函数是最简的，但是在整体上不是最简的。
- 可以对 C_i 进行如下的变换，得到图4.15(b)所示的逻辑电路：
 - $C_i = /A_i \cdot /B_i \cdot C_{i-1} + /A_i \cdot B_i \cdot /C_{i-1} + A_i \cdot /B_i \cdot /C_{i-1} + A_i \cdot B_i \cdot C_{i-1} = /(A_i \oplus B_i) \cdot C_{i-1} + (A_i \cdot B_i)$
- 显然，图4.15(b)（3个与非门+2个异或门）比图4.15(a)（4个与非门+2个异或门）要简单一些。
- 并且实现图4.15(a)需要三种芯片（2输入异或门、2输入与非门、3输入与非门），实现图4.15(b)只需要两种芯片（2输入异或门、2输入与非门）。
- 图4.16给出了采用7486（4个2输入异或门）和7400（4个2输入与非门）实现图4.15(b)全加器的引脚连接图。




图4.15(a) 逻辑电路




图4.15(b) 逻辑电路





图 4.16 全加器的芯片引脚连接图

- **例4.10** 输入变量中**无反变量**时，用“与非门”实现逻辑函数： $F = \neg A \cdot B + B \cdot \neg C + A \cdot \neg B \cdot C + A \cdot C \cdot \neg D$ （**实现组合逻辑电路**）。

• 解：

- 函数F已经是最简表达式，当采用“与非门”和“非门”实现时，直接按照函数F的表达式画出的电路如图4.17(a)所示。
- 如果将函数F进行如下的变换，可以不需要“非门”，电路见图4.17(b):
 - $F = \neg A \cdot B + B \cdot \neg C + A \cdot \neg B \cdot C + A \cdot C \cdot \neg D = B \cdot \neg(A \cdot C) + A \cdot C \cdot \neg(B \cdot D) = \neg(\neg(B \cdot \neg(A \cdot C)) + \neg(A \cdot C \cdot \neg(B \cdot D)))$
- 可见，图4.17(b)的电路（5个与非门）要比图4.17(a)的电路（5个与非门+4个非门）简单很多。



无反变量提供的组合逻辑电路设计




图 4.17 逻辑电路

- **例4.11** 在输入**无反变量**提供时，用最少的逻辑门实现逻辑函数： $F = \neg A \cdot B + B \cdot \neg C + A \cdot \neg B \cdot C$ （**实现组合逻辑电路**）。

解：

- 函数F已经是最简表达式，当采用“与非门”和“非门”实现时，直接按照函数F的表达式画出的电路如图4.18(a)所示。
- 如果将函数F进行如下的变换，可以不需要“非门”，并且使电路简化，见图4.18(b):
 - $F = \neg A \cdot B + B \cdot \neg C + A \cdot \neg B \cdot C = (A \cdot C) \oplus B$
- 可见，图4.18(b)的电路（1个与门+1个异或门）要比图4.18(a)的电路（4个与非门+3个非门）简单很多。




图 4.18 逻辑电路

- **例4.12** 设计一个**组合逻辑电路**，用来判断献血者与受血者**血型是否相容**。血型相容规则如表4.8所示。

解：

- 输入变量：献血者的血型（4种情况，用2位二进制数表示，WX）、受血者的血型（4种情况，用2位二进制数表示，YZ），血型编码如表4.9所示。输出变量：血型是否相容（1位二进制数，F）。

- 根据表4.8和表4.9，可以得到F的逻辑公式：

$$F = \neg W \cdot \neg X \cdot (\neg Y \cdot \neg Z + Y \cdot \neg Z) + \neg W \cdot X \cdot (\neg Y \cdot \neg Z + Y \cdot \neg Z) + W \cdot \neg X \cdot Y \cdot \neg Z + W \cdot X \cdot (\neg Y \cdot \neg Z + \neg Y \cdot Z + Y \cdot \neg Z + Y \cdot Z) \\ = \neg W \cdot \neg X \cdot \neg Z + Y \cdot \neg Z + W \cdot X + X \cdot Y \cdot Z$$

- 如果直接用“与非门”和“非门”实现上述逻辑公式，见图4.19(a)。

- 如果改变血型的编码，见表4.10，则可以得到下面的逻辑公式：

$$F = \neg W \cdot \neg X \cdot (\neg Y \cdot \neg Z + \neg Y \cdot Z + Y \cdot \neg Z + Y \cdot Z) + \neg W \cdot X \cdot (\neg Y \cdot \neg Z + Y \cdot \neg Z) + W \cdot \neg X \cdot (Y \cdot \neg Z + Y \cdot Z) + W \cdot X \cdot Y \cdot Z = (\neg W + Y) \cdot (\neg X + Z)$$

- 如果用“或非门”和“非门”实现上述逻辑公式，见图4.19(b)。

- 可以，图4.19(b)的电路（3个或非门+2个非门）要比图4.19(a)的电路（5个与非门+4个非门）简单很多。

表 4.8 血型相容规则表

受血 献血	A	B	AB	O
A	✓		✓	
B		✓	✓	
AB			✓	
O	✓	✓	✓	✓

表 4.9 血型编码(1)

血 型	献 W X	受 Y Z
A	0 0	0 0
B	0 1	0 1
AB	1 0	1 0
O	1 1	1 1

表 4.10 血型编码(2)

血 型	献 W X	受 Y Z
O	0 0	0 0
A	0 1	0 1
B	1 0	1 0
AB	1 1	1 1




图 4.19 逻辑电路

- **例4.13** 已知描述某组合逻辑电路的逻辑函数为 $F = \overline{A} \cdot \overline{C} + \overline{A} \cdot B + A \cdot C$ ，**判断**该逻辑电路是否可能产生**险象**。

• 解：

— 因为逻辑函数中有 A 和 $\overline{A}$ 、 C 和 $\overline{C}$ ，因此，变量 A 、 C 均具备产生险象的条件。

— 先考察 A ，可知， A 的变化可能使电路产生险象：

- $BC=00$ $F=\overline{A}$
- $BC=01$ $F=A$
- $BC=10$ $F=\overline{A}$
- **$BC=11$ $F=\overline{A}+A$**

— 再考察 C ，可知， C 的变化不会导致电路产生险象：

- $AB=00$ $F=\overline{C}$
- $AB=01$ $F=\overline{C}+1$
- $AB=10$ $F=C$
- $AB=11$ $F=C$

- **例4.14** 试判断逻辑函数 $F=(A+B) \cdot (\neg A+C) \cdot (\neg B+C)$ 描述的电路是否可能产生险象。
- 解：
 - 因为逻辑函数中有 A 和 $\neg A$ 、 B 和 $\neg B$ ，因此，变量 A 、 B 均具备产生险象的条件。
 - 先考察 A ，可知， A 的变化可能使电路产生险象：
 - $BC=00$ $F=A \cdot \neg A$
 - $BC=01$ $F=A$
 - $BC=10$ $F=0$
 - $BC=11$ $F=1$
 - 再考察 B ，可知， B 的变化也可能使电路产生险象：
 - $AC=00$ $F=B \cdot \neg B$
 - $AC=01$ $F=B$
 - $AC=10$ $F=0$
 - $AC=11$ $F=1$

- **例4.15** 已知描述某组合逻辑电路的逻辑函数为 $F = \overline{A} \cdot D + \overline{A} \cdot C + A \cdot B \cdot \overline{C}$ ，**判断**该逻辑电路是否可能产生**险象**。

• **解：**

- 首先画出函数 F 的卡诺图，并画出卡诺圈，如图4.22所示。
- 图中红色的卡诺圈和蓝色的卡诺圈“**相切**”，因此，该电路可能产生险象。验证：当 $B=D=1$ 、 $C=0$ 时， $F = A + \overline{A}$ 。
- 红色的卡诺圈和绿色的卡诺圈“相交”，蓝色的卡诺圈和绿色的卡诺圈既不“相交”也不“相切”，这两种情况都不会产生险象。





图 4.22 卡诺图

- **例4.16** 用增加冗余项的方法**消除**图4.20(a)所示电路中可能产生的**险象**。
- 解：
 - 图4.20(a)对应的逻辑公式为： $F = \overline{(\overline{A \cdot B}) \cdot \overline{(\overline{A \cdot C})}} = A \cdot B + \overline{A} \cdot C$ 。当 $B=C=1$ 时， $F = A + \overline{A} = 1$ ，产生了“0”型险象。
 - 因为， $B=C=1$ 时， $F = A + \overline{A} = 1$ ；可知 **$B \cdot C$ 为逻辑公式 F 的冗余项**。即： $F = A \cdot B + \overline{A} \cdot C + \mathbf{B \cdot C}$ 。增加冗余项后的电路如图4.23所示，该电路不再产生险象。




图4.20(a) 具有险象的逻辑电路






图 4.23 增加冗余项后的逻辑电路

- **例4.17** 已知描述某组合逻辑电路的函数表达式为 $F = \bar{A} \cdot C + B \cdot \bar{C} \cdot D + A \cdot \bar{B} \cdot \bar{C}$ ，用增加冗余项的方法**消除**该电路中可能产生的**险象**。

• 解：

- 首先画出函数的卡诺图和卡诺圈，如图4.24所示。可见，红色卡诺圈与蓝色卡诺圈“相切”，蓝色卡诺圈与紫色卡诺圈“相切”。因此，该电路存在险象。
- 可以采用增加两个（绿色、黄色）冗余的卡诺圈（**冗余项**）来消除险象（消除卡诺圈“相切”的现象），即增加 $\bar{A} \cdot B \cdot D$ 和 $A \cdot \bar{C} \cdot D$ 冗余项。
- 增加冗余项后的函数表达式为： $F = \bar{A} \cdot C + B \cdot \bar{C} \cdot D + A \cdot \bar{B} \cdot \bar{C} + \bar{A} \cdot B \cdot D + A \cdot \bar{C} \cdot D$ 。



第4章习题答案

4.1 分析图 4.27 所示的组合逻辑电路,说明电路功能,并画出其简化逻辑电路图。




图 4.27 组合逻辑电路

- 答：
 - 在Logisim上画出该电路，并得到真值表。






图 4.27 组合逻辑电路



A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

- 根据真值表，可知该电路为“判断ABC是否一致”的电路。如果A=B=C=0（或A=B=C=1），则F=1；否则，F=0。
- 根据真值表，可以得到该电路的简化逻辑公式： $F = \neg A \cdot \neg B \cdot \neg C + A \cdot B \cdot C$ 。其简化逻辑电路如下：



4.2 分析图 4.28 所示的组合逻辑电路:(1) 指出在哪些输入取值下,输出 F 的值为 1;
(2) 改用异或门实现该电路的逻辑功能。




图 4.28 组合逻辑电路

- 答：
 - 在Logisim上画出该电路，并得到真值表。






图 4.28 组合逻辑电路



A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

- (1) 根据真值表，可知该电路在ABC=000、011、101、110的取值下，F=1。
- (2) 根据真值表，得到： $F = \neg A \cdot \neg B \cdot \neg C + \neg A \cdot B \cdot C + A \cdot \neg B \cdot C + A \cdot B \cdot \neg C = \neg A \cdot (\neg B \cdot \neg C + B \cdot C) + A \cdot (\neg B \cdot C + B \cdot \neg C) = \neg A \cdot \neg(B \oplus C) + A \cdot (B \oplus C) = \neg(A \oplus B \oplus C) = \neg A \oplus \neg B \oplus \neg C$ 。异或门实现的逻辑电路如下：



4.3 分析图 4.29 所示组合逻辑电路,列出真值表,说明该电路的逻辑功能。




图 4.29 组合逻辑电路

• 答：

- 在Logisim上画出该电路，并得到真值表。由真值表可知，该电路为将“4位二进制码转换为典型格雷码”的电路。





图 4.29 组合逻辑电路



A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	1
0	0	1	1	0	0	1	0
0	1	0	0	0	1	1	0
0	1	0	1	0	1	1	1
0	1	1	0	0	1	0	1
0	1	1	1	0	1	0	0
1	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1
1	0	1	0	1	1	1	1
1	0	1	1	1	1	1	0
1	1	0	0	1	0	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	0	0	1
1	1	1	1	1	0	0	0




表 1.4 与 4 位二进制码对应的典型格雷码

十进制数	4 位二进制码	典型格雷码	十进制数	4 位二进制码	典型格雷码
0	0000	0000	8	1000	1100
1	0001	0001	9	1001	1101
2	0010	0011	10	1010	1111
3	0011	0010	11	1011	1110
4	0100	0110	12	1100	1010
5	0101	0111	13	1101	1011
6	0110	0101	14	1110	1001
7	0111	0100	15	1111	1000

4.4 设计一个组合逻辑电路,该电路输入端接收两个 2 位二进制数 $A=A_2A_1, B=B_2B_1$ 。当 $A>B$ 时,输出 $Z=1$,否则 $Z=0$ 。

• 答:

- 首先给出输出Z与输入 A_2 、 A_1 、 B_2 、 B_1 的真值表。
- 根据真值表，可以画出卡诺图；由卡诺图，得到该电路的逻辑公式：
 - $F = A_2 \cdot \neg B_2 + A_2 \cdot A_1 \cdot \neg B_1 + \neg A_2 \cdot A_1 \cdot \neg B_2 \cdot B_1$
- 根据逻辑公式，画出组合逻辑电路图。



A>B	Z=1	A<=B	Z=0
-----	-----	------	-----

A_2	A_1	B_2	B_1		Z
0	0	0	0		0
0	0	0	1		0
0	0	1	0		0
0	0	1	1		0
0	1	0	0		1
0	1	0	1		0
0	1	1	0		0
0	1	1	1		0
1	0	0	0		1
1	0	0	1		1
1	0	1	0		0
1	0	1	1		0
1	1	0	0		1
1	1	0	1		1
1	1	1	0		1
1	1	1	1		0

4.5 设计一个代码转换电路,将 1 位十进制数的余 3 码转换成 2421 码。

• 答:

- 用ABCD定义余3码（输入），用WXYZ定义2421码（输出）。根据第1章的表1.3，得到输入与输出的真值表。

表 1.3 常用的 3 种 BCD 码



十进制字符	8421 码	2421 码	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100

余3码

2421码

A	B	C	D			W	X	Y	Z
0	0	1	1	3		0	0	0	0
0	1	0	0	4		0	0	0	1
0	1	0	1	5		0	0	1	0
0	1	1	0	6		0	0	1	1
0	1	1	1	7		0	1	0	0
1	0	0	0	8		1	0	1	1
1	0	0	1	9		1	1	0	0
1	0	1	0	10		1	1	0	1
1	0	1	1	11		1	1	1	0
1	1	0	0	12		1	1	1	1

- 根据真值表，首先得到W的卡诺图。
- 由卡诺图，得到W的逻辑公式：
- $W = A + /B \cdot /C + /B \cdot D$



– 根据真值表，得到X的卡诺图。

– 由卡诺图，得到X的逻辑公式：

– $X = A \cdot B + A \cdot D + A \cdot C + B \cdot C \cdot D$

– 根据真值表，得到Y的卡诺图。

– 由卡诺图，得到Y的逻辑公式：

– $Y = A \cdot C \cdot D + B \cdot C \cdot D + A \cdot C \cdot D + B \cdot C \cdot D$

– 根据真值表，得到Z的卡诺图。

– 由卡诺图，得到Z的逻辑公式：

– $Z = B \cdot D + A \cdot D$

余3码

2421码

A	B	C	D			W	X	Y	Z
0	0	1	1	3		0	0	0	0
0	1	0	0	4		0	0	0	1
0	1	0	1	5		0	0	1	0
0	1	1	0	6		0	0	1	1
0	1	1	1	7		0	1	0	0
1	0	0	0	8		1	0	1	1
1	0	0	1	9		1	1	0	0
1	0	1	0	10		1	1	0	1
1	0	1	1	11		1	1	1	0
1	1	0	0	12		1	1	1	1

X

AB		A			
		00	01	11	10
CD	00	m ₀	m ₄	m ₁₂	m ₈
	01	m ₁	m ₅	m ₁₃	m ₉
	11	m ₃	m ₇	m ₁₅	m ₁₁
	10	m ₂	m ₆	m ₁₄	m ₁₀

AB		A			
		00	01	11	10
CD	00	d	0	1	0
	01	d	0	d	1
	11	0	1	d	1
	10	d	0	d	1

Y


AB		A			
		00	01	11	10
CD	00	d	0	1	1
	01	d	0	d	0
	11	0	0	d	1
	10	d	1	d	0

Z

AB		A			
		00	01	11	10
CD	00	d	1	1	1
	01	d	0	d	0
	11	0	0	d	0
	10	d	1	d	1

— 由逻辑公式，得到逻辑电路：

- $W = A + \bar{B} \cdot \bar{C} + \bar{B} \cdot D$
- $X = A \cdot B + A \cdot D + A \cdot C + B \cdot C \cdot D$
- $Y = A \cdot \bar{C} \cdot \bar{D} + B \cdot \bar{C} \cdot D + A \cdot C \cdot D + B \cdot C \cdot \bar{D}$
- $Z = B \cdot \bar{D} + A \cdot \bar{D}$



4.6 假定 $X=AB$ 代表一个 2 位二进制数,试设计满足如下要求的逻辑电路(Y 也用二进制数表示):

(1) $Y=X^2$

(2) $Y=X^3$

• 答:

— (1)

- 因为 $X=AB=0\sim 3$, 因此 $Y=X^2=0\sim 9$, Y需要用4位二进制数表示 ($Y_3Y_2Y_1Y_0$)。
- 可以得到X与Y的真值表。






- 根据真值表, 首先得到Y3的卡诺图。由卡诺图, 得到Y3的逻辑公式:
- $Y_3 = A \cdot B$

- 根据真值表, 首先得到Y2的卡诺图。由卡诺图, 得到Y2的逻辑公式:
- $Y_2 = A \cdot /B$

- 根据真值表, 首先得到Y1的卡诺图。由卡诺图, 得到Y1的逻辑公式:
- $Y_1 = 0$


- 根据真值表, 首先得到Y0的卡诺图。由卡诺图, 得到Y0的逻辑公式:
- $Y_0 = B$

A	B			Y3	Y2	Y1	Y0	
0	0	0		0	0	0	0	0
0	1	1		0	0	0	1	1
1	0	2		0	1	0	0	4
1	1	3		1	0	0	1	9



— 由逻辑公式，得到逻辑电路：

- $Y3 = A \cdot B$
- $Y2 = A \cdot \neg B$
- $Y1 = 0$
- $Y0 = B$



— (2)

- 因为 $X=AB=0 \sim 3$, 因此 $Y=X^3=0 \sim 27$, Y 需要用5位二进制数表示 ($Y_4Y_3Y_2Y_1Y_0$)。
- 可以得到 X 与 Y 的真值表。

- 根据真值表, 首先得到 Y_4 的卡诺图。由卡诺图, 得到 Y_4 的逻辑公式:

- $Y_4 = A \cdot B$

- 根据真值表, 首先得到 Y_3 的卡诺图。由卡诺图, 得到 Y_3 的逻辑公式:

- $Y_3 = A$

- 根据真值表, 首先得到 Y_2 的卡诺图。由卡诺图, 得到 Y_2 的逻辑公式:

- $Y_2 = 0$

- 根据真值表, 首先得到 Y_1 的卡诺图。由卡诺图, 得到 Y_1 的逻辑公式:

- $Y_1 = A \cdot B$

- 根据真值表, 首先得到 Y_0 的卡诺图。由卡诺图, 得到 Y_0 的逻辑公式:

- $Y_0 = B$

A	B			Y4	Y3	Y2	Y1	Y0	
0	0	0		0	0	0	0	0	0
0	1	1		0	0	0	0	1	1
1	0	2		0	1	0	0	0	8
1	1	3		1	1	0	1	1	27

A \ B		A	
		0	1
B	0	m ₀	m ₂
	1	m ₁	m ₃

A \ B		Y4	
		0	1
B	0	0	0
	1	0	1

A \ B		Y3	
		0	1
B	0	0	1
	1	0	1


A \ B		Y2	
		0	1
B	0	0	0
	1	0	0

A \ B		Y1	
		0	1
B	0	0	0
	1	0	1

A \ B		Y0	
		0	1
B	0	0	0
	1	1	1

— 由逻辑公式，得到逻辑电路：

- $Y4 = A \cdot B$
- $Y3 = A$
- $Y2 = 0$
- $Y1 = A \cdot B$
- $Y0 = B$



4.7 用与非门设计一个组合逻辑电路,该电路输入为 1 位十进制数的 2421 码,当输入的数字为素数时,输出 F 为 1,否则 F 为 0。

• 答：

– 十进制数与2421码（用A、B、C、D表示）的关系见表1.3。0~9的素数（质数）有4个，分别是：**2、3、5、7**。根据表1.3可以得到输出F与输入A、B、C、D的真值表。

– 根据真值表，可以画出卡诺图；由卡诺图，得到该电路的逻辑公式：

• $F = A \cdot B + /A \cdot C + A \cdot /C \cdot D$ 或者 $F = A \cdot B + /B \cdot C + A \cdot /C \cdot D$




表 1.3 常用的 3 种 BCD 码


十进制字符	8421 码	2421 码	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100

序号	A	B	C	D	十进制字符	F
0	0	0	0	0	0	0
1	0	0	0	1	1	0
2	0	0	1	0	2	1
3	0	0	1	1	3	1
4	0	1	0	0	4	0
5	0	1	0	1	X	d
6	0	1	1	0	X	d
7	0	1	1	1	X	d
8	1	0	0	0	X	d
9	1	0	0	1	X	d
10	1	0	1	0	X	d
11	1	0	1	1	5	1
12	1	1	0	0	6	0
13	1	1	0	1	7	1
14	1	1	1	0	8	0
15	1	1	1	1	9	0

— 由逻辑公式，得到逻辑电路：

• $F = A \cdot B + \neg A \cdot C + A \cdot \neg C \cdot D$



或者 $F = A \cdot B + \neg B \cdot C + A \cdot \neg C \cdot D$




4.8 设计一个“四舍五入”电路。该电路输入为 1 位十进制数的 8421 码,当其值大于或等于 5 时,输出 F 的值为 1,否则 F 的值为 0。

• 答:

- 用A、B、C、D表示1位十进制数的8421码，可以得到输出F与输入A、B、C、D的真值表。
- 根据真值表，可以画出卡诺图；由卡诺图，得到该电路的逻辑公式： $F = A + B \cdot C + B \cdot D$ ；由逻辑公式画出电路。





序号	A	B	C	D	十进制数	F
0	0	0	0	0	0	0
1	0	0	0	1	1	0
2	0	0	1	0	2	0
3	0	0	1	1	3	0
4	0	1	0	0	4	0
5	0	1	0	1	5	1
6	0	1	1	0	6	1
7	0	1	1	1	7	1
8	1	0	0	0	8	1
9	1	0	0	1	9	1
10	1	0	1	0	X	d
11	1	0	1	1	X	d
12	1	1	0	0	X	d
13	1	1	0	1	X	d
14	1	1	1	0	X	d
15	1	1	1	1	X	d




4.9 设计一个检测电路,检测 4 位二进制码中 1 的个数是否为偶数。若为偶数个 1,则输出为 1,否则输出为 0。

• 答：

- 用A、B、C、D表示4位二进制数，可以得到输出F与输入A、B、C、D的真值表。
- 根据真值表，可以画出卡诺图；由卡诺图（无法简化），得到该电路的逻辑公式： $F = \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D} + \overline{A} \cdot \overline{B} \cdot C \cdot D + \overline{A} \cdot B \cdot \overline{C} \cdot D + \overline{A} \cdot B \cdot C \cdot \overline{D} + A \cdot \overline{B} \cdot \overline{C} \cdot D + A \cdot \overline{B} \cdot C \cdot \overline{D} + A \cdot B \cdot \overline{C} \cdot \overline{D} + A \cdot B \cdot C \cdot D$ ；由逻辑公式画出电路。



序号	A	B	C	D	F
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	1
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	1
10	1	0	1	0	1
11	1	0	1	1	0
12	1	1	0	0	1
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1






4.10 设计一个加/减法器,该电路在 M 控制下进行加、减运算。当 $M=0$ 时,实现全加器功能;当 $M=1$ 时,实现全减器功能。

• 答:

– 用 M 、 A_i 、 B_i 、 C_{i-1} 表示全加器/全减器的输入， S_i 、 C_i 表示全加器/全减器的输出。可以得到输出与输入的真值表。根据真值表，可以画出卡诺图；由卡诺图，得到该电路的逻辑公式：

$$S_i = B \cdot C / D + B \cdot C \cdot D + /B \cdot C \cdot D + /B \cdot C \cdot /D = B \cdot (C \oplus D) + /B \cdot (C \oplus D) = B \oplus C \oplus D = A_i \oplus B_i \oplus C_{i-1}$$


$$C_i = C \cdot D + /A \cdot B \cdot D + /A \cdot B \cdot C + A \cdot /B \cdot D + A \cdot /B \cdot C = C \cdot D + (/A \cdot B + A \cdot /B) \cdot (C + D) = C \cdot D + (A \oplus B) \cdot (C + D) = B_i \cdot C_{i-1} + (M \oplus A_i) \cdot (B_i + C_{i-1})$$



A B C D						
M	Ai	Bi	Ci-1	Si	Ci	
0	0	0	0	0	0	加法
0	0	0	1	1	0	
0	0	1	0	1	0	
0	0	1	1	0	1	
0	1	0	0	1	0	
0	1	0	1	0	1	
0	1	1	0	0	1	
0	1	1	1	1	1	
1	0	0	0	0	0	减法
1	0	0	1	1	1	
1	0	1	0	1	1	
1	0	1	1	0	1	
1	1	0	0	1	0	
1	1	0	1	0	0	
1	1	1	0	0	0	
1	1	1	1	1	1	

— 由逻辑公式，得到逻辑电路：

- $S_i = A_i \oplus B_i \oplus C_{i-1}$
- $C_i = B_i \cdot C_{i-1} + (M \oplus A_i) \cdot (B_i + C_{i-1})$



4.11 在输入不提供反变量的情况下,用与非门组成实现下列函数的最简电路。

$$(1) F = A\bar{B} + \bar{A}C + B\bar{C} \quad (2) F = A\bar{B}\bar{C} + BC\bar{D} + A\bar{C}\bar{D} + \bar{B}CD$$

• 答:

– (1)


- $F = A \cdot B + A \cdot C + B \cdot C = \textcolor{red}{A} \cdot \textcolor{red}{B} + \textcolor{red}{A} \cdot \textcolor{red}{C} + \textcolor{red}{B} \cdot \textcolor{red}{C} + \textcolor{blue}{B} \cdot \textcolor{blue}{C} + \textcolor{blue}{A} \cdot \textcolor{blue}{C} + \textcolor{blue}{A} \cdot \textcolor{blue}{B} = A \cdot (B + C) + B \cdot (A + C) + C \cdot (A + B) = A \cdot (B \cdot C) + B \cdot (A \cdot C) + C \cdot (A \cdot B)$

- 因为: $A \cdot B = A \cdot (A \cdot B)$ 证明: $A \cdot (A \cdot B) = A \cdot (A + B) = A \cdot B$


- 因此: $F = A \cdot (A \cdot B \cdot C) + B \cdot (B \cdot A \cdot C) + C \cdot (C \cdot A \cdot B)$

- 因为: $A \cdot S + B \cdot S + C \cdot S = S \cdot (A \cdot S) \cdot (B \cdot S) \cdot (C \cdot S)$


- 因此: $F = S \cdot (A \cdot (A \cdot B \cdot C)) \cdot (B \cdot (B \cdot A \cdot C)) \cdot (C \cdot (C \cdot A \cdot B))$




$F = \textcolor{red}{A} \cdot \textcolor{red}{B} + \textcolor{red}{A} \cdot \textcolor{red}{C} + \textcolor{red}{B} \cdot \textcolor{red}{C}$



$F = \textcolor{red}{A} \cdot \textcolor{red}{B} + \textcolor{red}{A} \cdot \textcolor{red}{C} + \textcolor{red}{B} \cdot \textcolor{red}{C} + \textcolor{blue}{B} \cdot \textcolor{blue}{C} + \textcolor{blue}{A} \cdot \textcolor{blue}{C} + \textcolor{blue}{A} \cdot \textcolor{blue}{B}$



$F = \textcolor{red}{A} \cdot \textcolor{red}{B} + \textcolor{red}{A} \cdot \textcolor{red}{C} + \textcolor{red}{B} \cdot \textcolor{red}{C}$




$F = S \cdot (A \cdot (A \cdot B \cdot C)) \cdot (B \cdot (B \cdot A \cdot C)) \cdot (C \cdot (C \cdot A \cdot B))$

• 答:

— (2)

- $F = A \cdot B \cdot C + B \cdot C \cdot D + A \cdot C \cdot D + B \cdot C \cdot D$
- $F = A \cdot C \cdot (B + D) + B \cdot C \cdot D + B \cdot C \cdot D$
- $F = A \cdot C \cdot (B \cdot D) + B \cdot C \cdot D + B \cdot C \cdot B + B \cdot C \cdot D + D \cdot C \cdot D$
- $F = A \cdot C \cdot (BD) + B \cdot C \cdot (B + D) + C \cdot D \cdot (B + D)$
- $F = A \cdot C \cdot (BD) + B \cdot C \cdot (B \cdot D) + C \cdot D \cdot (B \cdot D)$
- $F = /((/(B \cdot D) \cdot A \cdot C) \cdot /(B \cdot D) \cdot B \cdot C) \cdot /(B \cdot D) \cdot C \cdot D)$
- $F = /(/(/(B \cdot D) \cdot A \cdot C) \cdot /(B \cdot D) \cdot B \cdot C) \cdot /(B \cdot D) \cdot C \cdot D)$



4.12 下列函数描述的电路是否可能产生险象？在什么情况下产生险象？若产生险象，试用增加冗余项的方法消除。

$$(1) F_1 = AB + A\bar{C} + \bar{C}D \quad (2) F_2 = AB + \bar{A}CD + BC \quad (3) F_3 = (A + \bar{B})(\bar{A} + \bar{C})$$


- 答:

- (1)

- $F1 = A \cdot B + A \cdot /C + /C \cdot D$

- ①采用代数法判断该逻辑电路是否会产生险象：因为逻辑函数中没有A、/A，或者B、/B，或者C、/C，或者D、/D，因此该逻辑电路不会产生险象。

- ②采用卡诺图法判断该逻辑电路是否会产生险象：该逻辑函数的卡诺图如下，可见，卡诺图中没有相切的卡诺圈，因此该逻辑电路不会产生险象。



• 答:


• (2)

– $F_2 = A \cdot B + \bar{A} \cdot C \cdot D + B \cdot C$

– ①采用代数法判断该逻辑电路是否会产生险象：该逻辑函数中有A、 $\bar{A}$ ，因此该逻辑电路有可能产生险象。但是，经过考察，该电路**不会产生险象**：

- BCD=000时， $F_2=0$
- BCD=001时， $F_2=0$
- BCD=010时， $F_2=0$
- BCD=011时， $F_2=\bar{A}$
- BCD=100时， $F_2=A$
- BCD=101时， $F_2=A$
- BCD=110时， $F_2=A+1=1$
- BCD=111时， $F_2=A+\bar{A}+1=1$

– ②采用卡诺图法判断该逻辑电路是否会产生险象：该逻辑函数的卡诺图如下，可见，卡诺图中没有相切的卡诺圈，因此该逻辑电路**不会产生险象**。



• 答:

• (3)



– $F3 = (A+/B) \cdot (/A+/C)$


– ①采用代数法判断该逻辑电路是否会产生险象：该逻辑函数中有A、/A，因此该逻辑电路有可能会产生险象。但是，经过考察，该电路在BC=11时会产生险象：

- BC=00时， $F3=(A+1) \cdot (/A+1)=1$
- BC=01时， $F3=(A+1) \cdot /A=/A$
- BC=10时， $F3=A \cdot (/A+1)=A$
- BC=11时， $F3=A \cdot /A$

– ②采用卡诺图法判断该逻辑电路是否会产生险象： $F3 = (A+/B) \cdot (/A+/C) = A \cdot /C + A \cdot /B + B \cdot /C$ ，该逻辑函数的卡诺图如下，可见，卡诺图中存在相切的卡诺圈，因此该逻辑电路会产生险象。

– 增加冗余项消除险象： $F3 = A \cdot /C + A \cdot /B + B \cdot /C + /A \cdot /B \cdot /C + A \cdot /B \cdot /C = (A+/B) \cdot (/A+/C) \cdot (/B+/C)$





第5章 同步时序逻辑电路

- 5.1 时序逻辑电路概述
- 5.2 同步时序逻辑电路分析
- 5.3 同步时序逻辑电路设计

第5章主要内容

- **时序逻辑电路**在任何时刻产生的稳定输出，不仅与该时刻电路的输入有关，而且与过去的输入值有关。组合逻辑电路在任何时刻产生的稳定输出，仅与该时刻电路的输入有关，而与过去的输入值无关。
- 时序逻辑电路的一般**结构**（包括：组合电路和存储电路）。





图 5.4 同步时序逻辑电路中两种模型的结构框图

- 时序逻辑电路的**特征**:
 - ① 电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；
 - ② 电路中包含反馈回路，通过反馈使电路功能与“时序”相关；
 - ③ 电路的输出由电路当时的输入和状态（对过去输入记忆的结果）共同决定。
- 时序逻辑电路的**分类**:
 - ① 同步时序逻辑电路（第5章）和异步时序逻辑电路（第6章）。
 - ② **Mealy型**时序逻辑电路（电路的输出是电路输入和电路状态的函数）和**Moore型**时序逻辑电路（电路的输出仅仅是电路状态的函数）。
 - ③ 脉冲型（输入信号是脉冲信号）和电平型（输入信号是电平信号）。

- 时序逻辑电路的**描述方式**：逻辑函数表达式（激励函数、输出函数、次态函数）、状态表、状态图、时间图（时序图）。组合逻辑电路的描述方式：逻辑函数表达式（输出函数）、真值表、卡诺图。

表 5.1 Mealy 型电路状态表格式

现 态	次态/输出	
	输入 x	
y	y^{n+1} / Z	

表 5.2 Moore 型电路状态表格式

现 态	次 态	输 出
	输入 x	
y	y^{n+1}	Z




图 5.6 Mealy 型和 Moore 型电路的状态图形式

- 同步时序逻辑电路**分析方法**：表格法、代数法。

表格分析法的一般步骤：

- ① 根据给定的同步时序逻辑电路，写出输出函数和激励函数表达式。
- ② 列出电路次态真值表。根据输入和现态在各种取值下的激励函数值，以及触发器的功能表，确定电路的相应次态，它反映了电路在不同时刻和不同输入下的状态转移关系。
- ③ 根据次态真值表和输出函数表达式，作出给定电路的状态表和状态图。
- ④ 拟定一典型输入序列，画出时间图，并用文字描述电路的逻辑功能。

代数分析法的一般步骤：

- ① 根据给定的同步时序逻辑电路，写出输出函数和激励函数表达式。
- ② 把激励函数表达式代入触发器的次态方程，导出电路的次态方程组。
- ③ 根据次态方程组和输出函数表达式，作出给定电路的状态表和状态图。
- ④ 拟定一典型输入序列，画出时间图，并用文字描述电路的逻辑功能。




图 5.10 时间图

• 同步时序逻辑电路设计的一般步骤（6步）：

– 1、形成原始状态图和原始状态表

- 有一些状态图和状态表，对于所设立的每一个状态，在不同输入取值下，都有确定的次态和输出，这类状态图和状态表称为**完全确定状态图和状态表**，所描述的电路称为**完全确定同步时序逻辑电路**。
- 还有一些状态图和状态表，存在某些状态，它们在某些输入取值下的次态或输出是随意的（不确定的），这类状态图和状态表称为**不完全确定状态图和状态表**，所描述的电路称为**不完全确定同步时序逻辑电路**。

– 2、状态化简

- 状态化简是从原始状态表中消去多余状态，得到一个既能正确描述给定的逻辑功能，又能使所包含的状态数目达到最少的状态表，这个状态表称为**最简状态表**或**最小化状态表**。

– 3、状态编码

- 状态编码是用二进制代码表示最简状态表中的状态，这种状态编码也称为**状态分配**，或者**状态赋值**。

– 4、确定触发器数目和类型

- **触发器数目**由状态编码的二进制代码的位数决定，**触发器类型**如果设计要求中没有具体要求，可以根据设计要求灵活确定。

– 5、确定激励函数和输出函数表达式

- 根据状态编码后的**二进制状态表**，以及所选**触发器的激励表**，求出**激励函数和输出函数的逻辑表达式**，并进行**化简**。

– 6、画出逻辑电路图

- 首先，根据触发器数目和类型，实现**存储电路部分（触发器）**；然后，根据激励函数和输出函数的最简逻辑表达式，选择合适的逻辑门，实现**组合逻辑部分**。

• 完全确定同步时序逻辑电路设计：

– 1、形成原始状态图和原始状态表

- 包括：确定电路模型（Mealy型，Moore型）、设立初始状态、根据需要记忆的信息增加新的状态、确定各时刻电路的输出。

– 2、状态化简

- 状态化简的目的：从原始状态表中消去多余的状态，得到一个既能正确描述给定的逻辑功能，又能使所包含的状态数目达到最少的状态表。
- 通常是利用隐含表进行状态化简（图5.25），得到最小化状态表（最简状态表）。几个概念：等效状态、等效类、最大等效类。




图 5.25 状态化简的一般步骤

– 3、状态编码

- 状态编码的目的：在选择状态编码时，尽可能使激励函数和输出函数的化简，并且将初始状态分配为“0”状态。
- 通常是采用相邻编码法（格雷码）进行状态编码，得到二进制状态表。

– 4、确定激励函数和输出函数，并画出逻辑电路图

- 方法一：根据二进制状态表和触发器激励表，列出激励函数和输出函数真值表；根据真值表，画出激励函数和输出函数卡诺图；根据卡诺图，化简得到激励函数和输出函数的逻辑表达式。
- 方法二：根据二进制状态表，作出次态卡诺图和输出卡诺图；根据卡诺图，化简得到次态函数逻辑表达式和输出函数逻辑表达式；将次态函数逻辑表达式与触发器的次态方程相比较，得到激励函数的逻辑表达式。

- **不完全确定同步时序逻辑电路设计**（不完全确定同步时序逻辑电路存在不确定的次态或输出，设计中应**充分利用**不确定次态和输出的随意性，使电路更简单）：

- 1、形成原始状态图和原始状态表（也称不完全确定原始状态图和不完全确定原始状态表）

- 2、不完全确定状态表的化简

- 不完全确定状态表的化简方法：相容状态基础化简法。概念：**相容状态**、**相容类**、**最大相容类**。
- 不完全确定状态表的化简过程（图 5.34）



图 5.34 不完全确定状态表的化简过程

- **无效状态：**

- 例如采用**3**位二进制数进行编码，**3**个状态只使用了**5**个状态，存在**3**个**无效状态**（**001**、**011**、**111**）。

- 带来的问题：

- ① 电路偶然进入无效状态时，能否在输入信号和时钟脉冲作用下，自动进入有效状态？如果能够进入有效状态，则称为具有**自恢复**功能；否则称为“**挂起**”。
- ② 电路进入无效状态时，会不会**输出错误**的结果。如果产生了错误的结果，这是不允许的。

- 解决方法：

- ① 建立**无效状态表**，画出包含无效状态的状态图，检测无效状态不会产生“挂起”现象。
- ② **修改输出函数公式**，确保在无效状态时，不出现错误输出现象。

表 3.23 钟控 J-K 触发器功能表

J	K	Q^{n+1}	功能说明
0	0	Q	不变
0	1	0	置 0
1	0	1	置 1
1	1	$\bar{Q}$	翻转

• **例5.1:** 用表格法分析如图5.8所示的**同步时序逻辑电路**。

• 解:

- 由图5.8可知, 该电路的存储电路是两个**J-K触发器**, 组合电路是一个异或门。
- 电路的输入为x, 状态为 y_2 和 y_1 。该电路属于**Moore型**电路, 电路的输出就是电路的状态。
- (1) 写出**激励函数**表达式。由于该电路的输出就是电路的状态, 故只需写出激励函数表达式:
 - $J_2 = K_2 = x \oplus y_1$ $J_1 = K_1 = 1$
- (2) 列出电路**次态真值表** (表5.3)。次态真值表的输入为电路的输入 (x) 和现态 (y_2 、 y_1) , 输出为激励函数的输出 (J_2 、 K_2 、 J_1 、 K_1) 和次态 (y_2^{n+1} 、 y_1^{n+1}) 。**前3列**直接写出, **中间4列**根据激励函数得到, **最后2列**根据J-K触发器的功能表得到。




图 5.8 同步时序逻辑电路

首先列出这三列的值

表 5.3 次态真值表

输 入 x	现 态		激励函数				次 态	
	y_2	y_1	J_2	K_2	J_1	K_1	y_2^{n+1}	y_1^{n+1}
0	0	0	0	0	1	1	0	1
0	0	1	1	1	1	1	1	0
0	1	0	0	0	1	1	1	1
0	1	1	1	1	1	1	0	0
1	0	0	1	1	1	1	1	1
1	0	1	0	0	1	1	0	0
1	1	0	1	1	1	1	0	1
1	1	1	0	0	1	1	1	0

由 $J_2 = x \oplus y_1$ 得到这一列的值

这一列的值与左边一列的值相同 ($K_2 = J_2$)

这两列的值全部为1

如果 $J_2 K_2 = 00$, y_2^{n+1} 与 y_2^n 相同; 如果 $J_2 K_2 = 11$, y_2^{n+1} 与 y_2^n 相反 (翻转)

因为 $J_1 K_1 = 11$, 因此 y_1^{n+1} 与 y_1^n 相反

- (3) 作出**状态表**（表5.4）和**状态图**（图5.9）。状态表的输入为现态（ y_2 、 y_1 ）和电路的输入（ x ），输出为次态（ y_2^{n+1} 、 y_1^{n+1} ）；状态图的起点为现态（4个圆圈，00、01、10、11），终点为次态（4个圆圈，00、01、10、11），连线上的信号为输入（ x ）。

表 5.4 状态表

现 态 $y_2 \quad y_1$		次态 $y_2^{n+1} \quad y_1^{n+1}$	
		$x=0$	$x=1$
0	0	0 1	1 1
0	1	1 0	0 0
1	0	1 1	0 1
1	1	0 0	1 0




图 5.9 状态图

- (4) 用**时间图**和**文字**描述电路的逻辑功能。由状态图（图5.9）可知，该电路是一个**2位二进制数可逆计数器**：
 - $x=0$: 计数器加1, 00 → 01 → 10 → 11 → 00 → 01
 - $x=1$: 计数器减1, 00 → 11 → 10 → 01 → 00 → 11
 - 假设电路的初始状态 $y_2y_1=00$ ，输入 x 为电平信号，典型输入序列=111100000，则现态和次态如下：

CP	1	2	3	4	5	6	7	8	9
x	1	1	1	1	0	0	0	0	0
y_2	0	1	1	0	0	0	1	1	0
y_1	0	1	0	1	0	1	0	1	0
y_2^{n+1}	1	1	0	0	0	1	1	0	0
y_1^{n+1}	1	0	1	0	1	0	1	0	1




图 5.10 时间图

- 这样就可以得到**时间图**（图5.10）。由于前一个时钟脉冲的次态即为后一个时钟脉冲的现态，因此图5.10中只给出了现态的波形。

- **例5.2:** 某同步时序逻辑电路的芯片连接图如图5.11所示，它由双D触发器芯片74LS74和或非门芯片74LS27构成，试（用**表格法**）分析该电路的功能（**分析同步时序逻辑电路**）。

• 解:

- 在Logisim上画出图5.11的电路。





图 5.11 同步时序逻辑芯片连线图



- (1) 写出**输出函数**和**激励函数**表达式。

$$Z = \overline{(\overline{x} + \overline{y_2} + y_1)} = x \cdot y_2 \cdot \overline{y_1} \quad D_2 = \overline{(x + y_2 + \overline{y_1})} = \overline{x} \cdot \overline{y_2} \cdot y_1 \quad D_1 = x$$

- 该电路属于**Mealy**型同步时序逻辑电路。

— (2) 列出电路次态真值表（表5.5）。

- 前3列直接写出，中间2列根据激励函数得到，最后2列根据D触发器的功能表得到。


表 5.5 次态真值表

输入 x	现态 y ₂ y ₁	激励函数 D ₂ D ₁		次态 y ₂ ⁿ⁺¹ y ₁ ⁿ⁺¹	
0	0 0	0	0	0	0
0	0 1	1	0	1	0
0	1 0	0	0	0	0
0	1 1	0	0	0	0
1	0 0	0	1	0	1
1	0 1	0	1	0	1
1	1 0	0	1	0	1
1	1 1	0	1	0	1

首先列出这三列的值

由激励函数
 $D_2 = \overline{(x + y_2 + y_1)}$
 $D_1 = x \cdot \overline{y_2} \cdot y_1$
 $D_1 = x$, 得到这两列

因为是D触发器，因此， y_2^{n+1} 与 D_2 相同， y_1^{n+1} 与 D_1 相同



— (3) 作出状态表（表5.6）和状态图（图5.12）。

- 状态表的输入为现态（ y_2 、 y_1 ）和电路的输入 x ，输出为次态（ y_2^{n+1} 、 y_1^{n+1} ）和电路的输出 Z 。状态图的起点为现态（4个圆圈，00、01、10、11），终点为次态（3个圆圈，00、01、10），连线上的信号为输入/输出（ x/Z ）。

表 5.6 状态表

现态 y ₂ y ₁	次态/输出 ($y_2^{n+1} y_1^{n+1} / Z$)	
	x=0	x=1
0 0	00/0	01/0
0 1	10/0	01/0
1 1	00/0	01/0
1 0	00/0	01/1




图 5.12 状态图

表 3.20 钟控 D 触发器的功能表

D	Q ⁿ⁺¹	功能说明
0	0	置 0
1	1	置 1

— (4) 作出时间图，并说明电路的逻辑功能。

- 假设电路的初始状态 $y_2y_1=00$ ，输入 x 为电平信号，典型输入序列=010110100，则现态、次态和输出如下：

CP	1	2	3	4	5	6	7	8	9
x	0	1	0	1	1	0	1	0	0
y_2	0	0	0	1	0	0	1	0	1
y_1	0	0	1	0	1	1	0	1	0
y_2^{n+1}	0	0	1	0	0	1	0	1	0
y_1^{n+1}	0	1	0	1	1	0	1	0	0
Z	0	0	0	1	0	0	1	0	0




图 5.13 时间图

- 对应的时间图如图5.13所示。
- 由图5.13可知，一旦输入 x 出现信号“101”，输出 $Z=1$ ；其他情况，输出 $Z=0$ 。
- 因此，该电路是一个“101”序列检测器。

- **例5.3:** 试用代数分析法分析图5.14所示同步时序逻辑电路，设触发器初始状态为“0”，说明该电路的逻辑功能（分析同步时序逻辑电路）。

解:

- 由图5.14可知，该电路的输出Z与输入（ x_1 、 x_2 ）和状态（ y ）均有关系，因此该电路属于Mealy型电路。




图 5.14 逻辑电路

- (1) 写出输出函数和激励函数表达式。

$$Z = x_1 \oplus x_2 \oplus y \quad D = 1 / (1 / ((x_1 \oplus x_2) \cdot y) \cdot (x_1 \cdot x_2)) = x_1 \cdot x_2 + x_1 \cdot y + x_2 \cdot y$$

- (2) 根据D触发器的次态方程，写出电路的次态方程。

$$y^{n+1} = D = x_1 \cdot x_2 + x_1 \cdot y + x_2 \cdot y$$

D触发器的次态方程: $Q^{n+1}=D$

- (3) 根据次态方程和输出函数，作出状态表（表5.7）和状态图（图5.15）。

表 5.7 状态表

现态 y	次态/输出 (y^{n+1}/Z)			
	$x_1 x_2 = 00$	$x_1 x_2 = 01$	$x_1 x_2 = 11$	$x_1 x_2 = 10$
0	0/0	0/1	1/0	0/1
1	0/1	1/0	1/1	1/0




图 5.15 状态图

状态表的输入为现态（ y ）和电路的输入（ x_1 、 x_2 ），输出为次态（ y^{n+1} ）和电路的输出Z

状态图的起点为现态（2个圆圈，0、1），终点为次态（2个圆圈，0、1），连线上的信号为输入/输出（ x_1x_2/Z ）

— (4) 作出时间图，并说明电路的逻辑功能。

- 假设电路的初始状态 $y=0$ ，输入 (x_1, x_2) 为电平信号，输入 x_1 的序列=00110110，输入 x_2 的序列=01011100，则现态和输出如下：

时钟节拍	1	2	3	4	5	6	7	8
输入 x_1	0	0	1	1	0	1	1	0
输入 x_2	0	1	0	1	1	1	0	0
状态 y	0	0	0	0	1	1	1	1
输出 Z	0	1	1	0	0	1	0	1




图 5.16 时间图

- 对应的时间图如图5.16所示。由图5.16可知，该电路是一个串行加法器。
- 图5.16给出了两个8位二进制数 ($x_1=01101100$, $x_2=00111010$) 相加得到和数 ($Z=10100110$) 的过程， y 为进位信号 ($y=11110000$)。

时钟节拍	8	7	6	5	4	3	2	1
输入 x_1	0	1	1	0	1	1	0	0
输入 x_2	0	0	1	1	1	0	1	0
状态 y	1	1	1	1	0	0	0	0
输出 Z	1	0	1	0	0	1	1	0

• **例5.4:** (用代数法) 分析图5.17所示同步时序逻辑电路。

• 解:

– 由图5.17可知, 该电路的输出Z与输入x没有直接关系, 因此该电路属于**Moore型**电路。




图 5.17 逻辑电路

– (1) 写出**输出函数**和**激励函数**表达式。

$$\bullet \quad Z = y_3 \oplus y_2 \oplus y_1 \quad T_3 = y_3 \oplus y_2 \quad T_2 = y_2 \oplus y_1 \quad T_1 = y_1 \oplus x$$

T触发器的次态方程: $Q^{n+1} = Q \oplus T$

– (2) 根据T触发器的次态方程, 写出电路的**次态方程组**。

$$\bullet \quad y_3^{n+1} = y_3 \oplus T_3 = y_3 \oplus y_3 \oplus y_2 = y_2 \quad y_2^{n+1} = y_2 \oplus T_2 = y_2 \oplus y_2 \oplus y_1 = y_1 \quad y_1^{n+1} = y_1 \oplus T_1 = y_1 \oplus y_1 \oplus x = x$$

– (3) 根据次态方程组和输出函数, 作出**状态表** (表5.8) 和**状态图** (图5.18)。

– (4) 由状态表和状态图可知该电路为一个**3位串行输入移位寄存器**。输入x与寄存器的低位相连, 每来1个时钟脉冲CP, 寄存器的内容从低位向高位左移1位, 输入x送寄存器的低位。输出Z用来指示3位数据中**1的个数是否为奇数个**; 如是, $Z=1$; 否则, $Z=0$ 。




表 5.8 状态表

现 态 $y_3 y_2 y_1$	次态 $y_3^{n+1} y_2^{n+1} y_1^{n+1}$		输出 Z
	x=0	x=1	
0 0 0	0 0 0	0 0 1	0
0 0 1	0 1 0	0 1 1	1
0 1 0	1 0 0	1 0 1	1
0 1 1	1 1 0	1 1 1	0
1 0 0	0 0 0	0 0 1	1
1 0 1	0 1 0	0 1 1	0
1 1 0	1 0 0	1 0 1	0
1 1 1	1 1 0	1 1 1	1




图 5.18 状态图

状态表的输入为现态 (y_3 、 y_2 、 y_1) 和电路的输入 (x)，输出为次态 (y_3^{n+1} 、 y_2^{n+1} 、 y_1^{n+1}) 和电路的输出Z

状态图的起点为现态 (8个圆圈, 圆圈中的值为现态和输出Z, $y_3 y_2 y_1 / Z$), 终点为次态 (8个圆圈), 连线上的信号为输入 (x)

- **例5.5：**设计一个**模5可逆计数器**，该电路有一个输入 x 和一个输出 z 。输入 x 为加、减控制信号，当 $x=0$ 时，计数器在时钟脉冲作用下进行加1计数，输出 z 为进位输出信号；当 $x=1$ 时，计数器在时钟脉冲作用下进行减1计数，输出 z 为借位输出信号。试建立该计数器的Mealy型**原始状态表**和**原始状态图**。

解：

- 假设计数器的5个状态分别为0、1、2、3、4表示（0为初始状态），则根据题目的要求，得到原始状态表（表5.9）。
- 根据原始状态表（表5.9），画出原始状态图（图5.20）。

表 5.9 原始状态表

现态	次态/输出 Z	
	$x=0$	$x=1$
0	1/0	4/1
1	2/0	0/0
2	3/0	1/0
3	4/0	2/0
4	0/1	3/0




图 5.20 原始状态图

状态表的输入为现态和电路的输入 (x)，输出为次态和电路的输出 z

状态图的起点为现态 (5个圆圈)，终点为次态 (5个圆圈)，连线上的信号为输入/输出 (x/z)

- **例5.6：**某**序列检测器**有一个输入端x和一个输出端Z。从输入端x输入一串随机的二进制代码，当输入序列中出现**011**时，输出Z=1；否则，输出Z=0。典型输入、输出序列如下，试作出该序列检测器的**原始状态图**和**原始状态表**。

输入 x	1	0	1	0	1	1	1	0	0	1	1	0
输出 Z	0	0	0	0	0	1	0	0	0	0	1	0

• 解：

- 假设采用**Mealy型**电路实现该序列检测器，设电路的初始状态为A，则根据题目的要求，得到图5.21的原始状态图。

(1) 初始状态A下，如果x=0，则Z=0，因为0是“011”中的第1个信号，因此，需要转移到一个新的状态B；如果x=1，则Z=0，因为1不是“011”中的第1个信号，因此，不需要转移到状态B（仍然停留在初始状态A）。

(2) 状态B下，如果x=1，则Z=0，因为1是“011”中的第2个信号，因此，需要转移到一个新的状态C；如果x=0，则Z=0，因为0不是“011”中的第2个信号，因此，不需要转移到状态C（仍然停留在状态B）。

(3) 状态C下，如果x=1，则Z=1，因为1是“011”中的第3个信号，因此，需要转移到一个新的状态D，并且使Z=1；如果x=0，则Z=0，因为0不是“011”中的第3个信号，但是0可能是新的“011”序列中的第1个信号，因此，需要转移到状态B。

(4) 状态D下，如果x=1，则Z=0，因为1不是“011”中的第1个信号，因此，需要转移到状态A；如果x=0，则Z=0，因为0可能是新的“011”序列中的第1个信号，因此，需要转移到状态B。




图 5.21 Mealy 型电路的原始状态图

状态图的起点为现态（4个圆圈），终点为次态（4个圆圈），连线上的信号为输入/输出（x/Z）

- **例5.7:** 某同步时序逻辑电路用于检测串行输入的8421码，其输入的顺序是先低位后高位，当出现非法数字（1010、1011、1100、1101、1110、1111）时，电路输出1，否则输出0。试作出该时序电路的Mealy模型原始状态图和原始状态表。

解:

- 假设采用Mealy型电路实现非法数字检测，该电路有1个输入x用来接收8421码，设电路的初始状态为A，则根据题目的要求作出原始状态图（图5.23）。
- 因为输入的顺序是先低位后高位，当输入为0101（A→B→E→J）、1101（A→C→G→N）、0011（A→B→D→I）、1011（A→C→F→M）、0111（A→B→E→K）、1111（A→C→G→P）时，输出为1；其它情况，输出为0。
- 根据原始状态图（图5.23）得到原始状态表（表5.12）。




图 5.23 Mealy 型电路的原始状态图

表 5.12 Mealy 型电路的原始状态表

现 态	次态/输出		现 态	次态/输出	
	x=0	x=1		x=0	x=1
A	B/0	C/0	I	A/0	A/1
B	D/0	E/0	J	A/0	A/1
C	F/0	G/0	K	A/0	A/1
D	H/0	I/0	L	A/0	A/0
E	J/0	K/0	M	A/0	A/1
F	L/0	M/0	N	A/0	A/1
G	N/0	P/0	P	A/0	A/1
H	A/0	A/0			

状态图的起点为现态（15个圆圈），终点为次态（15个圆圈），连线上的信号为输入/输出（x/Z）

状态表的输入为现态（A、B、C、D、E、F、G、H、I、J、K、L、M、N、P）和电路的输入（x），输出为次态（A、B、C、D、E、F、G、H、I、J、K、L、M、N、P）和电路的输出Z

• 例5.8：化简表5.13所示的原始状态表。

• 解：

– (1) 作隐含表框架 (图5.26)

- 隐含表的横坐标是 (从左到右)：第1个状态至第n-1个状态
- 隐含表的纵坐标是 (从上到下)：第2个状态至第n个状态

– (2) 寻找等效对

- 首先对原始状态表 (表5.13) 进行逐对比较，得到图5.27(a)的隐含表。

表 5.13 原始状态表

现 态	次态/输出	
	x=0	x=1
A	C/0	B/1
B	F/0	A/1
C	F/0	G/0
D	D/1	E/0
E	C/0	E/1
F	C/0	G/0
G	C/1	D/0

B						
C						
D						
E						
F						
G						
	A	B	C	D	E	F

图 5.26 隐含表框架

“CF”表示状态A和状态E满足输出相同，但是它们的次态在x=1时分别为C和F，由于尚不能确定C和F是否等效，因此将CF填写到方格中

“BE”表示状态A和状态E满足输出相同，但是它们的次态在x=1时分别为B和E，由于尚不能确定B和E是否等效，因此将BE填写到方格中

“AE、CF”表示状态B和状态E满足输出相同，但是它们的次态在x=1时分别为A和E，在x=0时分别为F和C，由于尚不能确定A和E、C和F是否等效，因此将AE、CF填写到方格中

B	CF					
C	×	×				
D	×	×	×			
E	BE	AE CF	×	×		
F	×	×	√	×	×	
G	×	×	×	CD DE	×	×
	A	B	C	D	E	F

图5.27(a) 顺序比较后的隐含表

“x”表示相应的状态不满足状态等效条件

“√”表示状态C和状态F满足状态等效条件

“CD、DE”表示状态D和状态G满足输出相同，但是它们的次态在x=0时分别为D和C，在x=1时分别为E和D，由于尚不能确定C和D、D和E是否等效，因此将CD、DE填写到方格中

• **例5.9：**对表5.15所示的状态表进行**状态编码**。

• **解：**

– 由表5.15可知，有4个状态， $n=4$ ；状态编码的长度 $m=2$ 。

– 根据相邻法的编码原则，表5.15中4个状态之间的相邻关系如下：

- 由原则①得到：状态B和C、A和D分配相邻的二进制代码；
- 由原则②得到：状态A和C、B和D分配相邻的二进制代码；
- 由原则③得到：状态A和B、A和D分配相邻的二进制代码。

– 可见，如果要同时满足上述3条原则，则必须满足A和B、A和C、A和D、B和C都相邻，显然这是不能全部满足的。

– 可以用卡诺图作为**状态分配**工具，假设状态A编码为00，一种尽可能满足3条原则的状态编码方案如图5.28所示。该方案满足A和C、A和D、B和C相邻，不满足A和B相邻。

– 该状态分配方案对应的**二进制状态表**如表5.16所示：**A=00，B=11，C=01，D=10**。

表 5.15 状态表

现 态	次态/输出	
	x=0	x=1
A	C/0	A/0
B	A/0	A/0
C	A/0	D/0
D	C/0	A/1




图 5.28 状态分配方案

表 5.16 二进制状态表

现 态 $y_2 \ y_1$	次态 $y_2^{n+1} y_1^{n+1}$ / 输出	
	x=0	x=1
A 0 0	C 01/0	A 00/0
C 0 1	A 00/0	D 10/0
B 1 1	A 00/0	A 00/0
D 1 0	C 01/0	A 00/1

- **例5.10:** 用J-K触发器和适当的逻辑门，实现表5.21所示二进制状态表的功能（**实现同步时序逻辑电路**）。

• 解:

- 首先，根据二进制状态表（表5.21）和J-K触发器激励表（表5.19），列出激励函数和输出函数真值表（表5.22）。前3列由二进制状态表（表5.21）和J-K触发器的激励表（表5.19）得到，最后1列由二进制状态表（表5.22）得到。

表 5.21 二进制状态表

现 态 $y_2 \ y_1$	次态 $y_2^{n+1} y_1^{n+1}$ / 输出 Z	
	x=0	x=1
0 0	11/0	01/0
0 1	00/0	00/1
1 1	00/1	10/1
1 0	01/0	11/0

表 5.19 J-K 触发器激励表

$Q \rightarrow Q^{n+1}$	J	K
0 0	0	d
0 1	1	d
1 0	d	1
1 1	d	0

$y_2 = 0 \rightarrow y_2^{n+1} = 1$, 要求: JK=1 d
 $y_1 = 0 \rightarrow y_1^{n+1} = 1$, 要求: JK=1 d

$y_2 = 1 \rightarrow y_2^{n+1} = 1$, 要求: JK=d 0
 $y_1 = 1 \rightarrow y_1^{n+1} = 0$, 要求: JK=d 1

表 5.22 激励函数和输出函数真值表

输入和现态 x $y_2 \ y_1$			激励函数 $J_2 \ K_2 \ J_1 \ K_1$				输出函数 Z
0	0	0	1	d	1	d	0
0	0	1	0	d	d	1	0
0	1	0	d	1	1	d	0
0	1	1	d	1	d	1	1
1	0	0	0	d	1	d	0
1	0	1	0	d	d	1	1
1	1	0	d	0	1	d	0
1	1	1	d	0	d	1	1

- **例5.11：**设计一个用于引爆控制的**同步时序逻辑电路**。该电路有一个输入端 x 和一个输出端 z 。平时输入 x 始终为0，一旦需要引爆，则从 x 端连续输入4个“1”（不被“0”间断）。电路收到第4个“1”后，在输出端产生一个“1”信号点火引爆，该电路连同引爆装置一起被炸毁。试建立该电路的**Mealy型原始状态图**和**原始状态表**。

• 解：

- 该电路实际上是一个“**1**”序列**计数器**。该电路有两个约束条件：（1）一旦输入出现1，则一定是连续的“1”（2）输出端产生“1”后，电路自毁，此时不再存在次态问题。
- 因此，可以得到该电路的**原始状态图**（也称不完全确定原始状态图）和**原始状态表**（也称不完全确定原始状态表）。




图 5.33 原始状态图

D状态时，输入 $x=1$ 的情况，此时输出 $z=1$ ，并且电路将自毁，因此用 d 表示次态可以是任意

B、C、D状态时，因为不可能出现输入 $x=0$ 的情况，因此用 d 表示次态可以是任意， $0/d$ 表示输出可以是任意

表 5.23 原始状态表

现 态	次态/输出	
	$x=0$	$x=1$
A	A/0	B/0
B	d/d	C/0
C	d/d	D/0
D	d/d	d/1

• **例5.12：化简表5.24所示的原始状态表。**

• 解：

- (1) 作隐含表（表5.36），寻找相容状态对。
 - 由表5.36可知有7个相容状态对：**(A,B)、(A,C)、(A,D)、(A,E)、(B,D)、(C,D)、(C,E)**。
- (2) 作状态合并图（图5.37），找出最大相容类。
 - 图5.37中的7条线对应7个相容状态对，由图5.37得到**3个最大相容类**：**{A,B,D}、{A,C,D}、{A,C,E}**（对应图5.37中的3个三角形）。
- (3) 作闭覆盖表（表5.25），找出最小闭覆盖。
 - 由表5.25可知，**最小闭覆盖**由最大相容类**{A,B,D}、{A,C,E}**组成。
- (4) 状态合并，作出最小化状态表（最简状态表）。
 - 假设分别用a、b表示2个最大相容类**{A,B,D}、{A,C,E}**，则得到**最小化状态表**（最简状态表，表5.26）。

表 5.24 原始状态表

现态	次态/输出	
	x=0	x=1
A	d/d	A/d
B	B/0	C/1
C	d/1	D/0
D	B/d	d/d
E	C/1	A/0

B	AC			
C	AD	×		
D	✓	✓	✓	
E	✓	×	AD	BC
	A	B	C	D

图 5.36 隐含表




图 5.37 状态合并图

最大相容类{A,C,D}可以去掉，因为最大相容类{A,B,D}、{A,C,E}已经包含了5个状态（覆盖），并且{A,C,D}的闭合（B、AD）包含在{A,B,D}、{A,C,E}中

表 5.25 闭覆盖表

最大相容类	覆盖					闭合	
	A	B	C	D	E	x=0	x=1
ABD	A	B		D		B	AC
ACD	A		C	D		B	AD
ACE	A		C		E	C	AD

表 5.26 最小化状态表

现态	次态/输出	
	x=0	x=1
{A,B,D} a	{A,B,D} a/0	{A,C,E} b/1
{A,C,E} b	{A,C,E} b/1	{A,B,D} a/0

• **例5.13：化简**表5.27所示的原始状态表。

• **解：**

- (1) 作隐含表（表5.38）找相容状态
 - 由表5.38可知有7个相容类： $\{A,B\}$ 、 $\{A,C\}$ 、 $\{A,D\}$ 、 $\{A,E\}$ 、 $\{B,C\}$ 、 $\{C,D\}$ 、 $\{D,E\}$ 。
- (2) 作状态合并图（图5.39），找最大相容类。
 - 图5.39中的7条线对应7个相容类，由图5.39得到3个最大相容类： $\{A,B,C\}$ 、 $\{A,C,D\}$ 、 $\{A,D,E\}$ （对应图5.39中的3个三角形）。
- (3) 作闭覆盖表（表5.28）找最小闭覆盖。
 - 由表5.28可知，最小闭覆盖由3个最大相容类： $\{A,B,C\}$ 、 $\{A,C,D\}$ 、 $\{A,D,E\}$ 组成。
- (4) 状态合并，作出最小化状态表。
 - 假设分别用a、b、c表示3个最大相容类 $\{A,B,C\}$ 、 $\{A,C,D\}$ 、 $\{A,D,E\}$ ，则得到**最小化状态表**（表5.29）。

表 5.27 原始状态表

现态	次态/输出	
	x=0	x=1
A	D/d	A/0
B	E/0	A/d
C	D/0	B/0
D	C/d	C/d
E	d/1	B/d

B	DE			
C	AB	AB DE		
D	CD	CE	BC	
E	AB	AC	BC	
	A	B	C	D

图 5.38 隐含表




图 5.39 状态合并图

表 5.28 闭覆盖表

最大相容类	覆盖					闭合	
	A	B	C	D	E	x=0	x=1
ABC	A	B	C			DE	AB
ACD	A		C	D		CD	ABC
ADE	A			D	E	CD	ABC

表 5.29 最小化状态表

现态	次态/输出	
	x=0	x=1
$\{A,B,C\}$ a	c/0	a/0
$\{A,C,D\}$ b	b/0	a/0
$\{A,D,E\}$ c	b/1	a/0

- **例5.14：**用T触发器作为存储单元，**设计一个2位二进制减1计数器**。电路的工作状态受输入信号x控制，当x=0时，电路状态不变；当x=1时，在时钟脉冲作用下进行减1计数。计数器有一个输出端Z，当产生借位时，Z=1；否则，Z=0。

• 解：

— (1) 作出状态图和状态表

- 因为是2位二进制减1计数器，因此用 y_2 、 y_1 表示状态变量。状态图如图5.40所示，状态表如表5.32所示。




图 5.40 状态图

表 5.32 状态表

现 态 $y_2 \quad y_1$		次态 $y_2^{n+1} y_1^{n+1}$ / 输出 Z	
		x=0	x=1
0	0	00/0	11/1
0	1	01/0	00/0
1	1	11/0	10/0
1	0	10/0	01/0

状态图的起点为现态（4个圆圈），终点为次态（4个圆圈），连线上的信号为输入/输出（x/Z）

状态表的输入为现态（ y_2 、 y_1 ）和电路的输入（x），输出为次态（ y_2^{n+1} 、 y_1^{n+1} ）和电路的输出Z

- **例5.15：**设计一个2位串行输入、并行输出**双向移位寄存器**。该寄存器有 x_1 和 x_2 两个输入端，其中 x_2 为控制端，用于控制移位方向， x_1 为数据输入端。当 $x_2=0$ 时， x_1 往寄存器高位串行送数，寄存器中的数据从高位移向低位；当 $x_2=1$ 时， x_1 往寄存器低位串行送数，寄存器中的数据从低位移向高位。寄存器的输出为触发器状态本身。

解：

— (1) 作出状态图和状态表。

- 因为是2位移位寄存器，因此有2个状态变量。状态图如图5.43所示，二进制状态表如表5.33所示。




图 5.43 状态图

状态图的起点为现态（4个圆圈），终点为次态（4个圆圈），连线上的信号为输入（ x_2 、 x_1 ）




表 5.33 二进制状态表

现 态		次 态 $y_2^{n+1} y_1^{n+1}$			
		$x_2 x_1 = 00$	$x_2 x_1 = 01$	$x_2 x_1 = 11$	$x_2 x_1 = 10$
y_2	y_1				
0	0	0 0	1 0	0 1	0 0
0	1	0 0	1 0	1 1	1 0
1	1	0 1	1 1	1 1	1 0
1	0	0 1	1 1	0 1	0 0

状态表的输入为现态（ y_2 、 y_1 ）和电路的输入（ x_2 、 x_1 ），输出为次态（ y_2^{n+1} 、 y_1^{n+1} ）

$x_2 x_1 = 00$: $x_2=0$, 左移, 移入的数据 $x_1=0$, 因此:
现态=00, 次态=00
现态=01, 次态=00
现态=11, 次态=01
现态=10, 次态=01

$x_2 x_1 = 01$: $x_2=0$, 左移, 移入的数据 $x_1=1$, 因此:
现态=00, 次态=10
现态=01, 次态=10
现态=11, 次态=11
现态=10, 次态=11

$x_2 x_1 = 10$: $x_2=0$, 右移, 移入的数据 $x_1=0$, 因此:
现态=00, 次态=00
现态=01, 次态=10
现态=11, 次态=10
现态=10, 次态=00

$x_2 x_1 = 11$: $x_2=1$, 右移, 移入的数据 $x_1=1$, 因此:
现态=00, 次态=01
现态=01, 次态=11
现态=11, 次态=11
现态=10, 次态=01

- **例5.16:** 用J-K触发器作为存储单元，设计一个“101”序列检测器。假设该电路有一个输入 x 和一个输出 Z ，当随机输入信号中出现“101”序列时，输出一个“1”信号。典型输入/输出序列如下：

输入 x 0 0 1 0 1 0 1 1 0 1 0 0
 输出 Z 0 0 0 0 1 0 1 0 0 1 0 0

解：

- 假设用Moore型电路实现给定的序列检测器。
- (1) 作出状态图和状态表。设初始状态为A，根据题目要求，可以得到状态图如图5.46所示，状态表如表5.34所示。



图 5.46 状态图

表 5.34 状态表

现 态	次 态		输 出 Z
	x=0	x=1	
A	A	B	0
B	C	D	0
C	A	D	0
D	C	B	1

状态图的起点为现态（4个圆圈，圆圈中的值为状态和输出 Z ，状态/ Z ），终点为次态（4个圆圈），连线上的信号为输入（ x ）

状态表的输入为现态（A、B、C、D）和电路的输入（ x ），输出为次态（A、B、C、D）和电路的输出 Z

- (2) 状态化简。表5.34已经是**最小化状态表**（最简状态表）。

- **例5.17：**设计一个串行输入3位二进制码的**奇偶检测器**。该电路从输入端x串行输入二进制代码，每3位为一组，当3位代码中含1的个数为偶数时，输出Z=1，平时Z=0。

解：

— 假设采用**Mealy型**电路实现给定的功能。

— (1) 建立原始状态图和原始状态表。设初始状态为A，根据题目要求，可以得到原始状态图如图5.49所示（注：000也表示一个状态，原始状态表如表5.37所示，共有**7个不同状态**。

— (2) 状态化简。用隐含表法化简表5.38的**最小化状态表**（最简状态表），由7个状态简化为**5个状态**。




图 5.49 原始状态图

现 态	次态/输出	
	x=0	x=1
A	B/0	C/0
B	D/0	E/0
C	F/0	G/0
D	A/1	A/0
E	A/0	A/1
F	A/0	A/1
G	A/1	A/0

表 5.38 最小化状态表		
现 态	次态/输出	
	x=0	x=1
A	B/0	C/0
B	D/0	E/0
C	E/0	D/0
D	A/1	A/0
E	A/0	A/1

状态图的起点为现态（7个圆圈），终点为次态（7个圆圈），连线上的信号为输入/输出（x/Z）

状态表的输入为现态（A、B、C、D、E、F、G）和电路的输入（x），输出为次态（A、B、C、D、E、F、G）和电路的输出Z

第5章习题答案

5.1 简述时序逻辑电路与组合逻辑电路的主要区别。

- 答：

- 时序逻辑电路的输出不仅与电路当前时刻的输入有关，还与电路过去时刻的输入相关。
- 组合逻辑电路的输出只与电路当前时刻的输入有关，与电路过去时刻的输入无关。


习题 (P151-P153)

5.2 作出与表 5.41 所示状态表对应的状态图。

表 5.41 状态表

现 态	次态 $y_2^{n+1}y_1^{n+1}$ /输出 Z			
	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
A	B/0	B/0	A/1	B/0
B	B/0	C/1	A/0	D/1
C	C/0	B/0	D/0	A/0
D	A/0	A/1	C/0	C/0

答:



连线上的xx/x分别表示输入 x_2x_1 和输出 Z

习题 (P151-P153)

5.3 已知状态图如图 5.54 所示,输入序列为 $x=11010010$,设初始状态为 A,求状态和输出响应序列。




图 5.54 状态图

• 答:

- 状态响应序列: **AABCBB CB**
- 输出响应序列: **00001001**

输入x	1 1 0 1 0 0 1 0
状态 (初始状态为A)	A A B C B B C B
输出	0 0 0 0 1 0 0 1

习题 (P151-P153)

5.4 分析图 5.55 所示逻辑电路。假定电路初始状态为“00”，说明该电路逻辑功能。




图 5.55 逻辑电路

• 答:

— 首先根据电路图得到输出函数和激励函数的逻辑公式:

$$\bullet \quad Z = x \cdot y_1 \cdot y_2 \quad J_2 = x \cdot y_1 \quad K_2 = /x \quad J_1 = x \quad K_1 = /x$$




图 5.55 逻辑电路

— 根据输出函数和激励函数的逻辑公式、J-K触发器的功能表，得到状态表；根据状态表画出状态图。

— 由状态图可知，该电路是“111.....”序列检测器（至少要有3个1；3个1出现后输出1；之后如果仍然是1，继续输出1；如果是0，则重新检测）。


状态表

y_2	y_1	x	J_2	K_2	J_1	K_1	y_2^{n+1}	y_1^{n+1}	Z
0	0	0	0	1	0	1	0	0	0
0	0	1	0	0	1	0	0	1	0
0	1	0	0	1	0	1	0	0	0
0	1	1	1	0	1	0	1	1	0
1	0	0	0	1	0	1	0	0	0
1	0	1	0	0	1	0	1	1	0
1	1	0	0	1	0	1	0	0	0
1	1	1	1	0	1	0	1	1	1

第1、2、3列直接给出，第4、5、6、7、10列根据逻辑公式得到，第8、9列根据表3.23得到

表 3.23 钟控 J-K 触发器功能表

J	K	Q^{n+1}	功能说明
0	0	Q	不变
0	1	0	置0
1	0	1	置1
1	1	$\bar{Q}$	翻转



状态图





图 5.55 逻辑电路

习题 (P151-P153)

5.5 分析图 5.56 所示逻辑电路,说明该电路功能。




图 5.56 逻辑电路

• 答：

— 首先根据电路图得到输出函数和激励函数的逻辑公式：

$$\bullet \quad Z = x \cdot y_1 / y_2 + x \cdot y_1 \cdot y_2 \quad D_2 = x / y_1 + x / y_2 \cdot y_1 \quad D_1 = / (y_1 \cdot (x \oplus y_2))$$

— 根据输出函数和激励函数的逻辑公式、D触发器的功能表，得到状态表；根据状态表画出状态图。

— 由状态图可知，该电路是一个**三进制可逆计数器**。 $x=0$ 时，加1计数（00、01、11、00、01、11……，状态变为11时，输出=1）； $x=1$ ，减1计数（00、11、01、00、11、01……，状态变为00时，输出=1）。





图 5.56 逻辑电路

状态表

y_2	y_1	x	D_2	D_1	y_2^{n+1}	y_1^{n+1}	Z
0	0	0	0	1	0	1	0
0	0	1	1	1	1	1	1
0	1	0	1	1	1	1	0
0	1	1	0	0	0	0	0
1	0	0	0	1	0	1	0
1	0	1	1	1	1	1	0
1	1	0	0	0	0	0	1
1	1	1	0	1	0	1	0



状态图

表 3.20 钟控 D 触发器的功能表

D	Q^{n+1}	功能说明
0	0	置 0
1	1	置 1

第1、2、3列直接给出，第4、5、8列根据逻辑公式得到，第6、7列根据表3.20得到





图 5.56 逻辑电路

图 5.57 逻辑电路

• 答:

— 首先根据电路图得到输出函数和激励函数的逻辑公式:

$$\bullet \quad Z = x \cdot y_1 \cdot y_2 + x \cdot y_1 \cdot y_2 \quad J_2 = K_2 = x \oplus y_1 \quad J_1 = K_1 = 1$$

— 根据输出函数和激励函数的逻辑公式、J-K触发器的功能表，得到状态表；根据状态表画出状态图。

— 由状态图可知，该电路是一个**模4可逆计数器**。 $x=0$ 时，加1计数（00、01、10、11、00、01、10、11.....，状态变为11时，输出=1）； $x=1$ ，减1计数（00、11、10、01、00、11、10、01.....，状态变为00时，输出=1）。





图 5.57 逻辑电路

状态表

y_2	y_1	x	J_2	K_2	J_1	K_1	y_2^{n+1}	y_1^{n+1}	Z
0	0	0	0	0	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1
0	1	0	1	1	1	1	1	0	0
0	1	1	0	0	1	1	0	0	0
1	0	0	0	0	1	1	1	1	0
1	0	1	1	1	1	1	0	1	0
1	1	0	1	1	1	1	0	0	1
1	1	1	0	0	1	1	1	0	0



状态图

表 3.23 钟控 J-K 触发器功能表

J	K	Q^{n+1}	功能说明
0	0	Q	不变
0	1	0	置 0
1	0	1	置 1
1	1	$\bar{Q}$	翻转

第1、2、3列直接给出，第4、5、6、7、10列根据逻辑公式得到，第8、9列根据表3.23得到





图 5.57 逻辑电路


习题 (P151-P153)

5.7 作出“0101”序列检测器的 Mealy 型状态图和 Moore 型状态图。典型输入/输出序列如下。

输入 x	1	1	0	1	0	1	0	1	0	0	1	1
输出 Z	0	0	0	0	0	1	0	1	0	0	0	0




• 答:



连线上的
x/x分别表
示输入和
输出

Mealy型状态图



圆圈中的x/x分
别表示状态和输
出，连线上的x
表示输入

Moore型状态图

习题 (P151-P153)


5.8 设计一个代码检测器,该电路从输入端 x 串行输入余 3 码(先低位后高位),当出现非法数字时,电路输出 Z 为 1,否则输出为 0。试作出 Mealy 型状态图。

• 答:

- 余3码的非法数字是: 0000、0001、0010、0101、1110、1111。因为是先低位后高位,因此输入的非法数字应该是: 0000、0001、0101、1011、0111、1111。
- 根据题目要求,可以得到右下角 Mealy 型状态图。

表 1.3 常用的 3 种 BCD 码

十进制字符	8421 码	2421 码	余3码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100



习题 (P151-P153)

5.9 化简表 5.42 所示原始状态表。

表 5.42 状态表

现 态	次 出	
	x=0	x=1
A		C/0
B		F/0
C		G/0
D	A/0	C/0
E	A/0	A/1
F	C/0	E/0
G	A/0	B/1

习题 (P151-P153)

5.10 化简表 5.43 所示不完全确定原始状态表。

表 5.43 状态表

现 态	次/输出	
	x=0	x=1
A	D/0	C/0
B	A/1	E/d
C	d/d	E/1
D	A/0	C/0
E	B/1	C/d

习题 (P151-P153)

5.11 按照相邻法编码原则对表 5.44 进行状态编码。




表 5.44 状态表

现	次态/输出	
	x=0	x=1
A	A/0	B/0
B	B/0	B/0
C	D/1	C/0
D	B/1	A/0

习题 (P151-P153)

5.12 分别用 D、T、J-K 触发器作为同步时序逻辑电路的存储元件,实现表 5.45 所示二进制状态表的功能。试写出激励函数和输出函数表达式,比较采用哪种触发器可使电路最简。

表 5.45 状态表

现 态 $y_2 \quad y_1$		次态 $y_2^{n+1} y_1^{n+1}$ / 输出 Z	
		$x=0$	$x=1$
0	0	01/0	10/0
0	1	11/0	10/0
1	1	10/1	01/0
1	0	00/1	11/1

• 答:

— 由状态表和D触发器的激励表，得到激励表。由激励表，画出卡诺图。由卡诺图得到激励函数和输出函数:

$$D_2 = x \cdot y_1 + \bar{x} \cdot y_1 + x \cdot \bar{y}_2 = x \oplus y_1 + x \cdot \bar{y}_2$$

$$D_1 = \bar{x} \cdot \bar{y}_2 + x \cdot y_2 = x \oplus \bar{y}_2$$

$$Z = \bar{x} \cdot y_2 + y_2 \cdot \bar{y}_1 = (\bar{x} + \bar{y}_1) \cdot y_2$$

表 5.45 状态表

现 态 $y_2 \ y_1$		次态 $y_2^{n+1} y_1^{n+1}$ / 输出 Z	
		x=0	x=1
0 0		01/0	10/0
0 1		11/0	10/0
1 1		10/1	01/0
1 0		00/1	11/1

表 5.18 D 触发器激励表

Q	$\rightarrow Q^{n+1}$	D
0	0	0
0	1	1
1	0	0
1	1	1

激励表

x	y_2	y_1	y_2^{n+1}	y_1^{n+1}	D_2	D_1	Z
0	0	0	0	1	0	1	0
0	0	1	1	1	1	1	0
0	1	0	0	0	0	0	1
0	1	1	1	0	1	0	1
1	0	0	1	0	1	0	0
1	0	1	1	0	1	0	0
1	1	0	1	1	1	1	1
1	1	1	0	1	0	1	0

		A			
		00	01	11	10
C	0	m_0 0	m_1 0	m_3 1	m_2 1
	1	m_4 1	m_5 1	m_7 0	m_6 1

D_2

		A			
		00	01	11	10
C	0	m_0 1	m_1 0	m_3 1	m_2 0
	1	m_4 1	m_5 0	m_7 1	m_6 0

D_1

		A			
		00	01	11	10
C	0	m_0 0	m_1 1	m_3 1	m_2 0
	1	m_4 0	m_5 1	m_7 0	m_6 0

Z

- 由状态表和T触发器的激励表，得到激励表。由激励表，画出卡诺图。由卡诺图得到激励函数和输出函数：

- $T_2 = /x \cdot y_2 \cdot /y_1 + x \cdot /y_2 + /y_2 \cdot y_1 + x \cdot y_1$
- $T_1 = /x \cdot /y_2 \cdot /y_1 + x \cdot y_2 \cdot /y_1 + /x \cdot y_2 \cdot y_1 + x \cdot /y_2 \cdot y_1$
- $Z = /x \cdot y_2 + y_2 \cdot /y_1 = (/x + /y_1) \cdot y_2$

表 5.45 状态表




现 态 $y_2 \ y_1$	次态 $y_2^{n+1} y_1^{n+1}$ / 输出 Z	
	x=0	x=1
0 0	01/0	10/0
0 1	11/0	10/0
1 1	10/1	01/0
1 0	00/1	11/1

表 5.20 T 触发器激励表

Q	$\rightarrow Q^{n+1}$	T
0	0	0
0	1	1
1	0	1
1	1	0

激励表

x	y_2	y_1	y_2^{n+1}	y_1^{n+1}	T_2	T_1	Z
0	0	0	0	1	0	1	0
0	0	1	1	1	1	0	0
0	1	0	0	0	1	0	1
0	1	1	1	0	0	1	1
1	0	0	1	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	1	1	0	1	1
1	1	1	0	1	1	0	0



- 由状态表和**J-K触发器**的激励表，得到激励表。由激励表，画出卡诺图。由卡诺图得到激励函数和输出函数：

- $J_2 = x + y_1$
- $J_1 = /x \cdot /y_2 + x \cdot y_2 = x \oplus /y_2$
- $Z = /x \cdot y_2 + y_2 \cdot /y_1 = (/x + /y_1) \cdot y_2$

$$K_2 = x \cdot y_1 + /x \cdot /y_1 = x \oplus /y_1$$

$$K_1 = x \cdot /y_2 + /x \cdot y_2 = x \oplus y_2$$

- 可见**J-K触发器**的电路最简。

表 5.45 状态表






现 态 $y_2 \ y_1$	次态 $y_2^{n+1} y_1^{n+1}$ / 输出 Z	
	$x=0$	$x=1$
0 0	01/0	10/0
0 1	11/0	10/0
1 1	10/1	01/0
1 0	00/1	11/1

表 5.19 J-K 触发器激励表

$Q \rightarrow Q^{n+1}$	J	K
0 → 0	0	d
0 → 1	1	d
1 → 0	d	1
1 → 1	d	0

激励表


x	y_2	y_1	y_2^{n+1}	y_1^{n+1}	J_2	K_2	J_1	K_1	Z
0	0	0	0	1	0	d	1	d	0
0	0	1	1	1	1	d	d	0	0
0	1	0	0	0	d	1	0	d	1
0	1	1	1	0	d	0	d	1	1
1	0	0	1	0	1	d	0	d	0
1	0	1	1	0	1	d	d	1	0
1	1	0	1	1	d	0	1	d	1
1	1	1	0	1	d	1	d	0	0



– 3个触发器的电路图如下：

• (1) 采用D触发器：

- $D_2 = x \oplus y_1 + x \cdot y_2$
- $D_1 = x \oplus y_2$
- $Z = (/x + /y_1) \cdot y_2$





• (2) 采用T触发器：

- $T_2 = /x \cdot y_2 \cdot /y_1 + x \cdot /y_2 + /y_2 \cdot y_1 + x \cdot y_1$
- $T_1 = /x \cdot /y_2 \cdot /y_1 + x \cdot y_2 \cdot /y_1 + /x \cdot y_2 \cdot y_1 + x \cdot /y_2 \cdot y_1$
- $Z = (/x + /y_1) \cdot y_2$

• (3) 采用J-K触发器：

- $J_2 = x + y_1$
 - $J_1 = x \oplus y_2$
 - $Z = (/x + /y_1) \cdot y_2$
- $K_2 = x \oplus /y_1$
 $K_1 = x \oplus y_2$



习题 (P151-P153)

5.13 已知某同步时序逻辑电路的激励函数和输出函数表达式为

$$D_2 = \bar{x}y_2 + xy_2\bar{y}_1$$

$$D_1 = \bar{x}y_2 + y_2\bar{y}_1 + x\bar{y}_2y_1$$

$$Z = y_2$$

• 试求出改用 J-K 触发器作为存储元件的最简电路。

- 答：
 - (1) 首先得到状态表。
 - 状态表的前3列直接给出；由逻辑公式得到状态表的第4、5、8列；再由D触发器的功能表得到状态表的第6、7列。

$$D_2 = \bar{x}y_2 + xy_2\bar{y}_1$$

$$D_1 = \bar{x}y_2 + y_2\bar{y}_1 + x\bar{y}_2y_1$$

$$Z = y_2$$

表 3.20 钟控 D 触发器的功能表

D	Q^{n+1}	功 能 说 明
0	0	置 0
1	1	置 1

状态表

x	y_2	y_1	D_2	D_1	y_2^{n+1}	y_1^{n+1}	Z
0	0	0	0	1	0	1	0
0	0	1	1	1	1	1	0
0	1	0	0	0	0	0	1
0	1	1	1	0	1	0	1
1	0	0	1	0	1	0	0
1	0	1	1	0	1	0	0
1	1	0	1	1	1	1	1
1	1	1	0	1	0	1	1

- (2) 然后由状态表和J-K触发器的激励表，得到采用J-K触发器的激励表（下表中的第8、9、10、11列）。

激励表

x	y ₂	y ₁	D ₂	D ₁	y ₂ ⁿ⁺¹	y ₁ ⁿ⁺¹	J ₂	K ₂	J ₁	K ₁	Z
0	0	0	0	1	0	1	0	d	1	d	0
0	0	1	1	1	1	1	1	d	d	0	0
0	1	0	0	0	0	0	d	1	0	d	1
0	1	1	1	0	1	0	d	0	d	1	1
1	0	0	1	0	1	0	1	d	0	d	0
1	0	1	1	0	1	0	1	d	d	1	0
1	1	0	1	1	1	1	d	0	1	d	1
1	1	1	0	1	0	1	d	1	d	0	0

表 5.19 J-K 触发器激励表

Q	→ Q ⁿ⁺¹	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

- (3) 根据激励表，画出卡诺图；根据卡诺图，得到逻辑公式：





— $J_2 = x + y_1$

— $K_2 = x \cdot y_1 + /x \cdot /y_1 = x \oplus y_1$

— $J_1 = x \cdot /y_2 + /x \cdot y_2 = x \oplus y_2$


— $K_1 = x \cdot /y_2 + /x \cdot y_2 = x \oplus y_2$

— $Z = y_2$



• (4) 根据逻辑公式，画出电路图：


- $J_2 = x + y_1$ $K_2 = x \oplus y_1$
- $J_1 = x \oplus y_2$ $K_1 = x \oplus y_2$
- $Z = y_2$



$$D_2 = \bar{x}y_2 + xy_2\bar{y}_1$$

$$D_1 = \bar{x}y_2 + y_2\bar{y}_1 + x\bar{y}_2y_1$$

$$Z = y_2$$



习题 (P151-P153)

5.14 设计一个能对两个二进制数 $X=x_1x_2\cdots x_n$ 和 $Y=y_1y_2\cdots y_n$ 进行比较的同步时序逻辑电路,其中, X 、 Y 串行地输入到电路的 x 、 y 输入端。比较从 x_1 、 y_1 开始,依次进行到 x_n 、 y_n 。电路有两个输出 Z_x 和 Z_y ,若比较结果 $X>Y$,则 Z_x 为 1, Z_y 为 0;若 $X<Y$,则 Z_x 为 0, Z_y 为 1;若 $X=Y$,则 Z_x 和 Z_y 都为 1。要求用尽可能少的状态数作出状态图和状态表,并用尽可能少的逻辑门和触发器(采用 J-K 触发器)实现其功能。



习题 (P151–P153)

5.15 用 T 触发器作为存储元件,设计一个 8421 码十进制加 1 计数器。



第6章 异步时序逻辑电路

- 6.1 异步时序逻辑电路的特点与分类
- 6.2 脉冲异步时序逻辑电路
- 6.3 电平异步时序逻辑电路

第6章主要内容

- 异步时序逻辑电路的**特点**:
 - ① 电路中没有统一的时钟脉冲信号同步，电路状态的改变是外部输入信号变化直接作用的结果。
 - ② 在状态转移过程中，各存储元件的状态变化不一定发生在同一时刻，不同状态的维持时间不一定相同，并且可能出现非稳定状态。
 - ③ 在研究异步时序逻辑电路时，对输入信号的形式有所区分，无论输入信号是脉冲信号还是电平信号，对其变化过程均有一定约束。
- 根据**输入信号形式**，异步时序逻辑电路**分为**:
 - ① **脉冲**异步时序逻辑电路：其存储电路由触发器组成（可以是钟控触发器，也可以是非钟控触发器），电路输入信号为脉冲信号。
 - ② **电平**异步时序逻辑电路：其存储电路由延迟元件组成（可以是专用的延迟元件，或者利用电路本身固有的延迟），通过延迟加反馈实现记忆功能，电路输入信号为电平信号。
- 脉冲异步时序逻辑电路的输入脉冲信号（即**输入信号x**）必须满足如下的**约束条件**:
 - ① 输入脉冲的宽度，必须保证触发器可靠翻转。
 - ② 输入脉冲的间隔，必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。
 - ③ **不允许在两个或两个以上输入端同时出现脉冲**（这可能导致电路产生错误的状态转移）。
- **Mealy**型脉冲异步时序逻辑电路的输出通常是**脉冲信号**（因为输出是输入和状态的函数，而输入是脉冲信号，因此输出也会是脉冲信号）。
- **Moore**型脉冲异步时序逻辑电路的输出是**电平信号**（因为输出仅仅是状态的函数，因此输出是电平信号）。

- 脉冲异步时序逻辑电路的分析过程与同步时序逻辑电路（第5章）基本相同，分析步骤如下：

- ① 根据电路，写出输出函数和激励函数表达式。
- ② 根据激励函数以及触发器的功能表，列出电路次态真值表（或次态方程组）。
- ③ 根据次态真值表（或次态方程组）以及输出函数，作出状态表和状态图。
- ④ 拟定一典型输入序列，画出时间图，并用文字描述电路的逻辑功能。

- 脉冲异步时序逻辑电路分析与同步时序逻辑电路分析的区别：

- ① 当存储元件采用钟控触发器时，应将触发器的时钟控制端作为激励函数处理。
- ② 由于不允许两个或两个以上输入端同时出现脉冲，加之输入端无脉冲出现时电路状态不会发生变化。因此，分析时可以排除这些情况，从而使分析过程中使用的图、表简化。

- 脉冲异步时序逻辑电路的设计过程与同步时序逻辑电路（第5章）基本相同，设计步骤如下：

- ① 根据要求形成原始状态图和原始状态表。
- ② 对原始状态表进行化简，得到最简状态表（最小状态表）。
- ③ 对最简状态表进行状态编码，得到二进制状态表。
- ④ 确定触发器的类型和数目。
- ⑤ 根据二进制状态表，确定触发器的激励表，确定激励函数和输出函数。
- ⑥ 根据激励函数和输出函数，画出电路图。

- 脉冲异步时序逻辑电路设计与同步时序逻辑电路设计不同的地方：

- ① 由于不允许两个或两个以上输入端同时为1，所以在形成原始状态图和原始状态表时，若有多个输入信号，则只需考虑多个输入信号中仅有一个为1的情况，从而使问题的描述得以简化。此外，在确定激励函数和输出函数时，可将两个或两个以上输入同时为1的情况，作为无关条件处理，这将有利于函数的简化。
- ② 由于电路中没有统一的时钟脉冲，因此当存储电路采用钟控触发器时，触发器的时钟端是作为激励函数处理的，因此需要对触发器的激励表做适当的修改（表6.5至6.8）。在要求触发器状态保持不变时（0→0，或1→1），通常采用CP=0、输入端=d的方式进行处理。

- 电平异步时序逻辑电路的结构模型：

- 包括组合电路和存储电路，存储电路由反馈回路中的延迟元件构成，延迟元件一般不用专门插入延迟线，而是利用组合电路本身固有的分布延迟在反馈回路中的“集总”。




图 6.14 电平异步时序逻辑电路的结构模型

- 电平异步时序逻辑电路的分析步骤：

- ① 根据电路写出输出函数和激励函数表达式。
- ② 作出流程表。
- ③ 作出总态图或时间图。
- ④ 说明电路逻辑功能。

- 电平异步时序逻辑电路的竞争（类似组合逻辑电路中的险象）：

- 实际电路中，各反馈回路之间的延迟是不相同的，这样可能会导致竞争。
- 所谓竞争是指当输入信号变化引起电路中两个或两个以上状态变量发生变化时，由于各反馈回路延迟时间的不同，使状态变量的变化有先有后，而导致不同状态响应过程的现象。
- 若竞争的结果最终能到达预定的稳态，则称为非临界竞争（状态转移可预测）。若竞争的结果使电路到达不同的稳态，即状态转移不可预测，则称为临界竞争（状态转移不可预测）。

- 电平异步时序逻辑电路的**设计步骤**:

- ① 根据设计要求, 建立原始流程表。
- ② 化简原始流程表, 得到最简流程表。
- ③ 状态编码, 得到二进制制流程表。
- ④ 根据二进制制流程表, 求出激励状态和输出函数表达式。
- ⑤ 画出逻辑电路图。

- **建立原始流程表**。具体过程如下:

- (1) 画出典型输入/输出时间图, 并设立相应状态, 需要注意以下**3**点:
 - ① 符合题意, 即正确体现设计要求。
 - ② 满足电平异步时序逻辑电路不允许两个或两个以上输入信号同时改变的约束条件。
 - ③ 尽可能反映输入信号在各种取值下允许发生的变化。
- (2) 建立原始流程表, 具体包括:
 - ① 画出原始流程表, 并填入稳定状态和相应输出。
 - ② 填入非稳定状态并指定非稳定状态下的输出, 完善流程表。
 - ③ 填入无关状态和无关输出。

- **化简原始流程表**。原始流程表的化简过程与不完全确定状态表（见第5章的5.3.3小节）的化简过程相似，其一般步骤如下：

- ① 作隐含表，找出相容行。
- ② 作合并图，求出最大相容行类。
- ③ 从相容行类中选择一个最小闭覆盖。
- ④ 作出最简流程表。

- **状态编码**。为了避免反馈回路之间的临界竞争，保证电路可靠地实现预定功能。通常有3种状态编码方法。

- ① 相邻状态，相邻分配。
- ② 增加过渡状态，实现相邻分配。
- ③ 允许非临界竞争，避免临界竞争。

- **例6.1：**分析图6.2所示脉冲异步时序逻辑电路，指出该电路的功能。

• 解：

- 该电路属于**Mealy型**脉冲异步时序逻辑电路。
- (1) 根据电路图，写出**输出函数和激励函数**表达式：

- $Z = x \cdot y_2 \cdot y_1$
- $J_2 = K_2 = 1 \quad C_2 = y_1$
- $J_1 = K_1 = 1 \quad C_1 = x$




图 6.2 逻辑电路

- (2) 根据激励函数和J-K触发器的功能表，列出**次态真值表**（表6.1）：
 - 因为电路中的J-K触发器为下降沿触发， $x=0$ 时输入端无脉冲出现，因此表6.1中不需要给出 $x=0$ 的情况（只有4种情况）。
 - 表6.1中 $\downarrow$ 表示触发器的时钟端出现**下降沿**。

表 3.23 钟控 J-K 触发器功能表

J	K	Q^{n+1}	功能说明
0	0	Q	不变
0	1	0	置 0
1	0	1	置 1
1	1	$\bar{Q}$	翻转

表 6.1 次态真值表

输 入 x	现 态 $y_2 \quad y_1$		激励函数						次 态 $y_2^{n+1} \quad y_1^{n+1}$	
	J_2	K_2	C_2	J_1	K_1	C_1				
1	0	0	1	1	1	$\downarrow$			0	1
1	0	1	$\downarrow$	1	1	$\downarrow$			1	0
1	1	0	1	1	1	$\downarrow$			1	1
1	1	1	$\downarrow$	1	1	$\downarrow$			0	0

前3列直接给出

中间6列由激励函数得到

最后2列由触发器的功能表得到

- (3) 根据次态真值表和输出函数，作出状态表（表6.2），根据状态表画出状态图（图6.3）。

表 6.1 次态真值表

输入 x	现 态		激励函数						次 态	
	y_2	y_1	J_2	K_2	C_2	J_1	K_1	C_1	y_2^{n+1}	y_1^{n+1}
1	0	0	1	1		1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	0
1	1	0	1	1		1	1	1	1	1
1	1	1	1	1	1	1	1	1	0	0

表 6.2 状态表

现 态		次态 $y_2^{n+1}y_1^{n+1}$ / 输出 Z	
y_2	y_1	x=1	
0	0	0 1	/ 0
0	1	1 0	/ 0
1	0	1 1	/ 0
1	1	0 0	/ 1

状态表是次态真值表的简化版




图 6.3 状态图

- (4) 画出在某种典型输入信号下的时间图（图6.4）。根据时间图可知，当收到第4个输入脉冲时，电路产生一个进位输出脉冲。因此，该电路是一个“模4加1计数器”。




图 6.4 时间图

• 例6.2：分析图6.5所示的脉冲异步时序逻辑电路。

• 解：

— 该电路属于**Moore型**脉冲异步时序逻辑电路。

— (1) 根据电路图，写出**输出函数和激励函数**表达式：

- $Z = \overline{(y_2 + y_1)} = \overline{y_2} \cdot \overline{y_1}$
- $R_2 = \overline{(x_3 + x_2 \cdot y_1)} \quad S_2 = x_1$
- $R_1 = \overline{(x_1 + x_3 \cdot y_2 + x_2 \cdot y_1)} \quad S_1 = \overline{(x_2 \cdot y_2 \cdot y_1)}$




图 6.5 逻辑电路

— (2) 根据激励函数和与非门构成的基本**R-S**触发器功能表（表3.13），列出**次态真值表**（表6.3）：

- 表6.3中只需要列出输入分别为1的情况（ $x_1x_2x_3=100、010、001$ ），每种情况又有4种现态变化的情况（ $y_2y_1=00、01、10、11$ ），因此共12种情况。




表 3.13 与非门构成的基本
R-S 触发器功能表

R	S	Q^{n+1}	功能说明
0	0	d	不定
0	1	0	置 0
1	0	1	置 1
1	1	Q	不变

表 6.3 次态真值表

输 入			现 态		激励函数				次 态	
x_1	x_2	x_3	y_2	y_1	R_2	S_2	R_1	S_1	y_2^{n+1}	y_1^{n+1}
1	0	0	0	0	1	0	0	1	1	0
1	0	0	0	1	1	0	0	1	1	0
1	0	0	1	0	1	0	0	1	1	0
1	0	0	1	1	1	0	0	1	1	0
0	1	0	0	0	1	1	1	1	0	0
0	1	0	0	1	0	1	0	1	0	0
0	1	0	1	0	1	1	1	0	1	1
0	1	0	1	1	0	1	0	1	0	0
0	0	1	0	0	0	1	0	1	0	0
0	0	1	0	1	0	1	0	1	0	0
0	0	1	1	0	0	1	1	1	0	0
0	0	1	1	1	0	1	1	1	0	1

- (3) 根据次态真值表和输出函数，作出状态表（表6.4），根据状态表画出状态图（图6.6）。

表 6.3 次态真值表

输 入			现 态		激励函数				次 态	
x_1	x_2	x_3	y_2	y_1	R_2	S_2	R_1	S_1	y_2^{n+1}	y_1^{n+1}
1	0	0	0	0	1	0	0	1	1	0
1	0	0	0	1	1	0	0	1	1	0
1	0	0	1	0	1	0	0	1	1	0
1	0	0	1	1	1	0	0	1	1	0
0	1	0	0	0	1	1	1	1	0	0
0	1	0	0	1	0	1	0	1	0	0
0	1	0	1	0	1	1	1	0	1	1
0	1	0	1	1	0	1	0	1	0	0
0	0	1	0	0	0	1	0	1	0	0
0	0	1	0	1	0	1	0	1	0	0
0	0	1	1	0	0	1	1	1	0	0
0	0	1	1	1	0	1	1	1	0	1

表 6.4 状态表

现 态		次态 $y_2^{n+1} y_1^{n+1}$			输出
y_2	y_1	x_1	x_2	x_3	
0	0	10	00	00	0
0	1	10	00	00	1
1	0	10	11	00	0
1	1	10	00	01	0




图 6.6 状态图

- (4) 画出在某种典型输入信号下的时间图（图6.7）。根据时间图可知，当输入端按照 x_1 、 x_2 、 x_3 的顺序依次出现脉冲时，将产生一个“1”输出信号，其它情况输出为“0”。因此，该电路是一个“ $x_1 - x_2 - x_3$ ”序列检测器。




图 6.7 时间图

- **例6.3:** 用D触发器作为存储元件, 设计一个“ $x_1 - x_2 - x_2$ ”序列检测器。该电路有两个输入 (x_1 、 x_2) , 一个输出Z。仅当 x_1 输入一个脉冲后, x_2 连续输入两个脉冲时, 输出端Z由0变为1, 该1信号将一直维持到输入端 x_1 或 x_2 再出现脉冲时, 才由1变为0。其输入/输出时间图如图6.8所示。




图 6.8 时间图

- 解:
 - 该电路属于Moore型脉冲时序逻辑电路。
 - (1) 作出状态图 (图6.9) 和状态表 (表6.9)。




图 6.9 状态图

表 6.9 状态表

现 态	次 态		输 出 Z
	x_1	x_2	
A	B	A	0
B	B	C	0
C	B	D	0
D	B	A	1

- **例6.4：**用T触发器作为存储元件，设计一个**异步模8加1计数器**。该电路对输入端x出现的脉冲进行计数，当收到第8个脉冲时，输出端Z产生一个进位输出脉冲。

• 解：

- 该电路属于**Mealy型**脉冲异步时序逻辑电路
- (1) 作出**状态图** (图6.12) 和 **二进制状态表** (表6.13)。




图 6.12 状态图

表 6.13 二进制状态表

现 态 $y_3 y_2 y_1$	次态 $y_3^{n+1} y_2^{n+1} y_1^{n+1}$ / 输出 Z			
	x=1			
0 0 0	0	0	1	/ 0
0 0 1	0	1	0	/ 0
0 1 0	0	1	1	/ 0
0 1 1	1	0	0	/ 0
1 0 0	1	0	1	/ 0
1 0 1	1	1	0	/ 0
1 1 0	1	1	1	/ 0
1 1 1	0	0	0	/ 1

- **例6.5：**分析图6.17所示电平异步时序逻辑电路。
- 解：
 - 该电路属于**Moore**型（输出只与状态有关）。




图 6.17 逻辑电路

- **例6.6:** 某电平异步时序逻辑电路有两个输入端 x_1 和 x_2 ，一个输出端 Z 。输出与输入之间的关系为：只要 $x_1x_2=00$ ，则 $Z=0$ ，在此之后当 $x_1x_2=01$ 或 10 时， $Z=1$ ；只要 $x_1x_2=11$ ，则 $Z=1$ ，在此之后当 $x_1x_2=01$ 或 10 时， $Z=0$ 。作出该电路的原始流程表。

• 解：

— (1) 画出典型输入/输出时间图 (图 6.21)，并设立相应状态，共有6个稳定状态：

- 稳定状态①: $x_1x_2=00$
- 稳定状态②: $x_1x_2=11$
- 稳定状态③: $x_1x_2=01$
- 稳定状态④: $x_1x_2=10$
- 稳定状态⑤: $x_1x_2=01$
- 稳定状态⑥: $x_1x_2=10$




图 6.21 典型输入/输出时间图

• **例6.7：化简表6.22所示的原始流程表。**

• 解：

- ① 根据完整流程表（表6.22）作**隐含表**（表6.22），从隐含表中找出**相容行对**：(1,2)、(1,3)、(2,3)、(2,6)、(3,5)、(4,5)、(4,6)、(5,6)。
- ② 根据相容行对作**合并图**（图6.23），从合并图中找出**最大相容行类**：(1,2,3)、(4,5,6)、(3,5)、(2,6)。
- ③ 从最大相容行类中选择**最小闭覆盖**：(1,2,3)、(4,5,6)。
- ④ 将最小闭覆盖(1,2,3)、(4,5,6)分解为**最简流程表**，即可得到**最简流程表**（表6.23）。

表 6.22 完整流程表

二次状态 y	激励状态 Y/输出 Z			
	$x_1x_2=00$	$x_1x_2=01$	$x_1x_2=11$	$x_1x_2=10$
1	①/0	3/d	d/d	2/d
2	1/d	d/d	4/1	②/1
3	1/d	③/1	4/1	d/d
4	d/d	6/d	④/1	5/d
5	1/0	d/d	4/d	⑤/0
6	1/0	⑥/0	4/d	d/d

2	✓				
3	✓	✓			
4	2,5	2,5	3,6		
5	3,6	×	✓	✓	
6	3,6	✓	×	✓	✓
	1	2	3	4	5




图 6.23 合并图

表 6.23 最简流程表

二次状态 y	激励状态 Y/输出 Z			
	$x_1x_2=00$	$x_1x_2=01$	$x_1x_2=11$	$x_1x_2=10$
A	①/0	①/1	B/1	①/1
B	A/0	②/0	②/1	②/0

图 6.22 隐含表

- **例6.8:** 对表6.24所示流程表进行**状态编码**，作出二进制流程表。
- 解：
 - 首先，根据“**相邻状态，相邻分配**”的原则，作相邻状态图（图6.24）。
 - 根据状态相邻图，可以得到状态分配方案（图6.25），A、B、C、D分别用00、01、10、11表示。
 - 根据状态分配方案，得到二进制流程表（表6.25）。

表 6.24 流程表

二次状态 y	激励状态 Y			
	$x_2 x_1 = 00$	$x_2 x_1 = 01$	$x_2 x_1 = 11$	$x_2 x_1 = 10$
A	Ⓐ	Ⓐ	B	C
B	A	Ⓑ	Ⓑ	Ⓑ
C	Ⓒ	A	D	Ⓒ
D	C	Ⓓ	Ⓓ	Ⓓ




图 6.24 状态相邻图




图 6.25 状态分配方案

表 6.25 二进制流程表

二次状态 $y_2 \ y_1$		激励状态 $Y_2 Y_1$			
		$x_2 x_1 = 00$	$x_2 x_1 = 01$	$x_2 x_1 = 11$	$x_2 x_1 = 10$
A	0 0	Ⓐ	Ⓐ	01	10
B	0 1	00	Ⓑ	Ⓑ	Ⓑ
D	1 1	10	Ⓓ	Ⓓ	Ⓓ
C	1 0	Ⓒ	00	11	Ⓒ

- **例6.9：**对表6.26所示流程表进行**状态编码**，得到二进制流程表。

• **解：**

- 根据流程表，画出相邻状态图（图6.26）。因为状态之间的相邻关系出现了由奇数（3）个状态构成的环，此时需在状态A与状态C之间**增加一个过渡状态D**。增加过渡状态后的流程表6.27所示。增加过渡状态后的状态相邻图如图6.27所示。用00、01、11、10分别表示A、B、C、D状态，则可得二进制流程表（表6.28）。

表 6.26 流程表

二次状态 y	激励状态 Y			
	$x_2 x_1 = 00$	$x_2 x_1 = 01$	$x_2 x_1 = 11$	$x_2 x_1 = 10$
A	Ⓐ	B	C	Ⓐ
B	A	Ⓑ	Ⓑ	C
C	A	B	Ⓒ	Ⓒ




图 6.26 状态相邻图

表 6.28 二进制流程表

二次状态 y ₂ y ₁	激励状态 Y ₂ Y ₁			
	$x_2 x_1 = 00$	$x_2 x_1 = 01$	$x_2 x_1 = 11$	$x_2 x_1 = 10$
A 0 0	Ⓐ	01	10	Ⓐ
B 0 1	00	Ⓑ	Ⓑ	11
C 1 1	10	01	Ⓒ	Ⓒ
D 1 0	00	dd	11	dd

表 6.27 增加过渡状态后的流程表

二次状态 y	激励状态 Y			
	$x_2 x_1 = 00$	$x_2 x_1 = 01$	$x_2 x_1 = 11$	$x_2 x_1 = 10$
A	Ⓐ	B	D	Ⓐ
B	A	Ⓑ	Ⓑ	C
C	D	B	Ⓒ	Ⓒ
D	A	d	C	d




图 6.27 增加过渡状态后的状态相邻图

- **例6.10**：对表6.29所示流程表进行**状态编码**，得到二进制流程表。

• 解：

- 根据流程表作出状态相邻图（图6.28）。显然用2位二进制代码无法实现“相邻状态，相邻分配”。

表 6.29 流程表

二次状态 y	激励状态 Y				输 出 Z
	$x_2 x_1 = 00$	$x_2 x_1 = 01$	$x_2 x_1 = 11$	$x_2 x_1 = 10$	
A	Ⓐ	C	D	Ⓐ	0
B	A	C	Ⓑ	Ⓑ	0
C	A	Ⓒ	Ⓒ	B	0
D	A	C	Ⓓ	A	1




图 6.28 状态相邻图

- **例6.11**：用与非门设计一个**单脉冲发生器**，电路结构框图如图6.30所示。该电路有两个输入端 x_2 、 x_1 和一个输出端 Z 。 x_2 接时钟脉冲源， x_1 接手动控制按钮。当不按下按钮时（ $x_1=0$ ）， x_2 端的脉冲被封锁，输出 Z 为0，无脉冲输出；当按下按钮并释放（ x_1 由0→1，再由1→0）之后，输入端 x_2 出现的第一个完整脉冲被送至输出端 Z ，即用手启动一次，输出一个完整脉冲。电路规定每启动一次，必须在输出一个完整脉冲后才可再次启动。




图 6.30 单脉冲发生器的结构框图

• 解：

- （1）建立**原始流程表**。典型输入输出时间图如图6.31所示，根据图6.31可知有7个状态（稳态），根据时间图可以建立原始流程表（表6.31）。因为电路规定每启动一次，必须在输出一个完整脉冲后才可再次启动；因此处在稳态⑤时输入取值不允许从10→11，处在稳态⑥时输入取值不允许从00→01，处在稳态⑦时输入取值不允许从10→11。
- 稳态①： $x_2x_1=00$ （启动信号和脉冲信号均未出现）， $Z=0$
- 稳态②： $x_2x_1=10$ （出现了启动信号但未出现脉冲信号）， $Z=0$
- 稳态③： $x_2x_1=01$ （出现了脉冲信号但未出现启动信号）， $Z=0$
- 稳态④： $x_2x_1=11$ （启动信号和脉冲信号同时出现）， $Z=0$
- 稳态⑤： $x_2x_1=10$ （ x_2 端有启动信号结束后的不完整脉冲）， $Z=0$
- 稳态⑥： $x_2x_1=00$ （启动信号已结束，但第一个完整脉冲尚未出现）， $Z=0$
- 稳态⑦： $x_2x_1=10$ （出现了启动信号结束后的第一个完整脉冲，产生一个完整输出脉冲）， $Z=1$




图 6.31 典型时间图

表 6.31 原始流程表

二次状态 y	激励状态 Y/输出 Z			
	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
1	①/0	3/0	d/d	2/0
2	1/0	d/d	4/0	②/0
3	6/0	③/0	4/0	d/d
4	d/d	3/0	④/0	5/0
5	6/0	d/d	d/d	⑤/0
6	⑥/0	d/d	d/d	7/d
7	1/d	d/d	d/d	⑦/1

第6章习题答案

6.1 分析图 6.36 所示脉冲异步时序逻辑电路。

- (1) 作出状态表和状态图；
- (2) 说明电路逻辑功能。




图 6.36 逻辑电路

• 答：

— (1) 由电路图得到输出函数和激励函数：

- $Z = x \cdot Q_2 \cdot Q_1$
- $C_2 = x \cdot Q_1 \quad D_2 = /Q_2$
- $C_1 = x \quad D_1 = /Q_2$

— (2) 由输出函数和激励函数，以及D触发器的功能表，得到状态表。由状态表得到状态图。

— (3) 由状态图可知，该电路是一个“**三进制计数器**”。该电路有一个多余状态“10”，并且该电路**不存在**“挂起”现象。





图 6.36 逻辑电路

表 3.20 钟控 D 触发器的功能表


D	Q^{n+1}	功能说明
0	0	置 0
1	1	置 1



三进制计数器

状态表

现态 Q_2Q_1	次态 $Q_2^{n+1}Q_1^{n+1}$ /输出Z
	x=1
00	01/0
01	11/0
10	10/0
11	00/1



状态图

6.2 分析图 6.37 所示脉冲异步时序逻辑电路。

- (1) 作出状态表和时间图；
- (2) 说明电路逻辑功能。




图 6.37 逻辑电路

• 答:

— (1) 由电路图得到激励函数:

$$\begin{aligned} J_3 &= \overline{Q_3} \cdot Q_2 & J_2 &= \overline{Q_3} & J_1 &= 1 \\ K_3 &= 1 & K_2 &= 1 & K_1 &= 1 \\ C_3 &= Q_1 & C_2 &= Q_1 & C_1 &= CP \end{aligned}$$




图 6.37 逻辑电路

表 3.23 钟控 J-K 触发器功能表


J	K	Q^{n+1}	功能说明
0	0	Q	不变
0	1	0	置 0
1	0	1	置 1
1	1	$\overline{Q}$	翻转

— (2) 由激励函数, 以及J-K触发器的功能表, 得到状态表。假设输入CP为时钟信号, 则由状态表得到时间图。


— (3) 由状态表和时间图可知, 该电路是一个“**模6计数器**”。

状态表

时钟 CP	现态 $Q_3 Q_2 Q_1$	次态 $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1}$
1	000	001
1	001	010
1	010	011
1	011	100
1	100	101
1	101	000
1	110	111
1	111	000



模6计数器



时间图

• 答:

- (1) 由电路图得到输出函数和激励函数:
 - $Z = y_2 \cdot y_1$
 - $S_2 = x_2 \cdot y_2 \cdot y_1$ $R_2 = x_1 + x_2 \cdot y_2 + x_3 \cdot y_1$
 - $S_1 = x_1$ $R_1 = x_2 \cdot y_2 + x_3$
- (2) 由输出函数和激励函数, 以及R-S触发器的功能表, 得到状态表。由状态表得到状态图。
- (3) 由状态图可知, 该电路是一个“ $x_1-x_2-x_3$ ”序列检测器。





图 6.38 逻辑电路

状态表

现态 $y_2 y_1$	次态 $y_2^{n+1} y_1^{n+1}$						输出 Z
	$R_2 S_2 R_1 S_1$	$x_1=1, x_2=0, x_3=0$	$R_2 S_2 R_1 S_1$	$x_1=0, x_2=1, x_3=0$	$R_2 S_2 R_1 S_1$	$x_1=0, x_2=0, x_3=1$	
00	10 01	01	00 00	00	10 10	00	0
01	10 01	01	01 00	11	00 10	00	0
11	10 01	01	10 10	00	00 10	10	0
10	10 01	01	10 10	00	10 10	00	1

表 3.16 或非门构成的基本
R-S 触发器功能表

R	S	Q^{n+1}	功能说明
0	0	Q	不变
0	1	1	置 1
1	0	0	置 0
1	1	d	不定



状态图

“x1-x2-x3” 序列检测器






图 6.38 逻辑电路



6.4 分析图 6.39 所示脉冲异步时序逻辑电路,作出时间图并说明该电路逻辑功能。




图 6.39 逻辑电路

• 答:

- (1) 根据电路图写出激励函数表达式:
 - $T_2=1$ $C_2=Q_1$
 - $D_1=Q_1$ $C_1=CP$
- (2) 根据激励函数表达式, 以及T触发器、D触发器的功能表, 得到次态真值表。
- (3) 根据次态真值表作出状态表, 由状态表作出时间图。
- (4) 由状态表和时间图可知, 该电路是一个模4加1计数器。




图 6.39 逻辑电路

表 3.26 钟控 T 触发器功能表

T	Q^{n+1}	功能说明
0	Q	不变
1	$\bar{Q}$	翻转

次态真值表


时钟	现态	激励函数	次态
CP	$Q_2 Q_1$	$T_2 C_2 D_1 C_1$	$Q_2^{n+1} Q_1^{n+1}$
1	0 0	0 1 1 1	0 1
1	0 1	1 1 1 0	1 0
1	1 0	0 1 1 1	1 1
1	1 1	1 1 1 0	0 0

状态表


现态 $Q_2 Q_1$	次态 $Q_2^{n+1} Q_1^{n+1}$
	CP=1
00	01
01	10
10	11
11	00

表 3.20 钟控 D 触发器的功能表

D	Q^{n+1}	功能说明
0	0	置 0
1	1	置 1



时间图



模4加1计数器

6.5 用 D 触发器作为存储元件,设计一个脉冲异步时序逻辑电路。该电路在输入端 x 的脉冲作用下,实现 3 位二进制减 1 计数的功能,当电路状态为“000”时,在输入脉冲作用下输出端 Z 产生一个借位脉冲,平时 Z 输出 0。



6.6 用 T 触发器作为存储元件,设计一个脉冲异步时序逻辑电路,该电路有两个输入 x_1 和 x_2 ,一个输出 Z,当输入序列为“ $x_1-x_1-x_2$ ”时,在输出端 Z 产生一个脉冲,平时 Z 输出为 0。



6.7 试用与非门构成的基本 R-S 触发器设计一个模 4 加 1 计数器。



6.8 分析图 6.40 所示电平异步时序逻辑电路, 作出流程表。




图 6.40 逻辑电路

• 答：

— (1) 根据电路写出激励函数表达式：

• $Y = \neg(x_1 \cdot x_2) \vee \neg(x_2 \cdot Y) = x_1 \cdot x_2 + \neg x_2 \cdot Y$

— (2) 作出流程表。

— (3) 根据流程表作出总态图。






图 6.40 逻辑电路

流程表

二次状态 Y	激励状态Y			
	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
0	0	0	1	0
1	1	1	1	0



总态图



6.9 分析图 6.41 所示电平异步时序逻辑电路,作出流程表和总态图,说明该电路的逻辑功能。




图 6.41 逻辑电路

• 答：

- (1) 根据电路写出激励函数和输出函数表达式：
 - $Y_2 = x_1 \cdot x_2 \cdot y_2 + x_1 \cdot \bar{x}_2 \cdot y \cdot y_1$ $Y_1 = x_2 + x_1 \cdot y_1$ $Z = y_2 \cdot y_1$
- (2) 作出流程表。
- (3) 根据流程表作出总态图。
- (4) 由总态图，可知该电路是一个“00-01-11”序列检测器。






图 6.41 逻辑电路

流程表

二次状态 $y_2 y_1$	激励状态 $y_2 y_1$				输出 Z
	$x_2 x_1 = 00$	$x_2 x_1 = 01$	$x_2 x_1 = 11$	$x_2 x_1 = 10$	
00	00	10	01	01	0
01	00	01	01	01	0
10	00	10	11	01	0
11	00	01	11	01	1



总态图



6.10 某电平异步时序逻辑电路的流程表如表 6.34 所示。作出输入 x_2x_1 变化序列为 $00 \rightarrow 01 \rightarrow 11 \rightarrow 10 \rightarrow 11 \rightarrow 01 \rightarrow 00$ 时的总态 (x_2x_1, y_2y_1) 响应序列。

表 6.34 流程表


二次状态 $y_2 \quad y_1$	激励状态 Y_2Y_1 /输出 Z			
	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
0 0	$\textcircled{00}/0$	01/0	01/0	10/0
0 1	00/0	$\textcircled{01}/0$	$\textcircled{01}/0$	11/0
1 1	00/0	01/0	10/0	$\textcircled{11}/0$
1 0	00/d	00/1	$\textcircled{10}/1$	$\textcircled{10}/1$

• 答：

- (1) 根据流程表作出总态图。
- (2) 根据总态图，作出时间图（总态响应序列）。

表 6.34 流程表

二次状态 $y_2 \ y_1$		激励状态 $Y_2 Y_1$ / 输出 Z			
		$x_2 x_1 = 00$	$x_2 x_1 = 01$	$x_2 x_1 = 11$	$x_2 x_1 = 10$
0	0	⑤ 00/0	01/0 ①	01/0	10/0
0	1	⑤ 00/0	⑤ 01/0	⑤ 01/0	11/0 ②
1	1	00/0	01/0	③ 10/0	③ 11/0
1	0	00/d	④ 00/1	④ 10/1	④ 10/1



总态响应序列

时刻 t_i	t_0	t_1	t_2	t_3	t_4	t_5	t_6
输入 $x_2 x_1$	00	01	11	10	11	01	00
总态 $(x_2 x_1, y_2 y_1)$	(00,00)	① (01,00)* (01,01)	(11,01)	② (10,01)* (10,11)	③ (11,11)* (11,10)	④ (01,10)* ① (01,00)* (01,01)	⑤ (00,01)* (00,00)
输出 Z	0	0	0	0	1	0	0

6.11 某电平异步时序逻辑电路有一个输入 x 和一个输出 Z , 每当输入 x 出现一次 $0 \rightarrow 1 \rightarrow 0$ 的跳变后, 当 x 为 1 时输出 Z 为 1, 典型输入/输出时间图如图 6.42 所示。试建立该电路的原始流程表。





图 6.42 时间图

- 答：
 - (1) 根据时间图，确定电路的4个稳态（A、B、C、D）。
 - (2) 由4个稳态，得到原始流程表。



原始流程表

二次状态 y	激励状态Y/输出z	
	x=0	x=1
A	A/0	B/0
B	C/0	B/0
C	C/0	D/ d
D	A/ d	D/1

d: 表示输出发生跳变

6.12 简化表 6.35 所示的原始流程表。

表 6.35 原始流程表

二次状态 y	激励状态/输出(Y/Z)			
	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
1	①/d	5/d	d/d	2/d
2	①/d	d/d	3/d	②/0
3	①/d	5/d	③/1	4/d
4	①/d	d/d	3/d	④/1
5	1/d	⑤/0	6/d	d/d
6	d/d	5/d	⑥/0	4/d

6.13 图 6.43 为某电平异步时序逻辑电路的结构框图。图中，

$$Y_2 = x_2 y_2 + \bar{x}_1 y_2 + x_2 \bar{x}_1 y_1$$

$$Y_1 = x_2 x_1 + \bar{x}_2 \bar{x}_1 y_2 + x_1 y_2 \bar{y}_1$$

$$Z = y_2 y_1$$

试问该电路中是否存在竞争？若存在，请说明竞争类型。




图 6.43 结构框图

- 答：
 - (1) 根据激励函数和输出函数，作出流程表。
 - (2) 由流程表可知， $x_2x_1=00$ 、 $x_2x_1=11$ 、 $x_2x_1=10$ 对应的三列，都有两个稳态，因此该电路存在竞争，且该竞争属于临界竞争。


流程表

二次状态 Y_2Y_1	激励状态 Y_2Y_1				输出 Z
	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$	
00	00	00	01	00	0
01	00	00	01	10	0
11	11	00	11	10	1
10	11	01	11	10	0

$$Y_2 = x_2 y_2 + \bar{x}_1 y_2 + x_2 \bar{x}_1 y_1$$

$$Y_1 = x_2 x_1 + \bar{x}_2 \bar{x}_1 y_2 + x_1 y_2 \bar{y}_1$$

$$Z = y_2 y_1$$



6.14 对表 6.36 所示的最简流程表进行无临界竞争的状态编码,并确定激励状态和输出函数表达式。

表 6.36 最简流程表

二次状态 y	激励 Y/输出 Z			
	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
A		0	Ⓐ/0	C/d
B	Ⓔ	A/0	C/d	Ⓑ/0
C	B	A/d	Ⓒ/1	Ⓒ/1

6.15 某电平异步时序逻辑电路有两个输入 x_1 、 x_2 和一个输出 Z 。当 $x_2=1$ 时, Z 总为 0; 当 $x_2=0$ 时, x_1 第一次从 $0 \rightarrow 1$ 的跳变使 Z 变为 1, 该 1 输出信号一直保持到 x_2 由 $0 \rightarrow 1$, 才使 Z 为 0。试用与非门实现该电路功能。



第7章 中规模通用集成电路及其应用

- 7.1 常用中规模组合逻辑电路
- 7.2 常用中规模时序逻辑电路
- 7.3 常用中规模信号产生与变换电路

第7章主要内容

一、二进制并行加法器

— 4位二进制串行加法器（串行进位）（图7.1）

— 4位二进制并行加法器（超前进位）：74283芯片（图7.2）

• 进位产生函数： $G_i = A_i \cdot B_i$

进位传递函数： $P_i = A_i \oplus B_i$

• $C_1 = P_1 \cdot C_0 + G_1$

• $C_2 = P_2 \cdot C_1 + G_2 = P_2 \cdot P_1 \cdot C_0 + P_2 \cdot G_1 + G_2$

• $C_3 = P_3 \cdot C_2 + G_3 = P_3 \cdot P_2 \cdot P_1 \cdot C_0 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot G_2 + G_3$

• $C_4 = P_4 \cdot C_3 + G_4 = P_4 \cdot P_3 \cdot P_2 \cdot P_1 \cdot C_0 + P_4 \cdot P_3 \cdot P_2 \cdot G_1 + P_4 \cdot P_3 \cdot G_2 + P_4 \cdot G_3 + G_4$

• $F_i = P_i \oplus C_{i-1}$

$C_i = P_i \cdot C_{i-1} + G_i$

• 利用74283芯片可以实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。






图 7.1 4 位串行进位二进制并行加法器的结构框图



(a)



(b)

图 7.2 74283 的引脚排列图和逻辑符号

• 二、译码器

- 二进制译码器：**74138**芯片（3-8译码器）（图7.7）
- 二-十进制译码器：**7442**芯片（图7.10）
- 七段显示译码器：**7448**芯片（图7.11）、**7447**芯片（Logisim）
 - 七段数码管（八段数码管）（共阴极、共阳极）
 - 七段码（共阴极七段码、共阳极七段码）





图 7.7 74138 译码器的引脚排列图和逻辑符号




图 7.11 7448 的引脚排列图和逻辑符号





图 7.10 二-十进制译码器 7442 的引脚排列图和逻辑符号




显示字符	共阴极段选码	共阳极段选码	显示字符	共阴极段选码	共阳极段选码
0	3FH	C0H	C	39H	C6H
1	06H	F9H	d	5EH	A1H
2	5BH	A4H	E	79H	86H
3	4FH	B0H	F	71H	84H
4	66H	99H			
5	6DH	92H			
6	7DH	82H			
7	07H	F8H			
8	7FH	80H			
9	6FH	90H	"灭"	00H	FFH
A	77H	88H			
b	7CH	83H			

七段码

[illegible]

• 四、多路选择器（MUX）

- 74152芯片：8路MUX（左下角图）
- 74153芯片：双4路MUX（图7.16）
- 可以用具有 n 个选择控制变量的MUX（4路MUX的 $n=2$ ，8路MUX的 $n=3$ ，16路MUX的 $n=4$）实现 m 个变量的函数，有3种情况：
 - ① $m=n$
 - ② $m=n+1$
 - ③ $m \geq n+2$



74152芯片的逻辑符号




图 7.16 74153 引脚排列图和逻辑符号

• 五、多路分配器（DEMUX）

– 4路DEMUX（图7.20）

– 若将4路DEMUX的数据输入端D接1，则将实现2-4线译码器的功能

– 可以将DEMUX（多路分配器）与MUX（多路选择器）联用，实现多通道数据分时传送（图7.21）




图 7.20 4 路 DEMUX
的逻辑符号




图 7.21 8 路数据传输示意图

六、同步计数器

- 74193芯片：双时钟4位二进制同步可逆计数器（具有清零、预置、加1、减1等功能）（图7.23，表7.9，表7.10）
- 利用74193的清零、预置等功能，可以实现模小于16的计数器
- 通过将多个74193串联，可以实现模大于16的计数器




图 7.23 74193 的引脚排列图和逻辑符号

表 7.9 74193 输入/输出信号的说明

引线名称		说明
输入端	CLR	清除
	$\overline{LD}$	预置控制
	D, C, B, A	预置初值
	$CP_U \uparrow$	累加计数脉冲
	$CP_D \uparrow$	累减计数脉冲
输出端	$Q_D Q_C Q_B Q_A$	记数值
	$\overline{Q}_{CC}$	进位输出负脉冲
	$\overline{Q}_{CB}$	借位输出负脉冲

表 7.10 74193 的功能表

输入								输出			
CLR	$\overline{LD}$	D	C	B	A	CP_U	CP_D	Q_D	Q_C	Q_B	Q_A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	x_3	x_2	x_1	x_0	d	d	x_3	x_2	x_1	x_0
0	1	d	d	d	d	$\uparrow$	1	累	加	计	数
0	1	d	d	d	d	1	$\uparrow$	累	减	计	数

• 七、异步计数器

- **74290芯片**：二-五-十进制加法计数器（具有异步清零、异步置9、模2计数、模5计数、模10计数等功能）（图7.28，表7.11）





图 7.28 74290 的引脚排列图和逻辑符号

表 7.11 74290 的功能表

输 入					输 出			
R _{0A}	R _{0B}	R _{9A}	R _{9B}	CP	Q _D	Q _C	Q _B	Q _A
1	1	0	d	d	0	0	0	0
1	1	d	0	d	0	0	0	0
d	d	1	1	d	1	0	0	1
d	0	d	0	↓	计 数			
0	d	0	d	↓				
0	d	d	0	↓				
d	0	0	d	↓				



模2计数器

表 7.12 74290 模 5 计数器状态表

序号	Q _D	Q _C	Q _B
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0

表 7.13 8421 码模 10 计数器状态表

序号	Q _D	Q _C	Q _B	Q _A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

表 7.14 5421 码模 10 计数器状态表

序号	Q _A	Q _D	Q _C	Q _B
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	1	0	0	0
6	1	0	0	1
7	1	0	1	0
8	1	0	1	1
9	1	1	0	0

• 八、寄存器

- **74194芯片：4位双向移位寄存器**（具有并行输入、右移串行输入、左移串行输入、保持、清零等功能）（图7.32，表7.15，表7.16，表7.17）
- 寄存器还可以用来构成计数器、序列信号发生器等逻辑器件




图 7.32 74194 的管脚排列图和逻辑符号

表 7.15 74194 引线说明

引 线 名 称		说 明
输入端	CLR	清除
	D, C, B, A	并行数据输入
	DR	右移串行数据输入
	DL	左移串行数据输入
	S ₁ , S ₀	工作方式选择控制
	CP	工作脉冲
输出端	Q _D , Q _C , Q _B , Q _A	寄存器的状态

表 7.16 控制端的功能

控制信号		功 能
S ₁	S ₀	
0	0	保 持
0	1	右 移
1	0	左 移
1	1	并行输入

表 7.17 74194 的功能表

输 入										输 出			
$\overline{\text{CLR}}$	CP	S ₁	S ₀	D _R	D _L	D	C	B	A	Q _D	Q _C	Q _B	Q _A
0	d	d	d	d	d	d	d	d	d	0	0	0	0
1	0	d	d	d	d	d	d	d	d	Q _D ⁿ	Q _C ⁿ	Q _B ⁿ	Q _A ⁿ
1	↑	1	1	d	d	x ₃	x ₂	x ₁	x ₀	x ₃	x ₂	x ₁	x ₀
1	↑	0	1	1	d	d	d	d	d	1	Q _D ⁿ	Q _C ⁿ	Q _B ⁿ
1	↑	0	1	0	d	d	d	d	d	0	Q _D ⁿ	Q _C ⁿ	Q _B ⁿ
1	↑	1	0	d	1	d	d	d	d	Q _C ⁿ	Q _B ⁿ	Q _A ⁿ	1
1	↑	1	0	d	0	d	d	d	d	Q _C ⁿ	Q _B ⁿ	Q _A ⁿ	0
1	d	0	0	d	d	d	d	d	d	Q _D ⁿ	Q _C ⁿ	Q _B ⁿ	Q _A ⁿ

第1行：清零

第2、8行：保持

第3行：并行输入

第4行：右移串行输入1

第5行：右移串行输入0

第6行：左移串行输入1

第7行：左移串行输入0

• 九、定时器555

– 5G555芯片：5个输入CO、TH、/TR、D、/RD，1个输出OUT（图7.37）

– 定时器555可以实现多谐振荡器（图7.38，图7.39）、施密特触发器（图7.41）、单稳态触发器（图7.43）等电路，完成脉冲信号的产生、定时和整形等功能触发器




图 7.37 5G555 的电路结构和管脚功能




图 7.38 用 5G555 构成的多谐振荡器电路及其工作波形图




图 7.39 占空比可调的多谐振荡器




图 7.41 5G555 构成的施密特触发器




图 7.43 5G555 构成的单稳态触发器

• 十、D/A转换器

– 4位电流型R-2R倒T形电阻网络D/A转换器的原理图（图7.46）

– DAC0832芯片：8位D/A转换器（图7.49）

– DAC0832芯片的3种工作方式：

① 双缓冲方式

② 单缓冲方式

③ 直通方式




图 7.46 电流型倒 T 形电阻网络




图 7.49 DAC0832 的内部结构图

• 十一、A/D转换器

- 逐次比较型A/D转换器也称逐次逼近型A/D转换器（图7.51），其工作原理与天平称重的过程类似
- ADC0809芯片：8位A/D转换器（图7.52）




图 7.51 逐次比较型 A/D 转换器的结构框图




图 7.52 ADC0809 原理框图和管脚排列图

- **例7.1：用4位二进制并行加法器（74283）设计一个8421码转换成余3码的代码转换电路。**

• 解：

— 余3码=8421码+3。

— 转换电路见图7.3。

表 1.3 常用的 3 种 BCD 码

十进制字符	8421 码	2421 码	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100




图 7.3 逻辑电路

- **例7.2：**用4位二进制并行加法器（**74283**）设计一个4位二进制并行**加法/减法**器。

• 解：

— **$A-B=A+/B+1$** ，例如：

- $A=6=0,110$ $B=5=0,101$ $/B=1,010$ $A+/B+1=0,110+1,010+1=0,001=1=6-5。$
- $A=5=0,101$ $B=6=0,110$ $/B=1,001$ $A+/B+1=0,101+1,001+1=1,111=-1=5-6。$

— 4位二进制并行加法/减法器电路如图7.4所示。

— $M=0$ ， $A=a$ ， $B=b\oplus 0=b$ ， $s=F=A+B+C_0=A+B+0=a+b。$

— $M=1$ ， $A=a$ ， $B=b\oplus 1=/b$ ， $s=F=A+B+C_n=a+/b+1=a-b。$




图 7.4 逻辑电路

• **例7.3：用4位二进制并行加法器（74283）设计一个用余3码表示的1位十进制数加法器。**

• **解：**

— 余3码加法规则：如果相加结果无进位产生，则“和”需要减3；如果相加结果有进位产生，则“和”需要加3。例如：

- $1+2=0100+0101=1001$ 无进位 “和” $=1001-3=1001-11=0110=3$
- $5+6=1000+1001=10001$ 有进位 “和” $=10001+3=10001+11=10100=11$

— 用余3码表示的1位十进制数加法器电路如图7.5所示：第I片74283完成余3码相加，第II片74283对相加结果进行修正。

- 当第I片相加结果无进位时，进位输出=0，第II片的 $A_4 \sim A_1=1101=-3$ ，即完成减3的操作。
- 当第I片相加结果有进位时，进位输出=1，第II片的 $A_4 \sim A_1=0011=3$ ，即完成加3的操作。

表 1.3 常用的 3 种 BCD 码

十进制字符	8421 码	2421 码	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100




图 7.5 逻辑电路

• **例7.4：用4位二进制并行加法器（74283）实现4位二进制乘法器的逻辑功能。**

• **解：**

- 设 $X=x_3x_2x_1x_0$ ， $Y=y_3y_2y_1y_0$ ， $Z=X*Y=z_7z_6z_5z_4z_3z_2z_1z_0$ ，运算过程如下（左下图）。
- 可以用16个与门、3个4位并行加法器（74283）实现上述运算过程，具体电路如图7.6所示。




图 7.6 逻辑电路

• **例7.5：用3-8译码器74138和与非门实现全减器的功能。**

• **解：**

- 全减器： $\{G_i, D_i\} = A_i - B_i - G_{i-1}$ 。其中 D_i 为差， G_{i-1} 为低位借位， G_i 为高位借位。全减器的真值表见表7.2。
- 由真值表可以得到下面的逻辑公式：
 - $D_i = m_1 + m_2 + m_4 + m_7 = (/m_1 \cdot /m_2 \cdot /m_4 \cdot /m_7)$
 - $G_i = m_1 + m_2 + m_3 + m_7 = (/m_1 \cdot /m_2 \cdot /m_3 \cdot /m_7)$
- 因为3-8译码器的输出就是8个最小项（ $m_0 \sim m_7$ ），因此可以通过3-8译码器实现上述逻辑公式，具体见图7.8（译码器的输入接 A_i 、 B_i 、 G_{i-1} ，控制端： $S_1=1$ 、 $/S_2=0$ 、 $/S_3=0$ ）。

表 7.2 全减器真值表

输 入			输 出	
A_i	B_i	G_{i-1}	D_i	G_i
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

0-0-0=0, 因此 $D_i=0$ 、 $G_i=0$

0-0-1=1, 因此 $D_i=1$ 、 $G_i=1$

0-1-0=1, 因此 $D_i=1$ 、 $G_i=1$

0-1-1=0, 因此 $D_i=1$ 、 $G_i=0$

1-0-0=1, 因此 $D_i=0$ 、 $G_i=1$

1-0-1=0, 因此 $D_i=0$ 、 $G_i=0$

1-1-0=0, 因此 $D_i=0$ 、 $G_i=0$

1-1-1=0, 因此 $D_i=0$ 、 $G_i=0$

1-1-1=1, 因此 $D_i=1$ 、 $G_i=1$

不够减，借1位，相当于 $10+0-0-1=1$ ，因此 $D_i=1$ 、 $G_i=1$

不够减，借1位，相当于 $10+0-1-0=1$ ，因此 $D_i=1$ 、 $G_i=1$

不够减，借1位，相当于 $10+0-1-1=0$ ，因此 $D_i=1$ 、 $G_i=0$

够减， $1-0-0=1$ ，因此 $D_i=0$ 、 $G_i=1$

够减， $1-0-1=0$ ，因此 $D_i=0$ 、 $G_i=0$

够减， $1-1-0=0$ ，因此 $D_i=0$ 、 $G_i=0$

够减， $1-1-0=0$ ，因此 $D_i=0$ 、 $G_i=0$

不够减，借1位，相当于 $10+1-1-1=1$ ，因此 $D_i=1$ 、 $G_i=1$




图 7.8 逻辑电路

• **例7.6：用译码器和与非门实现逻辑函数：** $F(A,B,C,D)=\sum m(2,4,6,8,10,12,14)$ 。

• **解：**

- 因为有4个变量，因此需要使用4-16译码器实现上述逻辑函数。
- 也可以使用2个3-8译码器实现4-16译码的功能（见左下图）。
 - A=0时，第I片3-8译码器工作、第II片3-8译码器不工作，BCD=000~111，对应第I片3-8译码器的8个输出。
 - A=1时，第I片3-8译码器不工作、第II片3-8译码器工作，BCD=000~111，对应第II片3-8译码器的8个输出。
- 因此可以使用2个3-8译码器实现上述逻辑函数（见图7.9）。







图 7.9 逻辑电路

— 例7.7在Logisim中的实现。



74148

- **例7.8：**用**MUX**实现以下逻辑函数的功能： $Y(A,B,C)=\sum m(2,3,5,6)$ 。
- 解：
 - 方案一：采用**8路MXU（74152芯片）**实现。
 - 属于上面的第①种情况， $m=3$ ， $n=3$ ， $m=n$ 。
 - 根据第①情况的方法，**8路MUX的数据输入端为：** $D_0=0$ 、 $D_1=0$ 、 **$D_2=1$** 、 **$D_3=1$** 、 $D_4=0$ 、 **$D_5=1$** 、 **$D_6=1$** 、 $D_7=0$ 。具体电路见图7.17(a)。




图7.17 例7.8实现的第一种方案

– 方案二：采用4路MUX（74153芯片）实现。

- 属于上面的第②种情况， $m=3$ ， $n=2$ ， $m=n+1$ 。
- 根据第②情况的方法，从A、B、C中选择A、B作为4路MUX的选择控制变量（ A_1 、 A_0 ），将逻辑函数转换为：
$$Y(A,B,C) = \sum m(2,3,5,6) = \overline{A} \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B} \cdot C + \overline{A} \cdot B \cdot \overline{C} + \overline{A} \cdot B \cdot C = \overline{A} \cdot \overline{B} \cdot 0 + \overline{A} \cdot \overline{B} \cdot (C + \overline{C}) + \overline{A} \cdot B \cdot \overline{C} + \overline{A} \cdot B \cdot C$$
$$= \overline{A} \cdot \overline{B} \cdot 0 + \overline{A} \cdot \overline{B} \cdot 1 + \overline{A} \cdot B \cdot \overline{C} + \overline{A} \cdot B \cdot C。$$
- 因此4路MUX的数据输入端为： $D_0=0$ 、 $D_1=1$ 、 $D_2=C$ 、 $D_3=\overline{C}$ 。具体电路见图7.17(b)。




图7.17 例7.8实现的第二种方案

- **例7.9：**用**4路MUX**实现**4变量**逻辑函数的功能： $Y(A,B,C,D)=\sum m(0,2,3,7,8,9,10,13)$ 。
- 解：
 - 该例属于上面的第③种情况， $m=4$ ， $n=2$ ， $m \geq n+2$ 。
 - 方案一：选用**A、B**作为**4路MUX（74153芯片）**的选择控制变量（ A_1 、 A_0 ）。
 - 根据第③情况的方法，将逻辑函数转换为：

$$Y(A,B,C,D)=\sum m(0,2,3,7,8,9,10,13)=\overline{A}\cdot\overline{B}\cdot\overline{C}\cdot\overline{D}+\overline{A}\cdot\overline{B}\cdot C\cdot\overline{D}+\overline{A}\cdot\overline{B}\cdot C\cdot D+\overline{A}\cdot B\cdot\overline{C}\cdot\overline{D}+\overline{A}\cdot B\cdot\overline{C}\cdot D+\overline{A}\cdot B\cdot C\cdot\overline{D}+\overline{A}\cdot B\cdot C\cdot D+A\cdot\overline{B}\cdot\overline{C}\cdot\overline{D}+A\cdot\overline{B}\cdot\overline{C}\cdot D+A\cdot\overline{B}\cdot C\cdot\overline{D}+A\cdot\overline{B}\cdot C\cdot D+A\cdot B\cdot\overline{C}\cdot\overline{D}+A\cdot B\cdot\overline{C}\cdot D+A\cdot B\cdot C\cdot\overline{D}+A\cdot B\cdot C\cdot D$$

$$= \overline{A}\cdot\overline{B}\cdot(\overline{C}+\overline{D})+\overline{A}\cdot\overline{B}\cdot(C\cdot\overline{D}+C\cdot D)+\overline{A}\cdot B\cdot(\overline{C}+\overline{D})+\overline{A}\cdot B\cdot(C\cdot\overline{D}+C\cdot D)+A\cdot\overline{B}\cdot(\overline{C}+\overline{D})+A\cdot\overline{B}\cdot(C\cdot\overline{D}+C\cdot D)+A\cdot B\cdot(\overline{C}+\overline{D})+A\cdot B\cdot(C\cdot\overline{D}+C\cdot D)$$
 - 4路MUX的数据输入端为： $D_0 = \overline{C}+\overline{D}$ 、 $D_1 = C\cdot\overline{D}$ 、 $D_2 = \overline{C}+\overline{D}$ 、 $D_3 = \overline{C}\cdot D$ 。具体电路见图7.18(a)。





图7.18 例7.9实现的第一种方案

– 方案二：选用C、D作为4路MUX的选择控制变量（ A_1 、 A_0 ）。

- 根据第③情况的方法，将逻辑函数转换为：


$$Y(A,B,C,D) = \sum m(0,2,3,7,8,9,10,13) = \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D} + \overline{A} \cdot \overline{B} \cdot C \cdot \overline{D} + \overline{A} \cdot B \cdot \overline{C} \cdot \overline{D} + \overline{A} \cdot B \cdot C \cdot \overline{D} + \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot D + \overline{A} \cdot \overline{B} \cdot C \cdot D + \overline{A} \cdot B \cdot \overline{C} \cdot D + \overline{A} \cdot B \cdot C \cdot D + C \cdot \overline{D} \cdot \overline{B} + C \cdot D \cdot A + C \cdot \overline{D} \cdot B + C \cdot D \cdot A。$$

- 4路MUX的数据输入端为： $D_0 = \overline{B}$ 、 $D_1 = A$ 、 $D_2 = \overline{B}$ 、 $D_3 = \overline{A}$ 。具体电路见图7.18(b)。
- 可见方案二的电路比方案一的电路简单。



(b)

图7.18 例7.9实现的第二种方案



(a)

图7.18 例7.9实现的第一种方案

- **例7.10：**用一片双4路MUX芯片**74153**实现4变量多输出函数：
 $F_1(A,B,C,D)=\sum m(0,1,5,7,10,13,15)$ ， $F_2(A,B,C,D)=\sum m(8,10,12,13,15)$ 。
- 解：
 - 该例属于上面的第③种情况， $m=4$ ， $n=2$ ， $m \geq n+2$ 。
 - 选用A、B作为4路MUX的选择控制变量（ A_1 、 A_0 ）。
 - 根据第③情况的方法，将逻辑函数转换为：
 - $F_1(A,B,C,D)=\sum m(0,1,5,7,10,13,15)=\overline{A}\cdot\overline{B}\cdot\overline{C}\cdot\overline{D}+\overline{A}\cdot\overline{B}\cdot\overline{C}\cdot D+\overline{A}\cdot\overline{B}\cdot C\cdot\overline{D}+\overline{A}\cdot\overline{B}\cdot C\cdot D+A\cdot\overline{B}\cdot\overline{C}\cdot\overline{D}+A\cdot\overline{B}\cdot\overline{C}\cdot D+A\cdot\overline{B}\cdot C\cdot\overline{D}+A\cdot\overline{B}\cdot C\cdot D=\overline{A}\cdot\overline{B}\cdot\overline{C}+A\cdot\overline{B}\cdot D+A\cdot\overline{B}\cdot\overline{C}\cdot\overline{D}+A\cdot\overline{B}\cdot D$ 。
 - $F_2(A,B,C,D)=\sum m(8,10,12,13,15)=A\cdot\overline{B}\cdot\overline{C}\cdot\overline{D}+A\cdot\overline{B}\cdot\overline{C}\cdot D+A\cdot\overline{B}\cdot C\cdot\overline{D}+A\cdot\overline{B}\cdot C\cdot D+A\cdot B\cdot\overline{C}\cdot\overline{D}+A\cdot B\cdot\overline{C}\cdot D+A\cdot B\cdot C\cdot\overline{D}+A\cdot B\cdot C\cdot D=A\cdot\overline{B}\cdot 0+A\cdot\overline{B}\cdot 0+A\cdot\overline{B}\cdot 0+A\cdot\overline{B}\cdot 0+A\cdot B\cdot 0+A\cdot B\cdot 0+A\cdot B\cdot 0+A\cdot B\cdot 0=A\cdot B$ 。
 - 双4路MUX的数据输入端为： $1D_0=\overline{C}$ 、 $1D_1=D$ 、 $1D_2=C\cdot\overline{D}$ 、 $1D_3=D$ ； $2D_0=0$ 、 $2D_1=0$ 、 $2D_2=\overline{D}$ 、 $2D_3=\overline{C}+D$ 。具体电路见图7.19。




图 7.19 逻辑电路

- **例7.11：**用**8路MUX**和**3-8线译码器**构造一个**3位二进制数等值比较器**。
- **解：**
 - 比较器的电路如图7.22所示。两个3位二进制数（ABC，XYZ）分别接译码器的 $A_2A_1A_0$ 和MUX的 $A_2A_1A_0$ 。
 - 当 $ABC=XYZ$ 时，输出 $F=0$ ；当 $ABC\neq XYZ$ 时，输出 $F=1$ 。
 - 例如，当 $ABC=XYZ=010$ 时，译码器的 $/Y_2=0$ ，MUX的 $D_2=/Y_2=0$ ，故 $F=0$ 。
 - 当 $ABC=010$ ， $XYZ\neq 010$ 时，因为除 $/Y_2$ 之外译码器的其它输出都是1，因此MUX的输入除 D_2 之外，其它都是1，故 $F=1$ 。




图 7.21 8路数据传输示意图




图 7.22 比较器的逻辑电路

- **例7.12：**利用**74193**芯片（4位二进制同步可逆计数器）构成**模10加法计数器**。

• 解：

- 模10加法计数器的状态为：**0000->0001->0010->0011->0100->0101->0110->0111->1000->1001->0000**.....
- 电路如图7.24所示： $\overline{LD}=1$ ， $CP_D=1$ ， CP_U 接时钟脉冲信号CP， Q_3 和 Q_1 通过与门接CLR。
- 当计数器输出由**1001**变为1010时， $Q_3=1$ 、 $Q_1=1$ ，与门输出=1，CLR=1，计数器清零，计数器输出=0000，即输出由1000变为**0000**，从而实现模10加法计数器的功能。




图 7.24 模 10 加法计数器逻辑电路

表 7.10 74193 的功能表

输 入								输 出			
CLR	$\overline{LD}$	D	C	B	A	CP_U	CP_D	Q_D	Q_C	Q_B	Q_A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	x_3	x_2	x_1	x_0	d	d	x_3	x_2	x_1	x_0
0	1	d	d	d	d	$\uparrow$	1	累	加	计	数
0	1	d	d	d	d	1	$\uparrow$	累	减	计	数

• **例7.13：**利用**74193**芯片（4位二进制同步可逆计数器）构成**模12减法计数器**。

• 解：

- 假设模12减法计数器的状态为：1111->1110->1101->1100->1011->1010->1001->1000->0111->0110->0101->0100->1111.....
- 电路如图7.25所示：CLR=0， $CP_U=1$ ， CP_D 接时钟脉冲信号CP，ABCD全部接1， Q_3 和 Q_2 的“或”再和“初态设置”信号“与”后接/LD。
- “初态设置”信号平时=1，需要进行初态设置时，该信号置为0，此时/LD=0，则将ABCD=1111初态送到计数器。
- 当计数器的输出由0100变为1111时， $Q_3=0$ 、 $Q_2=0$ ，或门输出=0，/LD=0，从而将ABCD=1111初态送到计数器，计数器输出=1111，即输出由0100变为1111，从而实现模12减法计数器的功能。




图 7.25 模 12 减法计数器逻辑电路

表 7.10 74193 的功能表

输 入								输 出			
CLR	$\overline{LD}$	D	C	B	A	CP_U	CP_D	Q_D	Q_C	Q_B	Q_A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	x_3	x_2	x_1	x_0	d	d	x_3	x_2	x_1	x_0
0	1	d	d	d	d	$\uparrow$	1	累	加	计	数
0	1	d	d	d	d	1	$\uparrow$	累	减	计	数

- **例7.14：**利用两片**74193**（4位二进制同步可逆计数器）构成**模147**（十进制数）加法计数器。
- 解：
 - **147=10010011**，**146=10010010**。
 - 计数器的状态变化为：**00000000**（0）->**00000001**（1）->.....->**10010010**（146）->**00000000**（0）。
 - 电路如图7.27所示：第1片**74193**： $CP_D=1$ ， CP_U 接时钟脉冲信号**CP**， $/LD=1$ ， $/Q_{CC}$ 通过一个反相器接第2片**CP_U**。第2片**74193**： $CP_D=1$ ， $/LD=1$ 。第1片的**Q_A**、**Q_B**和第2片的**Q_A**、**Q_D**通过与门接到或门的一个输入端，或门的另一个输入端接“**起始清零端**”按钮。
 - 当计数器的输出由**10010010**（146）变为**10010011**（147）时，**Q₀=1**、**Q₁=1**、**Q₄=1**、**Q₇=1**，与门输出=1，或门输出=1，两片**74193**的**CLR=1**，两片**74193**的输出全部为0，从而实现**10010010**（146）->**00000000**（0）。




图 7.27 模 147 加法计数器逻辑电路

- **例7.15：**利用**74290**（二-五-十进制加法计数器）设计一个**模8加法计数器**。

• 解：

- 模8加法计数器的状态转移图见图7.30。
- 逻辑电路见图7.31。
- 该电路为74290工作在8421码十进制计数器方式（图7.29(a)），并且当输出由**0111**变为**1000**时， $Q_D=1$ ，使 $R_{0A}=R_{0B}=1$ ，计数器清零，即**0111**变为**0000**，从而实现模8加法计数器的功能。




图 7.30 状态转移图




图 7.31 逻辑电路




图 7.29 74290 构成的两种模 10 计数器连接示意图

表 7.11 74290 的功能表

输 入					输 出			
R_{0A}	R_{0B}	R_{9A}	R_{9B}	CP	Q_D	Q_C	Q_B	Q_A
1	1	0	d	d	0	0	0	0
1	1	d	0	d	0	0	0	0
d	d	1	1	d	1	0	0	1
d	0	d	0	↓	计 数			
0	d	0	d	↓	计 数			
0	d	d	0	↓	计 数			
d	0	0	d	↓	计 数			

- **例7.16：**用**74194**（4位双向移位寄存器）构成一个**模8计数器**。该计数器的状态转移关系如表7.18所示。

• 解：

- 要实现表7.18的功能，需要让74194工作在**左移串行输入**方式（ $S_1=1$ 、 $S_0=0$ ，表7.17中的第6、7行），且 Q_D 经反相器接 D_L 。
- 一开始输出全部为0， $Q_D=0$ ，则 $D_L=1$ ，74194实现左移串行输入1的功能。当 $Q_D=1$ ，则 $D_L=0$ ，74194实现左移串行输入0的功能。

表 7.18 状态转移表

现 态				次 态			
Q_D	Q_C	Q_B	Q_A	Q_D^{n+1}	Q_C^{n+1}	Q_B^{n+1}	Q_A^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	1
0	0	1	1	0	1	1	1
0	1	1	1	1	1	1	1
1	1	1	1	1	1	1	0
1	1	1	0	1	1	0	0
1	1	0	0	1	0	0	0
1	0	0	0	0	0	0	0




图 7.33 逻辑电路图

表 7.17 74194 的功能表

		输 入								输 出			
$\overline{CLR}$	CP	S_1	S_0	D_R	D_L	D	C	B	A	Q_D	Q_C	Q_B	Q_A
0	d	d	d	d	d	d	d	d	d	0	0	0	0
1	0	d	d	d	d	d	d	d	d	Q_D^n	Q_C^n	Q_B^n	Q_A^n
1	↑	1	1	d	d	x_3	x_2	x_1	x_0	x_3	x_2	x_1	x_0
1	↑	0	1	1	d	d	d	d	d	1	Q_D^n	Q_C^n	Q_B^n
1	↑	0	1	0	d	d	d	d	d	0	Q_D^n	Q_C^n	Q_B^n
1	↑	1	0	d	1	d	d	d	d	Q_C^n	Q_B^n	Q_A^n	1
1	↑	1	0	d	0	d	d	d	d	Q_C^n	Q_B^n	Q_A^n	0
1	d	0	0	d	d	d	d	d	d	Q_D^n	Q_C^n	Q_B^n	Q_A^n

- **例7.17：**用**74194**（4位双向移位寄存器）和适当的逻辑门构成产生序列为**00101110**的**序列发生器**。

• 解：

- 序列发生器可由移位寄存器和反馈逻辑电路构成，如图7.34所示。假设序列发生器产生的序列周期（序列长度）为 T_p （本例中 $T_p=8$ ），移位寄存器的位数为 n （74194芯片 $n=4$ ），则需要满足 $2^n \geq T_p$ （本例满足该要求， $2^4 \geq 8$ ）。
- 图7.35为序列与移位寄存器状态的关系。根据图7.35，假设移位寄存器的初始状态 $Q_D Q_C Q_B = 100$ ，则状态变化如表7.19所示（74194工作在**右移串行输入**方式）。
 - 当前状态 $Q_D Q_C Q_B = 100$ ， $F(D_R) = 0$ ，则下一个状态 $Q_D Q_C Q_B = 010$
 - 当前状态 $Q_D Q_C Q_B = 010$ ， $F(D_R) = 1$ ，则下一个状态 $Q_D Q_C Q_B = 101$
 - 当前状态 $Q_D Q_C Q_B = 101$ ， $F(D_R) = 1$ ，则下一个状态 $Q_D Q_C Q_B = 110$
 - 当前状态 $Q_D Q_C Q_B = 110$ ， $F(D_R) = 1$ ，则下一个状态 $Q_D Q_C Q_B = 111$
 - 当前状态 $Q_D Q_C Q_B = 111$ ， $F(D_R) = 0$ ，则下一个状态 $Q_D Q_C Q_B = 011$
 - 当前状态 $Q_D Q_C Q_B = 011$ ， $F(D_R) = 0$ ，则下一个状态 $Q_D Q_C Q_B = 001$
 - 当前状态 $Q_D Q_C Q_B = 001$ ， $F(D_R) = 0$ ，则下一个状态 $Q_D Q_C Q_B = 000$
 - 当前状态 $Q_D Q_C Q_B = 000$ ， $F(D_R) = 1$ ，则下一个状态 $Q_D Q_C Q_B = 100$
- 根据表7.19，可以得到 $F = (/Q_D + Q_C) \oplus Q_B$ 。由F的逻辑公式得到逻辑电路（图7.36）。一开始置 $S_1 S_0 = 11$ ，将DCB=100送寄存器，输出 $Q_D Q_C Q_B = 100$ 。然后，置 $S_1 S_0 = 01$ （**右移串行输入**方式），则在时钟脉冲作用下，输出Z（ Q_B ）将产生00101110.....序列信号。

表 7.17 74194 的功能表

		输 入								输 出			
CLR	CP	S ₁	S ₀	D _R	D _L	D	C	B	A	Q _D	Q _C	Q _B	Q _A
0	d	d	d	d	d	d	d	d	d	0	0	0	0
1	0	d	d	d	d	d	d	d	d	Q _D ⁿ	Q _C ⁿ	Q _B ⁿ	Q _A ⁿ
1	↑	1	1	d	d	x ₃	x ₂	x ₁	x ₀	x ₃	x ₂	x ₁	x ₀
1	↑	0	1	1	d	d	d	d	d	1	Q _D ⁿ	Q _C ⁿ	Q _B ⁿ
1	↑	0	1	0	d	d	d	d	d	0	Q _D ⁿ	Q _C ⁿ	Q _B ⁿ
1	↑	1	0	d	1	d	d	d	d	Q _C ⁿ	Q _B ⁿ	Q _A ⁿ	1
1	↑	1	0	d	0	d	d	d	d	Q _C ⁿ	Q _B ⁿ	Q _A ⁿ	0
1	d	0	0	d	d	d	d	d	d	Q _D ⁿ	Q _C ⁿ	Q _B ⁿ	Q _A ⁿ




图 7.34 序列发生器结构框图




图 7.35 序列与移位寄存器状态的关系

表 7.19 电路状态变化表

CP	F(D _R)	Q _D	Q _C	Q _B
0	0	1	0	0
1	1	0	1	0
2	1	1	0	1
3	1	1	1	0
4	0	1	1	1
5	0	0	1	1
6	0	0	0	1
7	1	0	0	0




图 7.36 逻辑电路


真值表

表 7.19 电路状态变化表

CP	F(D _R)	Q _D	Q _C	Q _B
0	0	1	0	0
1	1	0	1	0
2	1	1	0	1
3	1	1	1	0
4	0	1	1	1
5	0	0	1	1
6	0	0	0	1
7	1	0	0	0

输出

输入



$$F = \overline{A} \cdot \overline{C} + B \cdot \overline{C} + A \cdot B \cdot C$$

$$= (\overline{A} + B) \oplus C$$

$$Q_D = A \quad Q_C = B \quad Q_B = C$$

$$F = (\overline{Q_D} + Q_C) \oplus Q_B$$

- **例7.18:** 采用DAC0832芯片作为波形发生器，产生n个三角波信号。

• 解:

- 图7.50: DAC0832与PC总线的连接。采用单缓冲方式（DAC寄存器处于直通状态）。
- 因此， $/XFER=0$ ， $/WR_2=0$ ； $ILE=1$ ， $/CS$ 接地址译码输出信号， $/WR_1$ 接 $/IOW$ 控制信号。
- 产生n个三角波的程序:




图 7.50 三角波信号发生器硬件连接图

TRIANGULARWAVE PROC FAR

```

MOV  AX, DATA
MOV  DS, AX           ;初始化 DS
MOV  DX, PORT         ;置端口地址为 PORT
MOV  CX, n            ;置循环次数 CX=n
MOV  AL, 00H          ;置数字量初值 AL=00H
L1:  OUT DX, AL        ;输出 AL 到 DAC0832
      INC  AL          ;AL 加 1
      JNZ  L1          ;不为 0, 继续输出
      MOV  AL, FEH     ;为 0, 重新置 AL=FEH
L2:  OUT DX, AL        ;输出 AL 到 DAC0832
      DEC  AL          ;AL 减 1
      JNZ  L2          ;不为 0, 继续输出
      DEC  CX          ;为 0, 将循环次数减 1
      JNZ  L1          ;循环次数不为 0, 继续生成下一个三角波
TRIANGULARWAVE ENDP


```

第7章习题答案

7.1 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。

• 答：

- 所谓对9求补，就是9减这个数。例如，5对9求补=9-5=4；1对9求补=9-1=8。
- 设8421码=A=a₃a₂a₁a₀，则A对9求补=9-A=9+A+1=10+A=0ah+A。
- 电路如下：




7.2 用两个 4 位二进制并行加法器实现 2 位十进制数 8421 码到二进制码的转换。

• 答：

- 设十位8421码= $A=a_3a_2a_1a_0$ ，个位8421码= $B=b_3b_2b_1b_0$
- 则二进制码 $c_7c_6c_5c_4c_3c_2c_1c_0 = a_3a_2a_1a_0 \times 1010 + b_3b_2b_1b_0$

$$\begin{array}{r}
 \begin{array}{cccc} & & a_3 & a_2 & a_1 & a_0 \\ \times & & 1 & 0 & 1 & 0 \end{array} \\
 \hline
 \begin{array}{cccc} & & a_3 & a_2 & a_1 & a_0 \\ & a_3 & a_2 & a_1 & a_0 & \\ + & & b_3 & b_2 & b_1 & b_0 \end{array} \\
 \hline
 = \quad c_7 & c_6 & c_5 & c_4 & c_3 & c_2 & c_1 & c_0
 \end{array}$$

- $c_0=b_0$
- 第1个加法器: $a_3 a_2 a_1 a_0 + a_1 b_3 b_2 b_1 = s_{13} s_{12} s_{11} s_{10}$ $c_{1_{in}}=0$ $c_1=s_{10}$ $c_2=s_{11}$
- 第2个加法器: $0 c_{1_{out}} s_{13} s_{12} + a_3 a_2 0 a_0 = s_{23} s_{22} s_{21} s_{20}$ $c_{2_{in}}=0$ $c_3=s_{20}$ $c_4=s_{21}$ $c_5=s_{22}$ $c_6=s_{23}$ $c_7=c_{2_{out}}$



7.3 用 4 位二进制并行加法器设计一个用 8421 码表示的 1 位十进制加法器。

• 答：

- 设第1个8421码= $A=a_3 a_2 a_1 a_0$ ，第2个8421码= $B=b_3 b_2 b_1 b_0$ 低位进位= C_{in}
- 首先用加法器完成 $A+B+C_{in} = C = c_{out} c_3 c_2 c_1 c_0$
- 然后将C转换为2位BCD码，如果 $C \geq 10$ （十进制），则十位BCD码= $F=1$ ，个位BCD码= $C-10 = c_3 c_2 c_1 c_0 + 6 = c_3 c_2 c_1 c_0 + 0110$ ；否则，十位BCD码= $F=0$ ，个位BCD码= $c_3 c_2 c_1 c_0 + 0$


c_{out}	c_3	c_2	c_1	c_0	F
0	1	0	1	0	1
0	1	0	1	1	1
0	1	1	0	0	1
0	1	1	0	1	1
0	1	1	1	0	1
0	1	1	1	1	1
1	0	0	0	0	1
1	0	0	0	1	1
1	0	0	1	0	1
1	0	0	1	1	1

— 画出F的卡诺图：


— 由卡诺图得到逻辑函数：

- $A=cout \quad B=c3 \quad C=c2 \quad D=c1 \quad E=c0$

- $F=A+B \cdot C+B \cdot D=cout+c3 \cdot c2+c3 \cdot c1$



— 电路图如下：



7.4 用一片 3-8 线译码器和必要的逻辑门实现下列逻辑函数表达式：


$$F_1 = \bar{A}\bar{C} + ABC$$


$$F_2 = \bar{A} + B$$

$$F_3 = AB + \bar{A}\bar{B}$$

• 答：

- $F_1 = \bar{A} \cdot \bar{C} + A \cdot B \cdot C = \bar{A} \cdot \bar{B} \cdot \bar{C} + \bar{A} \cdot B \cdot \bar{C} + A \cdot B \cdot \bar{C} + A \cdot B \cdot C = m_0 + m_2 + m_6$
- $F_2 = \bar{A} + B = \bar{A} \cdot \bar{B} \cdot \bar{C} + \bar{A} \cdot \bar{B} \cdot C + \bar{A} \cdot B \cdot \bar{C} + \bar{A} \cdot B \cdot C + A \cdot \bar{B} \cdot \bar{C} + A \cdot \bar{B} \cdot C + A \cdot B \cdot \bar{C} + A \cdot B \cdot C = m_0 + m_1 + m_2 + m_3 + m_4 + m_5 + m_6 + m_7 = m_0 + m_1 + m_2 + m_3 + m_6 + m_7$
- $F_3 = AB + \bar{A}\bar{B} = A \cdot B \cdot \bar{C} + A \cdot B \cdot C + \bar{A} \cdot \bar{B} \cdot \bar{C} + \bar{A} \cdot \bar{B} \cdot C = m_6 + m_7 + m_0 + m_1$





7.5 用一片 4-16 线译码器和适当的逻辑门设计一个 1 位十进制数 2421 码的奇偶位产生电路(假定采用奇检验)。

• 答:


- 2421码见表1.3，设2421码为ABCD
- 设奇校验位为P，则P与2421码的关系见左下表
- 根据左下表，有 $P=m_0+m_3+m_{12}+m_{15}$
- 电路如右下图

表 1.3 常用的 3 种 BCD 码

十进制字符	8421 码	2421 码	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100

保证5位中1的个数为奇数个


A	B	C	D	P
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1



7.6 当优先编码器 74LS148 的 $\bar{I}_s$ 接 0, 输入 $\bar{I}_7 \bar{I}_6 \bar{I}_5 \bar{I}_4 \bar{I}_3 \bar{I}_2 \bar{I}_1 \bar{I}_0 = 11010001$ 时, 输出状态为何值?

• 答:

— 见下图




7.7 试用 4 路数据选择器实现余 3 码到 8421 码的转换。

• 答：

- 余3码和8421码见表1.3；设余3码=ABCD，8421码=WXYZ
- $W = m_{11} + m_{12} = A/BCD + AB/C/D = /A \cdot /B \cdot (0) + A \cdot B \cdot (0) + A \cdot /B \cdot (C \cdot D) + A \cdot B \cdot (/C \cdot /D)$
- $X = m_7 + m_8 + m_9 + m_{10} = /A \cdot B \cdot C \cdot D + A \cdot /B \cdot /C \cdot /D + A \cdot /B \cdot /C \cdot D + A \cdot /B \cdot C \cdot /D = /C \cdot /D \cdot (A \cdot /B) + /C \cdot D \cdot (A \cdot /B) + C \cdot /D \cdot (A \cdot /B) + C \cdot D \cdot (/A \cdot B)$
- $Y = m_5 + m_6 + m_9 + m_{10} = /A \cdot B \cdot /C \cdot D + /A \cdot B \cdot C \cdot /D + A \cdot /B \cdot /C \cdot D + A \cdot /B \cdot C \cdot /D = /B \cdot /C \cdot (A \cdot D) + /B \cdot C \cdot (A \cdot /D) + B \cdot /C \cdot (/A \cdot D) + B \cdot C \cdot (/A \cdot /D)$
- $Z = m_4 + m_6 + m_8 + m_{10} + m_{12} = /A \cdot B \cdot /C \cdot /D + /A \cdot B \cdot C \cdot /D + A \cdot /B \cdot /C \cdot /D + A \cdot /B \cdot C \cdot /D + A \cdot B \cdot /C \cdot /D = /B \cdot /C \cdot (A \cdot /D) + /B \cdot C \cdot (A \cdot /D) + B \cdot /C \cdot (/A \cdot /D + A \cdot /D) + B \cdot C \cdot (/A \cdot /D) = /B \cdot /C \cdot (A \cdot /D) + /B \cdot C \cdot (A \cdot /D) + B \cdot /C \cdot (/D) + B \cdot C \cdot (/A \cdot /D)$

表 1.3 常用的 3 种 BCD 码

十进制字符	8421 码	2421 码	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100



7.8 当 4 路选择器的选择控制变量 A_1 、 A_0 接变量 A、B, 数据输入端 D_0 、 D_1 、 D_2 、 D_3 依次接 $\bar{C}$ 、0、0、C 时, 电路实现何功能?

• 答:

— $AB=A_1A_0=00 \quad Y=D_0=\bar{C}$

— $AB=A_1A_0=01 \quad Y=D_1=0$

— $AB=A_1A_0=10 \quad Y=D_2=0$


— $AB=A_1A_0=11 \quad Y=D_3=C$

— $Y=\bar{A} \cdot \bar{B} \cdot \bar{C} + A \cdot B \cdot C$

— 如果 $A=B=C$, $F=1$; 否则, $F=0$

— 该电路为“判断输入是否一致的电路”


A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1



7.9 用 4 位同步可逆计数器 74193 和必要的逻辑门实现模 12 加法计数器。

• 答：

- 模12=1100=QdQcQbQa
- QdQc接与门，与门输出接CLR




0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、0000

1100



7.10 用 74194 双向移位寄存器和必要的逻辑门设计一个 00011101 序列信号发生器。

• 答：

- 序列=00010111000
- 根据序列，作真值表；根据真值表，作卡诺图；根据卡诺图得到逻辑公式
- $A=Q_d \quad B=Q_c \quad C=Q_b$
- $F=A \cdot C + B \cdot C + A \cdot B \cdot C = Q_d \cdot Q_b + Q_c \cdot Q_b + Q_d \cdot Q_c \cdot Q_b$
- 由逻辑公式，画出电路图



CP	F(DR)	Qd	Qc	Qb
0	1	0	0	0
1	1	1	0	0
2	1	1	1	0
3	0	1	1	1
4	1	0	1	1
5	0	1	0	1
6	0	0	1	0
7	0	0	0	1



习题7.10 (00011101序列发生器)

7.11 在图 7.38(a)所示电路中,若取 $R_1 = 2R_2$, 请问输出矩形波的占空比为多少?




图 7.38 用 5G555 构成的多谐振荡器电路及其工作波形图

• 答:

• 占空比 $= (R_1 + R_2) / (R_1 + 2R_2) = (2R_2 + R_2) / (2R_2 + 2R_2) = 3/4 = 0.75$

7.12 分析图 7.53 所示由定时器 5G555 构成的多谐振荡器。

(1) 计算其振荡周期；

(2) 若要产生占空比为 50% 的方波, R_1 和 R_2 的取值关系如何?




图 7.53 多谐振荡器

• 答:

- (1) 振荡周期 $T_w = t_H + t_L = 0.7 \cdot R_1 \cdot C + 0.7 \cdot R_2 \cdot C = 0.7 \cdot (R_1 + R_2) \cdot C$
- (2) 占空比 $t_H / T_w = 0.7 \cdot R_1 \cdot C / (0.7 \cdot (R_1 + R_2) \cdot C) = R_1 / (R_1 + R_2)$, 要产生 50% 占空比的方波, 则 $R_1 = R_2$

7.13 将 5G555 定时器按图 7.54(a) 所示连接, 输入波形如图 7.54(b) 所示。请画出定时器输出波形, 并说明该电路相当于什么器件。





图 7.54 5G555 连线图和有关波形图

- 答:
 - (1) 输出波形见右图:
 - (2) 该电路相当于低电平产生器。



7.14 D/A 转换器有哪些主要参数？通常用什么参数来衡量转换精度？

• 答：

— (1) 主要参数：

- ① 分辨率：为最小模拟量输出与最大模拟量输出之比， n 位D/A转换器的分辨率= $A_{LSB}/A_m=1/(2^n-1)$ 。因此，D/A转换器的位数（ n ）越多，分配率就越高。
- ② 非线性误差：理想情况下，每相邻两个数字量对应的模拟量之差都是 A_{LSB} ，实际情况会存在误差。在满刻度范围内偏离理想转换特性的最大值称为非线性误差。
- ③ 绝对精度：是指输入端加满刻度数字量时（ n 个1），输出的实际值与理想值之差。一般来说绝对误差应低于 A_{LSB} 。
- ④ 建立时间：是指从输入数字信号起，到输出模拟量达到稳定值为止所需要的时间。建立时间反映了电路的转换速度。

— (2) 通常用分辨率来衡量转换精度。

7.15 DAC1210 是 12 位 D/A 转换芯片,请问其分辨率为多少?(用百分数表示)

• 答:

- n位D/A转换器的分辨率= $A_{\text{LSB}}/A_{\text{m}}=1/(2^n-1)$ 。
- 因此, 12位D/A转换器的分辨率= $1/(2^{12}-1)=1/(4096-1)=1/4095$ 。

7.16 DAC0832 由哪几部分组成？可以构成哪几种工作方式？每种方式如何控制？

• 答：

- (1) **DAC0832**由8位输入寄存器、8位DAC寄存器、8位D/A转换器、3个控制逻辑门（与门）等组成。
- (2) 可以构成三种工作方式：双缓冲方式、单缓冲方式、直通方式。
- (3) 每种工作方式的控制形式：
 - ① **双缓冲方式**：首先在ILE、/CS、/WR₁控制下，将输入数据锁存到输入寄存器；然后在/XFER、/WR₂控制下，将输入寄存器中的数据锁存到DAC寄存器，再送D/A转换器。此时输入寄存器可以接收新的数据。
 - ② **单缓冲方式**：此时可以令输入寄存器处于直通状态（ILE=1，/CS=0，/WR₁=0），输入数据在控制信号（/XFER、/WR₂）作用下直接送DAC寄存器，然后送D/A转换器。或者令DAC寄存器处于直通状态（/XFER=0，/WR₂=0），输入数据在控制信号（ILE、/CS、/WR₁）作用下送输入寄存器，然后直接送D/A转换器。
 - ③ **直通方式**：此时输入寄存器和D/A寄存器都处于直通状态（ILE=1，/CS=0，/WR₁=0；/XFER=0，/WR₂=0），输入数据直接送D/A转换器。

7.17 常见集成 A/D 转换器按转换方法的不同可分成哪几种类型？各有何特点？

• 答：

- （1）根据工作原理分为：直接转换型A/D转换器、间接转换型A/D转换器。根据转换方式的不同直接转换型A/D转换器又分为：并行比较型A/D转换器、逐次比较型A/D转换器。
- （2）各有何特点：
 - 并行比较型A/D转换器由电阻分压器、电压比较器、数据寄存器、编码器等4部分组成。优点是转换速度快（ $<20\text{ns}$ ）；缺点是随着输出二进制位数的增加，器件数目成几何级数增加（例如n位A/D转换器，需要 2^n-1 个比较器）。
 - 逐次比较型A/D转换器由电压比较器、逻辑控制器、D/A转换器、数据寄存器等4部分组成。特点是转换速度较快，输出代码位数多，精度高。

7.18 ADC0809 如何实现对 8 路模拟量输入的选择？当它与微机连接时是否要外加三态缓冲器？

• 答：

- （1）ADC0809是通过3位地址选择线（A、B、C）来实现对8路模拟量输入的选择。CBA=000，选择第0路（IN0）模拟量输入，CBA=111选择第7路（IN7）模拟量输入。
- （2）因为ADC0809中包含三态输出锁存缓冲器，因此它与微机连接时不需要外加三态缓冲器。

第8章 可编程逻辑器件

- 8.1 PLD概述
- 8.2 低密度可编程逻辑器件
- 8.3 复杂可编程逻辑器件（CPLD）
- 8.4 现场可编程门阵列（FPGA）
- 8.5 FPGA和CPLD对比
- 8.6 Vivado开发环境及设计流程

第8章主要内容

- **PLD**（Programmable Logic Device，**可编程逻辑器件**）：20世纪70年代开始发展的一种新型大规模集成电路。
- **PLD的分类**：
 - 低密度PLD（LDPLD）：集成度小于1000门，例如：PROM、PLA、PAL、GAL。
 - 高密度PLD（HDPLD）：集成度大于1000门，例如：CPLD、FPGA。
- **PLD的一般结构**：图8.1。




图 8.1 PLD 的一般结构

- 低密度可编程逻辑器件分为：
 - 可编程只读存储器（**PROM**）
 - 可编程逻辑阵列（**PLA**）
 - 可编程阵列逻辑（**PAL**）
 - 通用阵列逻辑（**GAL**）
- **CPLD**（Complex Programmable Logic Device，**复杂可编程逻辑器件**）属于高密度PLD。**CPLD**一般由逻辑块、可编程内部连线区、I/O单元组成（图8.8）。
- 常用的CPLD有Altera公司生产的**FLEX 10K**系列器件。**FLEX 10K**采用灵活逻辑单元阵列（Flexible Logic Element Matrix，**FLEX**）结构和重复可构造的**CMOS SRAM**工艺，具有高密度、低成本、低功耗等特点。




图 8.8 CPLD 的结构示意图

- **FPGA**（Field Programmable Gate Array，**现场可编程门阵列**）也属于高密度PLD，是Xilinx公司于1985年率先推出的。
- **FPGA的基本结构**（图8.17）是一个由若干逻辑块构成的阵列，一般由可编程配置逻辑块（CLB）、可编程输入/输出块（IOB）和可编程互连资源（IR）组成。CLB（可编程配置逻辑块）是FPGA内的基本逻辑单元。每个CLB模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置为分布式RAM和分布式ROM。
- **XC4000**为Xilinx FPGA的第三代产品，主要由CLB（可编程配置逻辑块）、IOB（可编程输入/输出块）、IR（可编程互连资源，包括可编程开关矩阵和可编程连接线）组成。




图 8.17 FPGA 的结构示意图

- **FPGA与CPLD的对比:**

- **CPLD**属于逻辑块级编程，并且其逻辑块之间的互连是集总式的，其连续式布线结构决定了它的内部延迟与器件结构和连线无关，各模块之间提供了具有固定延迟的快速互连通道，使得延时是均匀且可预测的，因此容易消除竞争和险象。
- **FPGA**属于门级编程，逻辑资源和布线资源在结构上分开，其**CLB**（可编程逻辑块）之间采用分布式互连，布线相当灵活，但这种分布式布线结构决定了其速度慢、延迟不可预测。
- 在编程上**FPGA**比**CPLD**具有更大的灵活性。
- **CPLD**的功耗要比**FPGA**大，且集成度越高越明显。
- **CPLD**适合完成各种算法和组合逻辑（适合于触发器有限而乘积项丰富的电路结构）。
- **FPGA**更适合完成时序逻辑（适合复杂的布线结构和逻辑电路）。
- 总之，**CPLD**的速度快、保密性好、使用方便，**FPGA**的集成度高、功耗低、编程灵活度大。

- **例8.1：**采用EPF10K20器件的**进位链**，实现n位加法器功能。
- 解：共需要n+1个逻辑单元（LE），具体见**图8.13**，前n个逻辑单元（LE）产生n位输出，最后1个逻辑单元（LE）产生进位输出。




图 8.13 用进位链实现 n 位加法器

第8章习题答案

- 8.1 可编程逻辑器件有哪些主要特点？
- 答：
 - 可编程逻辑器件（PLD）具有性能优越、设计简单、功能变化灵活等特点。

- **8.2 低密度PLD器件有哪几种主要类型？**
- **答：**
 - 低密度PLD（LDPLD）包括PROM、PLA、PAL、GAL。
 - 高密度PLD（HDPLD）包括CPLD、FPGA。

- **8.3 试述PROM/EPROM和E2PROM的特点。**
- **答：**
 - **PROM**为一次编程**ROM**，新购买的**PROM**中的内容全部为**1**，编程的过程是将部分**1**变为**0**，且只能编程**1**次。
 - **EPROM**为可擦除可编程**ROM**，新购买的**EPROM**中的内容全部为**1**，编程的过程是将部分**1**变为**0**。如果要重新编程，需将**EPROM**芯片从电路板上拨出，然后放到紫外线灯下照射几十分钟，从而将**EPROM**中的内容又重新变为**1**。
 - **E2PROM**为电可擦除可编程**ROM**，新购买的**E2PROM**中的内容全部为**1**，编程的过程是将部分**1**变为**0**。重新编程时，不需要将**E2PROM**芯片拨出，只需要通过擦除操作，就可以将其中的内容全部变为**1**。

- **8.4 容量为1024x8的PROM芯片，地址线的位数为多少？数据线的位数为多少？含存储元的数目为多少？**
- **答：**
 - 地址线为**10根**（ $2^{10}=1024$ ）。
 - 数据线为**8根**。
 - 含**1024x8=8192**个存储元。

- **8.5 可编程阵列逻辑（PAL）和可编程逻辑阵列（PLA）在结构上的主要区别是什么？**
- **答：**
 - **PAL**是由一个与阵列和一个或阵列组成，**PAL**的与阵列是可编程的、或阵列是固定的。
 - **PLA**也是由一个与阵列和一个或阵列组成，**PLA**的与阵列和或阵列都是可编程的。

- **8.6 高密度PLD器件有哪几种常见类型？**
- **答：**
 - **高密度PLD（HDPLD）有两种常见类型：CPLD、FPGA。**

- **8.7 常见CPLD一般采用何种结构？它们一般由哪几部分组成？**
- **答：**
 - **CPLD通常采用分区阵列结构，即将整个器件分成若干个逻辑块，这些逻辑块构成矩阵，经内部的可编程连线实现互联。**
 - **CPLD一般由逻辑块、可编程内部连线区、I/O单元等3部分组成。**

- **8.8 常见FPGA一般由哪几部分组成？**
- **答：**
 - **FPGA的基本结构是一个由若干逻辑块构成的阵列，一般由可编程配置逻辑块（CLB）、可编程输入/输出块（IOB）和可编程互连资源（IR）等3部分组成。**

- **8.9 根据可编程配置逻辑块CLB结构的不同，常见FPGA可分为哪几种不同不同类型？**
- **答：**
 - 根据可编程配置逻辑块CLB结构的不同，**FPGA**可分为查找表结构、多路开关结构、多级与非门等**3**种不同类型。

- **8.10 Xilinx公司生产的XC4000系列FPGA器件主要由哪几部分组成？**
- **答：**
 - **XC4000为Xilinx FPGA的第三代产品，主要由CLB（可配置逻辑块）、IOB（可编程I/O块）、IR（包括：可编程开关矩阵、可编程连接线）等3部分组成。**

- **8.11 Xilinx FPGA芯片主要分为哪两类？各有什么特点？**
- **答：**
 - **Xilinx FPGA芯片主要分为两大类：**一类侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求；另一类侧重高性能应用，容量大，性能能满足各类高端应用。

- **8.12 Xilinx ISE环境下的FPGA开发流程包括哪些步骤？**
- **答：**
 - **Xilinx ISE环境下的FPGA开发流程包括设计规划、设计输入、设计综合、设计实现、FPGA配置、下载验证、设计验证等主要步骤。**

- **8.13 在FPGA的开发中，设计综合的主要任务是什么？**
- **答：**
 - 设计综合的主要任务是将硬件描述语言等设计输入转换成由基本门电路、**RAM**和触发器等基本逻辑单元组成的逻辑连接网表的过程。

- **8.14 在FPGA的开发中，设计实现的主要任务是什么？**
- **答：**
 - 设计实现的主要任务是通过翻译、映射、布局布线等过程，将逻辑设计进一步翻译为可以下载烧录到目标**FPGA**器件中特定物理文件格式（**.bit**）的过程。

- **8.15** 根据在**FPGA**的开发流程中的切入点的不同，仿真可分为哪几种类型？
- 答：
 - 根据在**FPGA**的开发流程中的切入点的不同，仿真可分为行为仿真、综合后仿真和实现后仿真等**3**种类型。

- **8.16 在FPGA的开发中，什么是静态时序分析？**
- **答：**
 - 静态时序分析是在综合设计或布局布线之后，对设计进行快速时序检查的方法，用于验证设计是否满足时序约束，并列举输入约束冲突，以分析部分或全部的布局布线设计。

- **8.17 FPGA与CPLD相比，各有何特点？**

- 答：

- **CPLD**属于逻辑块级编程，并且其逻辑块之间的互连是集总式的，其连续式布线结构决定了它的内部延迟与器件结构和连线无关，各模块之间提供了具有固定延迟的快速互连通道，使得延时是均匀且可预测的，因此容易消除竞争和险象。
- **FPGA**属于门级编程，逻辑资源和布线资源在结构上分开，其**CLB**（可编程逻辑块）之间采用分布式互连，布线相当灵活，但这种分布式布线结构决定了其速度慢、延迟不可预测。
- 在编程上**FPGA**比**CPLD**具有更大的灵活性。
- **CPLD**的功耗要比**FPGA**大，且集成度越高越明显。
- **CPLD**适合完成各种算法和组合逻辑（适合于触发器有限而乘积项丰富的电路结构）。
- **FPGA**更适合完成时序逻辑（适合复杂的布线结构和逻辑电路）。
- 总之，**CPLD**的速度快、保密性好、使用方便，**FPGA**的集成度高、功耗低、编程灵活度大。

- **8.18 和Xilinx公司的上一代开发环境ISE相比， Vivado设计套件具有哪些特点？**
- **答：**
 - **Vivado设计套件具有14个特点，具体见教材P249-P251**

- **8.19 Vivado**具有哪些可能的设计输入？
- 答：
 - **Vivado**的设计输入可能是：可综合的**HDL**代码、测试文件、**IP**，以及网表文件。可综合的**HDL**代码和测试文件可以是**Verilog**、**VHDL**，或者**System Verilog**代码。

- **8.20 Vivado**设计套件中，设计综合有何特点？
- 答：
 - **Vivado**的设计综合是基于时间驱动的，对存储器的利用率和性能进行了优化。

- **8.21 Vivado**设计套件中，设计实现具有哪些步骤？
- 答：
 - **Vivado**的设计实现包括网表优化、功率优化、布局设计、物理优化、布线设计等步骤。

- **8.22 和Xilinx ISE环境下的FPGA开发流程相比， Vivado设计套件中，FPGA配置和下载验证有何不同？**
- **答：**
 - 除了传统上的寄存器传输级（RTL）到比特流的FPGA设计流程外， Vivado还提供了基于C和IP核的系统级集成设计流程。系统级集成设计流程加速了集成时间，提高了设计效率，降低了集成风险。

第9章 综合应用举例

- 9.1 简单运算器设计
- 9.2 时序信号发生器设计
- 9.3 弹道计时器设计
- 9.4 汽车尾灯控制器设计
- 9.5 数字钟设计

图 9.4 运算电路的完整逻辑电路

• 二、时序信号发生器

- 一 设计一个**简单的时序信号发生器**，具体功能如下：
- ① 由时钟脉冲源提供频率稳定的方波信号作为系统的主频信号（时序信号发生器的输入信号）；
 - ② 规定一个CPU周期由4个时钟周期组成；
 - ③ 必须对时序信号进行有效的控制（包括启动和停止）。




图 9.11 时序信号发生器的完整电路

• 三、弹道计时器

- 设计一个用来测量手枪子弹等发射物速度的便携式电池供电计时器，该计时器用于测定子弹或其他发射物的速度，竞赛射手通常用这种设备来测定装备的性能。




图 9.17 弹道计时器的完整电路

• 四、汽车尾灯控制器

- 设计一个汽车尾灯控制器，实现对汽车尾灯显示状态的控制。在汽车尾部左右两侧各有3个指示灯，根据汽车运行情况，指示灯具有4种不同的显示模式：

- ① 汽车正向行驶时，左右两侧的指示灯全部处于熄灭状态；
- ② 汽车右转弯时，右侧指示灯按右循环顺序点亮；
- ③ 汽车左转弯时，左侧指示灯按左循环顺序点亮；
- ④ 汽车临时刹车时，左右两侧的指示灯同时处于闪烁状态。




图 9.22 汽车尾灯控制器的逻辑电路

• 五、数字钟

— 设计一个数字钟，要求如下：

- ① 信号发生器产生稳定的脉冲信号，作为数字钟的计时基准；
- ② 具有时、分、秒的十进制数字显示；
- ③ 小时采用24进制，分、秒采用60进制；
- ④ 具有校时功能，可在任何时候将其调至标准时间或者指定时间。




图 9.28 数字钟电路

关于期末考试

- 试卷题型
 1. 填空题：20分（每1空1分）
 2. 简答题：20分
 3. 综合题：60分
- 考试范围和试卷难度不超过每章的例题和习题（不要求的除外）

**祝同学们期末考试
取得好成绩！**

Thanks