

硕士研究生学位论文

题目:	物理不可克隆函数的建模与
	设计研究

姓	名:	唐 文 懿
学	号:	1301214150
院	系:	信息科学技术学院
专	业:	微电子学与固体电子学
研究	方向:	
导	师:	贾嵩 副教授

版权声明

任何收存和保管本论文各种版本的单位和个人,未经本论文作者同意,不得将本论文转借他人,亦不得随意复制、抄录、拍照或以任何方式传播。否则,引起有碍作者著作权之问题,将可能承担法律责任。



摘要

信息安全在现代系统设计中占据重要位置,而单向函数是实现安全模块的数学基础之一。目前基于软件的单向函数实现求值时间长、系统开销大,不利于集成在便携式芯片中。物理不可克隆函数(Physical Unclonable Function, PUF)是以硬件方式实现单向函数,利用硬件实现的单向函数求值迅速、结构简单、集成度高、成本低廉,使得 PUF 适合于有安全性需求的移动端芯片。

本文研究了 PUF 在电路系统的实现方法,论文的主要工作和创新点包括:

第一,提出了一种精确描述双稳态环路型物理不可克隆函数 (BRPUF) 的数学模型,该模型能够准确表达 BRPUF 的输出状态。利用该模型对 BRPUF 的建模攻击可以用 5000 个数据点达到 99% 的预测率。

第二,提出了延迟型双稳态型物理不可克隆函数 (DBRPUF) 设计方案,其结合了仲裁型 PUF 和 BRPUF 的优点,改进了 BRPUF 响应存在偏置的不足,且在可编程门阵列 (FPGA)上实现了电路并采样验证。

第三,设计了随机脉冲采样 PUF (RPAPUF),该结构利用短脉冲传播的不稳定特性,引入随机变量,使攻击者难以建模预测或仿真电路行为,增强了其抵御建模攻击的能力;同时通过真负边沿采样异或运算,增加了建模的空间复杂度,使得攻击者需要极大量的运算代价对此结构进行建模。

最后本文比较了新提出结构在内的多个 PUF 的统计分布、 NIST 测试结果和建模 攻击预测结果。实验结果显示本文提出的 DBRPUF 的随机性标准差为0.1,是 BRPUF 的33.4%,独特性标准差为0.03,是 BRPUF的15.1%;而 RPAPUF 的随机性标准差小于0.1,独特性标准差小于0.02,对其建模攻击的预测率不超过67%。

关键词: 物理不可克隆函数, 建模攻击, FPGA, 密码学

Modeling and Design of Physical Unclonable Functions

Wenyi Tang (Microelectronics)

Directed by Prof. Song Jia

ABSTRACT

Modern system design concerns more and more about security. As one of the basic foundation of crypto-protocols, one-way function and its implementation takes efforts to do so. Physical Unclonable Functions (PUF) is an alternative to one-way function. PUF utilizes the physical system which is unknown to mankind to set up a projection from challenges to responses. This physical-disorder based system, which has low energy consumption and high density, is quite suitable for portable security chips.

In this paper, I analyzed and implemented PUF in Field Programmable Gate Array (FPGA), and investigated the randomness, uniqueness and reliability of the Arbiter/Bistable-Ring/XOR PUFs. I also built an accuracy models for Bistable Ring PUF and extract characteristics from the model. The modeling attack to BRPUF via this model archives 99% prediction rate. This paper proposed two novel PUF designs. One combines the advantage of the Arbiter PUF and the Bistable Ring PUF. The experiment on FPGA demonstrated that it can improve the randomness and uniqueness compared to the BRPUF. The other one, referred to as Random Pulse Arbiter PUF (RPAPUF), introduces a random bit with a random input pulse signal to confuse the attacker who wants to predict it. The experimental results indicate the proposed RPAPUF has a significant increment on the space and the time complexity of building models for it.

In the end, this paper summarized the statistical and NIST test results and modeling attack results for all mentioned PUFs.

KEYWORDS: Physical Unclonable Function, Modeling attack, FPGAS, Cryptography

目录

第一章 绪论	1
1.1 背景介绍	1
1.2 PUF相关研究	2
1.3 本文主要工作和文章结构	4
第二章 研究背景	5
2.1 PUF工作原理	5
2.1.1 工艺涨落	5
2.1.2 信息转换	5
2.1.3 Weak PUF和Strong PUF	6
2.1.4 评价指标	7
2.2 PUF安全性问题	8
2.2.1 物理模型	8
2.2.2 参数拟合	8
2.3 机器学习算法简介	9
2.3.1 支持向量机	9
2.3.2 SVM与PUF建模攻击	10
2.4 相关工作	10
2.4.1 仲裁型PUF	10
2.4.2 仲裁型PUF的改进	12
2.4.3 异或输出的PUF	12
2.4.4 双稳态环路PUF	13
2.5 本章小结	14
第三章 基于PUF建模的仿真分析和设计方法	15
3.1 双稳环路PUF的建模分析	15
3.1.1 偶数级环路振荡器	15
3.1.2 BRPUF模型	17
3.1.3 BRPUF输出统计特性	17
3.2 基于统计分析的PUF设计方法	18
3.3 模型验证	19

北京大学硕士研究生学位论文

3.3	.1 仿真验证	19
3.3	.2 FPGA验证	20
3.4	本章小结	23
第四章	延迟环路PUF设计	25
4.1	电路结构	25
4.2	统计分析	26
4.3	仿真验证	27
4.4	FPGA实现	29
4.5	本章小结	31
第五章	随机脉冲仲裁PUF设计	33
5.1	电路结构	33
5.2	统计分析	36
5.3	仿真验证	37
5.4	几种PUF结构横向对	40
5.5	本章小结	42
第六章	结论	43
6.1	全文总结	43
6.2	前景展望	44
参考文	载	45
攻读硕	士学位期间的科研成果	49
致谢		51
北京大	学学位论文原创性声明和使用授权说明	53

第一章 绪论

1.1 背景介绍

信息安全是人类关注的永恒话题。而现代信息安全的大厦是由各种密码协议砌成的,这座大厦的基础就是构筑协议的数学原理。

古典密码学采用的简单映射,如凯撒密码,仿射密码,将原文字符通过线性变换映射成密文字符。由于线性变换的对称性,使得求解逆函数非常容易,这让简单映射密码非常容易受到攻击。最早的非线性加密手段——一次一密密码本——通过不断更换密码表(一种简单哈希表)达到非线性化的目的,只要密码本换的足够勤,那理论上就是不可破解的算法。

现代密码学运用了更深刻的数学知识。以对称加密算法 AES 为例, 128bit AES 加密需要10轮,每一轮都要经过一个非线性运算——S盒——求多项式在*GF*(2")上的逆。求逆之后,密钥的每一位都会与明文发生作用,这便使得逆向求解(已知密文、明文求解密钥)非常困难^[1]。又来看经典公钥算法 RSA,其用两个大质数分别作为公钥和私钥,利用一种单向函数"大整数的因式分解"使正向运算(求大质数的乘积)简单,而逆向运算(求大整数的因数)非常困难来保证安全性。由此可见,单向函数(One-Way Function)是密码学的基础之一。 1945年克劳德·香农(Claude E Shannon)在其经典著作《密码学的数学原理》 [2] 指出密码设计的两个原则:扩散(Diffusion)和扰乱(Confusion),这两个原则也是构造单向函数的原则。扩散指输入变化 1bit 会使输出变化 50% 的 bits,扰乱指输出的每一个 bit 都是由尽可能多的输出 bit 决定。

在众多的密码系统中,单向函数往往由纯数学概念构造,比如大整数因式分解(RSA)、椭圆曲线求解(ECC)、矩阵分解^[3](DBF)等等,在实际的电路实现上往往硬件规模较大,或是求值时间较长。而现今有越来越多的便携设备接入网络,在公共场合下有通信保密的需求。但是传统的加密方式不适合应用在这些设备上,需要更加低功耗、低硬件开销的解决方案。

便携设备不同于传统主机,流动性大,使得其本身容易被攻击者获取(比如丢失、遭克隆等等手段,而传统攻击者获取的仅仅是信道信息),这使得以物理手段获取旁道信息破译的方法在近几年尤为引人关注^[4]。旁道信息是与密文相关的中间信息,有多种呈现方式,比如加密操作时的功耗、电磁辐射、热辐射、运算错误、存储介质状态等等。利用这些信息,可以快速的破译一些加密系统。如差分功耗分析法,通过相似操作的功耗差值来判断猜解密钥的正确性,大幅度削减了穷举量;又如错误分析,

通过手段注入使加密系统产生运算错误,并根据出现错误的时机和现象筛选密钥;而存储介质的分析则通过多种手段直接观察存储器中的逻辑值,从而提取出关键信息。比如针对非易失性存储器(Non-volatile Memory, NVM),通过侵入式或非侵入式方法可以读出其中的存储信息,如果关键密钥也是放在当中,则可能会被读取出从而获得系统权限^[5]。比如门禁系统中门卡的 RFID,只能保存在门卡自身的芯片内。尽管通信协议可以很好的加密通信信道内的数据,但是却不能保护芯片内部 ROM 中的信息。一个恶意攻击者一旦获取了一个门卡,则可以通过技术手段探查 ROM 中的数据提取出关键信息。

针对每一种不同的攻击手段,必须分别采取防御措施。如针对差分功耗分析,使用随机掩码隐藏真正的功耗信息,增加攻击者破解的成本^[6];针对错误注入,加入探测机制阻止系统在出错的时候暴露关键信息^[7];而针对存储介质的攻击,则可以采用PUF 技术隐式存储关键数据。

在 PUF 技术出现之前,采用物理手段或者特殊工艺防止对存储器的非法读取,尤其是限制反向工程。但这样做会大大增加芯片成本,往往只用于一些高度保密的关键芯片中。而 PUF 则以加密系统的物理实现自身特点存储信息,相较于传统保护手段,功耗小、成本低,因此受到了相关领域研究者的广泛关注。而且随着研究深入,人们发现 PUF 的特点也可以使其应用于其他加密场景,比如 IP 保护^[8,9],不经意传输协议^[10],密钥交换^[11],比特承诺^[12]等等。

1.2 PUF相关研究

Physical Unclonable Function(PUF)最早由 MIT 的理学博士 Pappu S. Ravikanth于 2001年提出[13],而其最初被称为 Physical One-Way Function。 Ravikanth 在论文中提出了利用可测系统的未知物理状态构造一种 Hash 函数,函数的映射方式由系统的物理特性决定。这种系统必须具有可观测的量以提供输出,同时以人类现有的知识或计算能力不能仿真或计算系统内部的细节,这样攻击者便不会知道系统将提供什么样的输出。 Ravikanth 最后用光学系统实现了他的构想。 PUF 一词则由同是 MIT 的 B. Gassend等人提出[14]。值得一提的是, Gassend 将 PUF 的全称写作 Physical Random Function,并且称为了不和"伪随机函数"(Pseudo-Random Function)混淆,而写作Physical Unclonable Function,记作"PUF"。 Gassend 提出了基于硅基电路实现的 PUF,他用一系列双口交换器级联的方式,通过检测输出端口延迟先后,将工艺随机波动转换成电平逻辑输出,他的这种电路随后被称为 Arbiter-PUF。不仅如此, Gassend 还提出了一整套 PUF 系统的完善措施,包括输入、输出矫正和 PUF 的实际应用可能,并给出了基于 FPGA 的实验结果,可以说给后来的研究者奠定了完善的基础和研究模板。

自硅基(集成电路)PUF提出后,PUF的研究逐渐演化为几个方向。其一是PUF安全性的研究,通过理论和实验提取PUF模型参数;其二是PUF电路结构的研究,追求更高的可靠性,低功耗和高集成度;其三是PUF的应用领域,构建基于PUF的密码协议。

2004 年 MIT 的 Daihyun Lim 在其硕士毕业论文^[15]提出对 Arbiter-PUF 建模,并用支持向量机(SVM)拟合出 Arbiter-PUF 的模型参数,开启了机器学习对 PUF 的建模攻击领域。 2007 年 Guajardo 在 [8] 中提出"Weak"和"Strong"的概念,此后人们接受并将 PUF 按此标准人为分成两类: Strong PUF 和 Weak PUF,它们相关定义和具体区别见2.1.3小节。 Weak PUF 多是基于 SRAM 类型,应用于密钥生成,芯片指纹等场合; Strong PUF 主要有基于延迟和基于环振两种类型,应用场合比 Weak PUF 丰富许多,但是 Strong PUF 易受到建模攻击,其根本原因是由于其输入-输出对(CRP)的秩不够大,容易根据一部分子集推算出剩余未知 CRP,这就是建模攻击的基本原理。针对这一点,研究者开始评价 Strong PUF 的非线性特点。 Katzenbeisser 等人在[16]中评价了多种现有 PUF 的安全特性,其中属于 Strong PUF 的 Arbiter PUF 和 RO PUF 的信息熵^①都比较低。在提升 Strong PUF 熵的研究上,有 Suh 的异或 PUF^[17], Majzoobi 等人的 Lightweight PUF^[18], Chen 的 Bistable Ring PUF^[19],还有 Kumar 和 Burleson 的电流镜 PUF^[20]。

然而,建模攻击所利用的机器学习算法,以及并行计算,分布式计算等技术在近几年同样得到了长足发展,使得研究者可以在相对很短的时间内进行推算,并且处理大量数据。因此可以将 Strong PUF 进行如下分类:已建模、尚未建模和不可建模。已建模的 PUF 可以按建模攻击的运算时间评价好坏;尚未建模的 PUF 需要寻找到合适的模型或者证明其不可建模;不可建模的 PUF 理论上则是完全不受建模攻击威胁,但目前为止没有人提出过不可建模 PUF。 Mahmoud 等人用分布式集群对 Lightweight, Arbiter 和 XOR 三种 PUF 做了建模攻击和时间统计^[21,22],已建模的 PUF 原则上一定会被机器学习拟合出模型参数,但是越复杂的模型拟合时间越长,如果超出了计算能力,则可以认为这样的 PUF 也可以抵御建模攻击。但是 Mahmoud 利用旁道攻击方法对复杂模型进行中间值提取,从而降低了模型复杂度,大大缩短了计算时间。所以传统的异或、前馈等方式不能从根本上解决建模攻击的威胁。

到目前为止, PUF 技术尚未成熟到商用地步, 主要有以下几个技术难点。

- 其一,需要稳定的生成关键数据。系统的物理特征易受环境变化、使用寿命等因素的影响,基于物理特征生成的数据必须克服物理特征波动带来的影响;
- 其二,安全性。提取的物理特征应不易于被现有技术模拟,不能预测物理特征以

⁽¹⁾ 信息熵反应信息流的内容含量,单位是比特。文中用的是条件信息熵

破解出关键数据:

- 其三,实用性。结合上两点,还必须易于实现,以现有技术能在较低成本下制作出来。
- 最后,PUF 并不适合放在现有的安全系统中,因此有越来越多的文献着手搭建以 PUF 为核心的安全协议,相信随着 PUF 研究的不断深入以及成熟的安全协议的提出,PUF 将会成为安全领域的一颗新星。

1.3 本文主要工作和文章结构

双稳环路 PUF 是 Chen 在[19]提出的新型 Strong PUF,尚未被建模,但已有的分析工作指出 BRPUF 的扩散(Diffusion)性不好,以及输出分布不均^[23,24]。 Schuster 等人在[25]中使用单层神经网络对BRPUF进行建模攻击并得到了90%的预测率。本文在前人研究基础上,从基本原理入手,分析 BRPUF 的电气原理,提出了精确描述模型,成功对其进行了建模攻击并达到了99%以上的预测率。针对机器学习建模攻击,提出了新型结构——基于随机脉冲的PUF。主要研究成果有以下几点:

- 第一,理论分析。对已提出的 BRPUF 结构进行建模,通过该模型仿真分析其性能指标,成功通过机器学习拟合模型参数;
- 第二, 电路结构。改进 PUF 结构, 设计新型的电路结构以达到较高安全性, 尤其是对建模攻击的防范;
- 第三, 仿真与实验。在 FPGA 上实现改进电路, 通过 PCI-E 接口与 PC 通信, 收集并测试大量的输出数据验证其性能指标。

文章分为6个章节,此为序章。第二章主要阐述本文设计的基础知识;第三章说明建模方法和安全性理论证明;第四、五章则阐述本文提出的两种改进结构以及在FPGA的实现方法和实验结果;最后第六章进行总结和提出展望。

第二章 研究背景

本章将文中所需要涉及的必要知识进行梳理和阐述,相关概念的定义和简介,不涉及具体证明过程。

2.1 PUF工作原理

2.1.1 工艺涨落

集成电路芯片制作可分为设计——流片——验证三大环节。其中设计者输出给流片厂商的是版图信息。版图则对应着制程中每一层掩膜版的图形,具体到晶体管设计上,版图包括了晶体管宽长比,掺杂区域,互联方式等信息,结合工艺常数,决定了晶体管的设计属性。在实际流片中,图形转移过程存在套刻精度、刻蚀精度,以及掺杂过程中的退火控制精度等问题。这些操作在实际中存在不可避免的随机误差和系统误差。系统误差在晶圆片上表现为 TT, FF, SS, SF等不同片区,而随机误差则使得每一颗芯片的时序特征不同,也就是每一个晶体管的表征阈值电压均不相同。从根本上来说,由于测量系统的局限性,永远不可能复制原子的所有信息,也即不可能使制作后晶体管数值与设计值完全相同。故而误差的累积则造成了工艺涨落,即流片后的晶体管属性与设计属性存在偏差,且在统计学上偏差满足一定的分布规律,下一节将详细说明如何利用由工艺涨落带来的不匹配。

2.1.2 信息转换

由于无法控制工艺涨落的具体数值,也无法预测涨落的大小,因此"芯片制作"这个物理过程符合PUF所要求的"可测不可知"的物理系统,接下来阐述如何给出工艺涨落的观测点。




图 2.1 延迟-仲裁型 PUF




图 2.2 锁存式 PUF

PUF将电路工艺参数涨落转换为可输出的电压或电流信号。如图2.1所示,其中每个反相器和相邻反相器之间的布线在设计上是全等的,但工艺涨落使得反相器中晶体管导电能力必有差异,那么反相器 I_0 的信号延迟 Δt_0 和 I_1 的信号延迟 Δt_1 定满足关系 $\Delta t_0 - \Delta t_1 \neq 0$,当输入一个上升沿信号 u(t) 后,A-D,A-CK 的延迟分别是 T_0, T_1 ,仲裁器负责判断 D 节点和 CK 节点信号跳变的先后,一个典型的D触发器即可满足仲裁功能。若 D 点信号先于 CK 点上跳,则仲裁器输出逻辑"1",反之则输出逻辑"0"。由于在得到输出之前并不知道每个反相器的实际延迟,所以不能预测仲裁器的输出,而且每一块相同设计芯片之间的输出也因涨落分布的不同而有差异,因此这样的电路逻辑完成了从工艺涨落到电平信号的信息转换。

又如图2.2所示,两个反相器及布线在设计上是全等的,上电初始电路处于亚稳态,由于实际的反相器存在偏差,导致其中一个节点的充电电流稍大于另一个节点,使得电路大概率由亚稳态向其中一个稳态过度,此大概率得到的稳态也是工艺涨落的体现,这样的电路也完成了从工艺涨落到存储逻辑值的信息转换。值得注意的是,这里使用了"大概率"的说法,是因为在由亚稳态到稳态的弛豫时间中,存在噪声干扰,从而导致电路向工艺无关的方向变化,这是 PUF 设计中不愿看到的事情。有关 PUF稳定性的问题,参见2.1.4节。

2.1.3 Weak PUF和Strong PUF

类似于2.1和图2.2中的电路,利用物理过程的不可控和不可预测性,表达一位或多位稳定信号的系统被称为物理不可克隆函数(Physically Unclonable Function),其不一定局限于硅基电路,事实上,PUF概念的首次提出是在光学系统上实现的[13]。

如果将图2.2中的结构排成阵列,加上行列选择和译码电路,则构成了类似 SRAM 的阵列,通过不同的"地址"信号可以输出不同的单元信息,像这样的"地址信号"在 PUF 中被称为激励(Challenge),输出信号被称为响应(Response)。每一个响应都由一

个激励相对应,将它们合称为激励-响应对(C-R Pair, CRP)。

定义:若一个 PUF 的激励响应对很少,则称其为 Weak PUF;反之,激励响应对数量级非常多的则称为 Strong PUF^[26]。

Weak PUF CRP比较单一,没有对外的 IO 接口,以防被穷举,直接将生成的信号送入后续逻辑,实现方式有 SRAM PUF, SA PUF, Latch PUF 等等^[27–31], Weak PUF 多应用于随机数生成、密钥存储方面;

Strong PUF CRP空间非常大,存在对外的 IO 接口,允许通过输入不同的激励得到一组响应,而 CRP 集合的元素量级决定了不可能穷举完所有的 CRP。实现方式有Arbiter PUF, RO PUF 等等,可实现多种协议。

可以看出 Weak PUF 和 Strong PUF 只是人为地划分,没有明确界限,相较而言,目前以 Strong PUF 的研究和应用居多^[32]。

2.1.4 评价指标

PUF (这里特指 Strong PUF, 后同)可以用以下几个特定指标衡量:

- 随机性——对任何一个 CRP 集合的子集,响应(简称 R,后略)的分布应尽可能满足平均分布;
- 独特性——对任何一个特定的激励(简称 C, 后略), 一组 PUF 的响应的分布应 尽可能满足平均分布;
- 可靠性——对同样的激励在不同环境温度、电源电压下重复操作应给出相同或大概率相同的响应:
- 安全性——应对各种已知攻击,详见下一节。

除此之外,还有电路通用的面积、功耗、速度等指标,也有用NIST,熵等统计工 具代替上述公式^[33,34],特定指标优先级高于通用指标。

下面给出1-3指标的数学定义:

设激励 C 集合 c_i , 响应 R 集合 r_i , $r_i = f(c_i)$, 若R = 0,1, 则随机性可以表征为:

$$Rand = \frac{1}{N} \cdot \sum_{i=1}^{N} f(c_i)$$
 (2.1)

N 为 CRP 测试集元素总数,随机性期望值为0.5,表明响应应在随机选取的激励下呈平均分布:

独特性表征为:

$$Uniq = \frac{2}{M(M-1)} \sum_{i=1}^{M} \sum_{j=i+1}^{M} \frac{HD(P_i, P_j)}{N}$$
 (2.2)

$$P_i = \langle f_i(c_0), f_i(c_1), ..., f_i(c_n) \rangle$$
 (2.3)

其中 M 为测试 PUF 设备总数, N 为测试激励总数, P_i 为第 i 个设备 N 个激励响应组成的向量, $HD(P_i,P_j)$ 指 P_i,P_j 之间的汉明距离。独特性期望值为0.5,表明任意激励的响应在不同设备间应呈平均分布:

可靠性表征为:

$$Reliability = \frac{1}{MN} \sum_{i}^{M} \sum_{i}^{N} |f(c') - f^{(i)}(c_i)|$$
 (2.4)

其中N为测试激励总数,M为测试重复次数,cB为参考激励,保持不变。可靠性期望值为0。

2.2 PUF安全性问题

2.2.1 物理模型

虽然不能精确模拟流片时的掺杂、退火等行为,但是还是可以从宏观上表征一个PUF的行为,成这种方式为建模。通常可以将门级电路的驱动能力、延时等抽象为一个平均值W,将R视为C和W的映射 R = f(C, W)。同时,一个好的物理模型有助于快速且准确的仿真验证。

2.2.2 参数拟合

由于 Strong PUF 开放IO端口的特点,若根据攻击者已掌握的一组 CRP 子集,根据建模特点,用机器学习算法拟合出抽象参数W,便可将C,W带入模型中得到 CRP 全集,根据预测率的高低可确定模型建立是否准确抽象了 PUF 的特点。严格来讲,如果一类 PUF 可以被准确抽象出模型,则称该 PUF 是不安全的。但考虑到不是所有模型都能在有限时间内拟合出参数,所以一般认为在特定场合可接受的时间内不能被拟合出参数的 PUF 是安全的。

2.3 机器学习算法简介

2.3.1 支持向量机

支持向量机(Support Vector Machine, SVM),是一种经典的模式识别算法,是Bell 实验室的 Corinna Cortes 和 Vladimir Vapnik 于1995年首先提出的算法,后经改进,广泛应用于非线性函数拟合,模式识别等机器学习应用中[35]。

SVM 的基本思想是将输入数据映射到一个n维空间中,找到n维空间中的一个超平面能将测试数据集划分开,则该平面将整个空间划分为二,对应着两类不同的数据(如图所示)。




图 2.3 SVM 映射示意图

下面我们给出线性 SVM 的描述。考虑在n维空间中存在m个特征向量 $x_1, x_2, x_3, \&, x_m$,每个向量具有一个标签(label)"0"或者"1",期望找到一个超平面(Hyperplane)

$$g(x) = w'x + b = 0 (2.5)$$

其中 w 和 b 是超平面的系数向量。g(x) 可以将特征向量分为两类,使得标签"1"向量都满足 $g(x_i) > 0$,而标签"0"向量都满足 $g(x_i) < 0$ 。定义:

$$\gamma = \frac{g(x)}{||w||} \tag{2.6}$$

为向量x到超平面g(x) = 0的几何距离,其中 $||w|| = \sqrt{w_1^2 + w_2^2 + ... + w_n^2}$ 是系数向量w的范数。为了增加分类的可信度,我们需要找到一个超平面,使得所有特征向量到该超

平面的几何距离最大。

事实上并不是所有的数据都是线性可分的,即不存在一个超平面可以将数据集按标签分开。因此非线性 SVM 的做法通常是:将数据由n维空间映射到n + k维,使得在n + k为空间中数据线性可分。

2.3.2 SVM与PUF建模攻击

如果 PUF 的模型是 $r = f(c) = sgn(\omega'c + b)$ 的形式,其中 r 是响应,c 是激励, ω 是 PUF 内在属性,sgn()是一个符号函数。可以看出 $g(c) = \omega'c + b = 0$ 便类似于 SVM 中的超平面,在 c 所在空间中,g(c)将向量 c 按标签 r 分为了两类。通过 SVM 找到使 $\gamma = \frac{g(c)}{||\omega||}$ 最大的 ω ,以使模型达到最大可信度。 SVM 的求解过程在 Matlab 中以 SMO 算法封装实现,而且求解过程并不是本文的关注点,所以不在这里赘述。

2.4 相关工作

2.4.1 仲裁型PUF

图2.1展示了一个简单的仲裁型 PUF,图2.4是一个完整的仲裁型 PUF。其中激励 c_i 控制双口交换器使得:

$$O_0 = c_i ? I_1 : I_0 (2.7)$$

$$O_1 = c_i ? I_0 : I_1 (2.8)$$

 O_0, O_1 是交换器的输出, I_0, I_1 是输入。这样不同的激励选定了不同的两条数据通路做延迟对比,使得 CRP 空间有 2^n 个元素,n为级数。




图 2.4 仲裁型PUF

将每一个交换器抽象为4条通路,设每条通路延迟分别为 p_i, q_i, r_i, s_i (如图2.5所示),信号到达输入的时间分别为 $t_1(i), t_2(i)$,输出的时间分别为 $t_1(i+1), t_2(i+1)$,则有:

$$t_1(i+1) = c_i ? t_2(i) + r_i : t_1(i) + p_i$$
(2.9)

$$t_2(i+1) = c_i ? t_1(i) + q_i : t_2(i) + s_i$$
(2.10)




图 2.5 双口交换器模型

为了方便数学推导,将逻辑"0"记为-1,将逻辑"1"记为+1,则"异或"等价"乘"运算,故2.9可化为

$$t_1(i+1) = \frac{1+c_i}{2}(t_2(i)+r_i) + \frac{1-c_i}{2}(t_1(i)+p_i)$$
 (2.11)

$$t_2(i+1) = \frac{1+c_i}{2}(t_1(i)+q_i) + \frac{1-c_i}{2}(t_2(i)+s_i)$$
 (2.12)

两式做差得:

$$\delta(i+1) = t_1(i+1) - t_2(i+1) = -c_i\delta(i) + \frac{r_i - q_i + p_i - s_i}{2} + \frac{c_1}{2}(r_i - q_i - p_i + s_i) \quad (2.13)$$

求解此递推关系式最终可得:

$$\delta(n) = p'd \tag{2.14}$$

其中向量 $p = < p_0, p_1, \&, p_n >, p_i = \prod_{k=i+1}^n c_k$,向量 $d = < \alpha_1, \alpha_2 + \beta_1, \&, \alpha_n + \beta_(n-1), \beta_n >,$

 $\alpha_i = \frac{r_i - q_i - p_i + s_i}{2}$, $\beta_i = \frac{r_i - q_i + p_i - s_i}{2}$,并定义 p_n 为常数1。由于 $r = f(c) = sgn[\delta(n)]$,所以存在n维空间上的超平面 p'd = 0 将特征向量p按r标签分开。在这里p是向量c在同维空间中的一个映射,而向量d代表了每个交换器的延迟时间,是 PUF 的本征属性。

通过一组已知的 CRP 子集,我们可以确定一组向量d,用 SVM 算法找到具有最大可信度的d向量,作为延迟时间的估值,这样便推导出了仲裁型 PUF 的模型,对于未知响应的激励 cB,根据 sgn(p'd) 可预测其响应。根据文献[15]的数据,当训练集大小超过2000时,预测准确率在95%以上。

2.4.2 仲裁型PUF的改进

因为仲裁型 PUF 的观测点——延迟时间的累加是线性过程,所以容易建立适合 SVM 算法的模型。在文献[15]中作者提出了改进方案——前馈仲裁型 PUF(如图2.6),用中间值 $sgn[\delta(k)]$ 作为交换器的控制信号,如果用同样的思路建立模型,那么在模型表达式中存在非线性函数sgn,不能再直接使用 SVM 算法求解代表延迟的d向量。




图 2.6 前馈仲裁型 PUF

但[15]中同样提到了 FFPUF 的攻击方法,而且可以在有限时间内完成,说明这种方法或单独使用这种方法仍是不安全的。

2.4.3 异或输出的PUF

[17]中, G. Edward Suh 和 S. Devadas 提出了 XOR PUF, 即是将采用多个传统仲裁型 PUF, 给予相同的激励,并且将响应值全部异或起来。异或运算具有非线性特性,具体来讲,两个同激励的 PUF 异或之后输出可以表达成:

$$R = p'd \times p'e \tag{2.15}$$

d, e 分别代表两个 PUF 的内在参数,若要使R线性可分,必须要写成 PBD 的形式,将式2.15展开可以写成 PBD 的形式,但在这里D是 $\frac{n(n-1)}{2}$ 维的向量, SVM 的计算复杂度由n上升到了 n^2 ,经过多个 PUF 异或后可以将运算复杂度上升到不能在有限时间尺度上求解。

异或的非线性特性不依赖于具体的 PUF 形式,因此是一种通用的增加 PUF 安全性的做法。但是异或的缺点显而易见:面积资源开销增加了N倍,同时误码率也增加了。

2.4.4 双稳态环路PUF

2011年Qingqing Chen等人在会议 Hardware-Oriented Security Transaction 上提出了一种新的PUF,双稳态环路型 PUF(Bistable Ring PUF,如图2.7)。 BRPUF 采用了偶数级反相器级联构成回路具有双稳态的特性构建 PUF 的观测点,具有新颖性,并且作者声称其环路具有非线性结构,较传统仲裁型 PUF 安全性更高^[19]。

截止本文撰写时, 仅有 Qingqing Chen 本人在文献[23]中对 BRPUF 做了特性分析; D. Schuster 和 R. Hesselbarth 对 BRPUF 用单层神经网络进行建模^[25]。




图 2.7 双稳态环路型PUF

2.5 本章小结

本章介绍了 PUF 工作机制, PUF 的评价标准;介绍了针对 PUF 的机器学习建模攻击算法;以及列举了近期相关研究者的工作。 PUF 适合生成片间无关的大量激励-响应数据对,且占用资源和功耗相较于传统电路非常小,适合于物联网移动端芯片的内嵌安全模块。但是目前 PUF 面临建模攻击的威胁,强大的机器学习算法可以用很小的代价推算出 PUF 的所有信息,这样致使一般的 PUF 原型设计不能直接应用于工程芯片。大量的研究者给出了新的设计方案,在下一章中,本文将对其中一个设计进行分析,并提出 PUF 设计的指导性标准。

第三章 基于PUF建模的仿真分析和设计方法

3.1 双稳环路PUF的建模分析

上一章中介绍了双稳态环路 PUF (BRPUF),在本章节中我们将对 BRPUF 建模分析,指出在电路结构上影响 PUF 输出分布的几个因素。

3.1.1 偶数级环路振荡器

BRPUF 的一个单元包含了两个选择器和与非门,整体延迟比较大,而仿真发现,延迟较大的反相器构成的偶数级环路并不会迅速稳定。




图 3.1 偶数级环路

如图3.1所示,环路由N=8个与非门组成,当EN信号为低时,所有节点处于充电状态,当EN信号上跳时,电路开始进入"震荡状态"(如图3.2所示)。由于每个与非门的延迟时间远大于信号的上升时间和下降时间,故建立如下的模型:

定义1: 第i个与非门的0-1上升延迟为 tr_i , 1-0下降延迟为 tf_i 。

当一个占空比为W的方波通过与非门i后,输出方波占空比变为:

$$W_{i+1} = W_i + \frac{tf_i - tr_i}{T} \tag{3.1}$$

其中T为方波周期。当EN信号上跳后,初始占空比为 W_0 的方波激励输入与非门i,输出占空比为 W_1 ,动态的考虑这个方波,当它经过N个与非门驱动后环回初始的节点,其占空比变为:

$$W_N = W_0 + \sum_{i=0}^N \frac{(-1)^i (tf_i - tr_i)}{T} = W_0 + \Delta W$$
 (3.2)




图 3.2 偶数级环路仿真波形图

当 $\Delta W > 0$,则占空比趋向于1,意味着i与非门的输出节点最终收敛到逻辑"1",反之则说明i与非门输出节点收敛到逻辑"0"。当 $\Delta W = 0$ 时,占空比不发生变化,只要在一个环回周期内占空比不会变为1或0,那么电路将"理想"得振荡下去,因此称其为偶数级环振。

定义2:环路中信号周期定义为所有逻辑门延迟之和。节点k的一次震荡(1次下跳和1次上跳)称为一个子周期。

推论1: N级环路(如不特别说明,此后环路中N为偶数)如不收敛,一个信号周期内节点k经历N/2个子周期;

推论2: 偶数级环振振荡次数 $M \propto \frac{W_0}{\Delta W} \cdot \frac{N}{2}$,故与非门上升下降延迟之差越小,延迟差总和越小,振荡次数越大。

振荡次数会影响 BRPUF 的求值时间,而且越久的振荡越容易收到噪声扰动使得电路不能在求值周期内收敛或者随机收敛。

3.1.2 BRPUF模型

接下来考虑图2.7中的 BRPUF 电路,记激励 $c_i \in -1, 1$,一个单元内两个与非门的上升延迟和下降延迟分别为p, q, r, s,取下标系数为0的与非门输出信号作为响应R。根据上一节分析知,响应R有:

$$R = sgn(\sum_{i=0}^{N} (-1)^{i} (\frac{1+c_{i}}{2}(p-q) + \frac{1-c_{i}}{2}(r-s))) = sgn(\sum_{i=0}^{N} (\alpha_{i}c_{i} + \beta_{i}))$$
 (3.3)

其中 $\alpha_i = (-1)^i \frac{p_i - q_i - r_i + s_i}{2}$, $\beta_i = (-1)^i \frac{p_i - q_i + r_i - s_i}{2}$,类比2.4.1节中的工作,可以将R写成

$$R = sgn(p'd) \tag{3.4}$$

这是一个线性表达式,所以对于N级 BRPUF,则在N维空间中存在超平面可以将 CRP 区分开。在3.3节中我们将演示用 SVM 拟合 FPGA 上的 BRPUF 参数向量d。

3.1.3 BRPUF输出统计特性

在2.1.4小节中介绍了 PUF 的几个评价指标,其中随机性、独特性和可靠性是 PUF 的统计特性,为了方便起见,定义工艺波动呈正态分布,故由工艺波动导致的单元延迟时间p,q,r,s也近似呈正态分布。

假设1: BRPUF 单元延迟时间服从正态分布,即 $p,q,r,s \sim N(\mu,\sigma)$ 。

由 BRPUF 的模型式3.3可知, $R = sgn(\delta)$, $\delta = \sum (\alpha c + \beta) = A'C + B$,则在随机性统计中,样本容量最大为 2^N (N为激励位数),所以

$$\mu(\delta) = \frac{\sum A'C}{2^N} + B \tag{3.5}$$

从0取到 2^N – 1过程中,任意一位 c_i 总是一半为1,一半为-1,所以式3.5前者之和为0,故有 $\mu(\delta)=B$ 。

同理可得

$$\sigma(\delta) = \frac{1}{2^{N/2}} \sqrt{\sum (A'C)^2} = \sqrt{\sum \alpha_i^2}$$
 (3.6)

假设2: PUF 芯片内各晶体管工艺波动分布类似,可令p,q,r,s服从正态分布的均值和标准差相等,即对 $\forall i, \mu(p_i) = \mu(q_i) = \mu(r_i) = \mu(s_i) = \mu_i, \sigma(p_i) = \sigma(q_i) = \sigma(r_i) = \sigma(s_i) = \sigma_i$ 。

由B的表达式可得:

$$B \sim N(\mu_B, \sigma_B) \tag{3.7}$$

$$\mu_B = \sum \mu(\beta_i) = 0 \tag{3.8}$$

$$\sigma_B = \sqrt{\sum \sigma^2(\beta_i)}, \sigma(\beta_i) = \frac{\sqrt{\sigma^2(p_i) + \sigma^2(q_i) + \sigma^2(r_i) + \sigma^2(s_i)}}{2} = \sigma_i$$
 (3.9)

故B的分布均值为0,标准差是单个单元延迟标准差的 \sqrt{N} 倍。

对于单个 PUF 芯片的随机性统计,若B严格为0,则随机性严格地为50%。若要求随机性的下限不得低于 Rn_L ,上线不得高过 Rn_H ,根据统计学知识, $Rn=\frac{1}{2}erfc(x)$,其中 erfc 是余误差函数, $x=-\frac{B}{\sqrt{2}\sigma(\delta)}$ 。故设一个 BRPUF 芯片随机性Rn满足条件的概率为P:

$$P = \int_{Rn_L}^{Rn_H} \frac{Rn \cdot dx}{\int_{-\infty}^{+\infty} Rn \cdot dx}$$
(3.10)

根据 Matlab 的模拟, $\mu(\delta)$ 的分布的标准差与 $\sigma(\delta)$ 的分布标准差比值 $\frac{\sigma(\mu(\delta))}{\sigma(\sigma(\delta))}$ 越大, Rn 分布的尖峰越高,比值为1时 Rn 呈随机分布,比值小于1, Rn 呈谷型分布。由假设2,BRPUF 的比值接近于1,故P近似于 $Rn_H - Rn_L$ 。

根据 PUF 独特性的定义,Rn接近50%的概率越大,独特性越接近50%; 反之,说明多个 PUF 中大量个体输出分布偏差很大,个体之间汉明距离跟趋向于0和N两个极限值。

而可靠性主要考虑p,q,r,s随环境变化对 $sgn(\delta)$ 的影响。

综上我们得到: BRPUF 的随机性和独特性较低。

3.2 基于统计分析的PUF设计方法

可以将3.1节的分析推广开。第一代PUF^①由3部分组成:物理信息转换模块,仲裁模块和输出模块。

若输出数字电路信号,则物理信息转换模块一定能写成 pßd 的形式,但 p, d 向量的维度不一定是激励的位宽,维度越大,说明转换过程越复杂;在上面的几个例子中,仲裁模块都是 sgn 函数,实际上任何二值逻辑输出都能等价为 sgn 函数;输出模块取决于整体系统设计,可以异或多个 PUF 的响应,也可以添加投票机制以提高稳定性^[36]。

由3.1节讨论可知, PUF 随机性 Rn 与 $\frac{\sigma(\mu(\delta))}{\sigma(\sigma(\delta))}$ 相关,且比值应越大越好。

① [32]中对PUF的总结,区别于Digital PUF

PUF 的随机性分布与独特性有关联,两个独立 PUF 元件的随机性分别为 Rn_1, Rn_2 ,则两个 PUF 由N个随机激励产生的响应 R1,R2 的汉明距离 HD 有:

$$N|Rn_1 - Rn_2| \le HD \le N \times minRn_1 + Rn_2, 2 - Rn_1 - Rn_2 \tag{3.11}$$

推导HD的分布相当复杂,本文仅根据Matlab仿真得到定性结论:

- 只要Rn分布的均值是0.5,则HD的分布是均值0.5的高斯分布:
- Rn的方差越小, HD的方差也越小, 反之HD的方差越大;
- Rn的方差与 $\frac{\sigma(\mu(\delta))}{\sigma(\sigma(\delta))}$ 有关,比值越大,方差越大;

事实上上述比值的分母由工艺条件决定,在电路实际制造中往往希望工艺波动即分母越小越好,这不利于 PUF 的实现,所以 PUF 的设计应该在此基础上使转换值的均值分布方差越小。

3.3 模型验证

3.3.1 仿真验证

仿真采用 HSPICE 和 Matlab 模拟结合的方法,因为单用 HSPICE 这类动态仿真软件难以在有限时间内模拟大量数据。根据H SPICE SMIC 40nm 的库文件,取栅长 L=40nm, PMOS 有源区宽 $W_p = 200$ nm, NMOS 有源区宽 $W_n = 120$ nm。提取出蒙特卡洛仿真的参数,经过10000次蒙特卡洛得到带负载的反相器和与非门延迟分布(如图3.3.图 3.4所示)。

拟合出反相器延迟服从 $tr: N \sim (5.74 \times 10^{-12}, 4.79 \times 10^{-13}), tf: N \sim (6.64 \times 10^{-12}, 4.00 \times 10^{-13}),$ 与非门延迟分布服从 $tr: N \sim (9.61 \times 10^{-12}, 8.54 \times 10^{-13}), tf: N \sim (7.46 \times 10^{-12}, 4.72 \times 10^{-13}),$ 用 Matlab normrnd 函数生成一个 $M \times 4$ 的参数矩阵,其中4列分别代表每一级p,q,r,s四个延迟参数,M表示 BRPUF 的级数,这里取M=32。

将参数矩阵带入模型,按平均分布随机给定1000个32位激励值,得到1000位的响应向量。重复生成1000个参数矩阵(激励保持不变),最终得到一个1000×1000的响应矩阵R。

由R的每一行求和除以M可以得到一个随机性数值 Rn_i ,任意两行之间做异或求和再除以M,得到相对汉明距离 HD_j ,HD的均值就是独特性Un,图3.5,3.6画出了 BR-PUF 的 Rn 和 HD 的分布。

可以看到仿真结果和分析结论一致。 BRPUF 随机性的分布接近平均分布,独特性均值接近0.5但偏差较大, $3\sigma > 0.5$ 。




图 3.3 反相器延迟分布图




图 3.4 与非门延迟分布图

3.3.2 FPGA验证

为了进一步验证理论分析结论,我们在 Altera Stratix V FPGA 芯片上实现了 BR-PUF, 其中一级单元用4个 LUT^② 实现,每个单元通过 Logiclock^③ 固定在特定坐标的

② Look Up Table, FPGA的基本逻辑单元

③ 逻辑锁定,Altera器件上固定LUT位置的工具




图 3.5 BRPUF 随机性分布





图 3.6 BRPUF 独特性分布

LAB^④上,以保持布线平衡。读出逻辑通过 PCI-E 接口通信,在 PC 上给予激励和收集响应。并且根据 BRPUF 易振荡的特点,设定超时逻辑——以 250 MHz 时钟频率连续 采样1000个输出,若连续100个保持恒定值则输出该值,否则认为没有在 $4\mu s$ 内收敛,输出 0xFF 表示该值无效。

④ Logic Array Blocks,由数个基本单元构成的逻辑块

我们在3块 FPGA 芯片上,每块放置30个 PUF,分别在不同的位置以模拟片间差异,一共90个 PUF,每个 PUF 收集1000个 CRP。图3.7展示了 Rn 和 HD 的分布。可以看出,用 FPGA 实现的 BRPUF 的输出分布与模拟分布一致,说明分析正确。

接下来根据模型将其中1个 PUF 的1000组 CRP 中的P%用作 SVM 训练集($P \leq 70$),剩余固定30%用于测试集,用 Matlab 的 fitcsvm 函数做 SVM 拟合。根据P的递增,得到预测准确率随P变化的图像,如图3.8所示。






图 3.7 BRPUF FPGA实现分布

可以看出,预测率随训练集样本数上升的非常快,达到95%以上的预测率仅需




图 3.8 SVM学习准确率

要200个训练样本,最终训练结果使得预测率超过99%。

3.4 本章小结

在本章中我们首先对 BRPUF 进行了建模,根据模型分析了 BRPUF 的输出特性,由此指出其不足之处;其次提出了 PUF 在设计中遵循的原则,有利于在设计初期剔除分布较差的结构;最后通过 Matlab 和 FPGA 进行了验证并证明了我们的推论。

第四章 延迟环路PUF设计

在本章我们针对 BRPUF 进行改进, 使 CRP 的统计分布趋于理想值。

4.1 电路结构

从第三章的讨论看出,BRPUF输出分布在(0,1)几乎呈均匀分布,这是PUF设计所不愿意看到的,其根本原因在式3.3中常数项是和式,环路结构使得每一个环路中与非门的延迟波动产生叠加,造成了最终输出均值较大波动,根据定理1,在工艺方差不变的前提下,输出分布方差退化为工艺方差的N倍(N为级数),故级数N越高,BRPUF输出分布越差。

定理1: 若 β_i , i = 1, 2, ..., n 满足 β_i $N(\mu_0, \sigma_0)$,则 $B = \sum_{i=1}^n \beta_i N(n\mu_0, \sqrt{n\sigma_0^2})$ 。

由于 Strong PUF 要求,在保证 CRP 空间大小不变(2^N)的情况下,必须改变激励作用的方式。结合 BRPUF 环路结构和仲裁 PUF 的延迟路径选择结构,本文提出了如图4.1所示的电路,称为"延迟环路PUF"(Delay-based Bistable Ring PUF, DBRPUF)。




图 4.1 延迟环路PUF电路示意图

如图4.1所示,该结构由 N=2 个单元构成,每个单元固定包含2个与非门和 K=4 个双口交换器,其中交换器 $0 \sim K-1$ 由激励 $c_0 \sim c_2$ 控制,最后一级交换器由 $z_0 = c_0 \oplus c_1 \oplus ... \oplus c_{K-1}$ 控制,使得最后一级交换器的底输出端口一定和顶与非门 I0 联接,

而顶输出一定与底与非门 I1 相联接,因此每个单元有 K-1 位激励输入,1位信号输入,1位信号输出和1位复位信号。N个单元输入输出连接成环路,在此结构中,由 2N 个与非门组成了双稳态环路,激励信号 c_i 控制每个与非门的延迟路径。

根据3.1节理论,双稳环路的稳定态与环路中每一个与非门延迟相关,当 Rst 信号为低时,所有与非门被强制输出"1",复位所有节点到高电平。激励C选定环路"S0(I0)—S0(I1)—S1(I0)—S1(I1)—S0(I0)"的连接路径,不同的路径使得信号从与非门 I_i 的输出到 I_{i+1} 的输入延时时间不同。图4.1中延迟可以看成与非门本征延迟和交换器延迟的累积,因此改变交换器状态即改变了环路中与非门的输入信号延迟时间,进而导致电路进入不同的稳态。故该 PUF 结构的 CRP 共有 $2^{N(K-1)}$ 对。

4.2 统计分析

现在推导激励与响应的逻辑关系。

设第i个单元中顶与非门 I0 和底与非门 I1 的总延迟分别为 (Sr_i^T, Sf_i^T) , (Sr_i^B, Sf_i^B) , 其中 Sr 代表总上升沿延迟, Sf 代表总下降沿延迟。令信号从顶与非门I0输出的时刻为 p_0 ,底与非门I1输出的时刻为 q_0 。每一级交换器j有4条路径,每条路径有上升延迟和下降延迟两个变量,用 $(x_0^j, x_1^j, x_2^j, x_3^j)$ 表示4条路径的上升沿延迟,同理用 $(y_0^j, y_1^j, y_2^j, y_3^j)$ 表示下降沿延迟。

首先考虑上跳沿的传输。仍然用-1,1表示逻辑上的0,1,由交换器的逻辑关系可得每一级的递推式:

$$p_{j+1} = \frac{1 - c_j}{2} (p_j + x_0^j) + \frac{1 + c_j}{2} (q_j + x_2^j)$$
(4.1)

$$q_{j+1} = \frac{1 - c_j}{2} (q_j + x_3^j) + \frac{1 + c_j}{2} (p_j + x_1^j)$$
(4.2)

两式相减得到类似于仲裁型PUF延时差的表达式:

$$\Delta_{j+1} = p_{j+1} - q_{j+1} = -\Delta_j c_j + \alpha_j c_j + \beta_j \tag{4.3}$$

同理, 式4.2与4.2相加得到:

$$S_{j+1} = p_{j+1} + q_{j+1} = S_j + \gamma_j c_j + \tau_j \tag{4.4}$$

其中:

$$\alpha_{j} = \frac{x_{0}^{j} - x_{1}^{j} - x_{2}^{j} + x_{3}^{j}}{2}$$

$$\beta_{j} = \frac{x_{0}^{j} - x_{1}^{j} + x_{2}^{j} + x_{3}^{j}}{2}$$

$$\gamma_{j} = \frac{x_{0}^{j} - x_{1}^{j} - x_{2}^{j} + x_{3}^{j}}{2}$$

$$\tau_{j} = \frac{x_{0}^{j} + x_{1}^{j} + x_{2}^{j} + x_{3}^{j}}{2}$$

递推可以得到 Δ_K , S_K 的表达式。而:

$$p_K = \frac{S_K - \Delta_K}{2} \tag{4.5}$$

$$q_K = \frac{S_K + \Delta_K}{2} \tag{4.6}$$

故 I0 传递到 I1 的信号上升沿延迟为 $Sr_i^T=q_K-p_0$, I1 传递到输出端口的上升沿延迟为 $Sr_i^B=p_K-q_0$ 。

同理可得,下降沿延迟具有相同的表达式,只是式中变量含义不同。

根据双稳态环路的稳定判据,可推出:

$$R = sgn[\sum_{i=0}^{N} [(Sr_i^T - Sf_i^T) - (Sr_i^B - Sf_i^B)]] = sgn[\sum_{i=0}^{N} (\Delta r_K - \Delta f_K + \Delta_0)]$$
 (4.7)

其中 Δr 具体指上升沿延迟差, Δf 指下降沿延迟差, Δ_0 是常数偏置,其物理意义是信号进入交换器的时刻差 p_0-q_0 ,我们希望没有偏置,即 $\Delta_0=0$,而则可以通过合理布局布线达到。由于 Δr 和 Δf 具有相同的表达形式 $\Delta = P'D$,式4.7可以变为:

$$R = sgn[\sum_{i}^{N} P_{i}'(D_{i}^{1} - D_{i}^{2})] = sgn[\sum_{i}^{N} P_{i}'D_{i}]$$
(4.8)

最终简化成了N个子单元中延迟差的和,与仲裁型 PUF 具有相似的形式。

令 $\delta = \sum P'D$,由3.1.3节相关推论可知, δ 的均值分布的方差由 BRPUF 的 N=32 倍于单元延迟方差,缩小到 2N=4 倍,而 CRP 则由 $N\times(K-1)$ 保持与 BRPUF 一致。

4.3 仿真验证

采用 SMIC 40nm 工艺制程,用 HSPICE 库进行蒙特卡洛仿真提取延迟参数 tr, tf,

再带入 Matlab 脚本生成模拟电路矩阵。为了交叉验证模型准确性,本文先用 HSPICE 动态仿真了一个 N=2,K=5 的 8 bit DBRPUF。为了简化计算机运算量,事先用 Matlab 生成 PMOS 和 NMOS 的宽度分布,同时赋值给 SPICE 网表和 Matlab 模型,其他 SPICE 模型参数保持恒定,仅用宽度代表工艺波动。采样256个 CRP,比较 SPICE 仿真和 Matlab 的区别。将256个 SPICE 和 Matlab CRP 异或值映射在 16×16 的二维点阵图中,将异或值为1的点显示成红色,表示输出不同,异或值为0的点显示为绿色,表示输出相同。如图4.2所示,模型吻合度为99%。




图 4.2 SPICE与Matlab仿真吻合测试

所以在 Matlab 中实现 N=4, K=9 的 DBRPUF 仿真。故根据工艺参数生成1000张网表,带入模型中,给入1000个随机激励,得到一个 1000×1000 的 CRP 矩阵。表4.1列出了电路参数。通过式2.1和式2.2计算 DBRPUF 的片内和片间分布。图4.3展示了改进的 DBRPUF 的随机性分布和独特性分布图。


 沟道栅长
 NMOS有源区宽度
 PMOS有源区宽度
 电源电压
 温度

 40 nm
 130 nm
 200 nm
 1.1 V
 300K

 级数N
 每级交换器数K
 4
 9

表 4.1 SMIC 40nm 仿真参数

可以看出 DBRPUF 的随机性分布达到 $N_{rand} \sim (0.49, 0.097)$, 独特性分布达到 $N_{uniq} \sim (0.50, 0.0256)$, 满足上小节的理论分析。相比于 BRPUF 大大改善了输出分布情况。但是 DBRPUF 的 CRP 仍然是n维空间线性可分,其复杂度与传统仲裁型 PUF 和 BRPUF 相当,为了提高模型复杂度必须采用多 PUF 单元异或的方式,无疑增加了电路的面积功耗开销,不利于 PUF 的实现。






图 4.3 DBRPUF分布图

4.4 FPGA实现

采用 Altera Stratix V 芯片,用3块 FPGA 综合并实现 DBRPUF 设计。图4.4展示了 DBRPUF 实现的 FPGA 版图,我们用一个查找表 (Lookup Table, LUT) 实现交换器,故 每一个单元级需要 K+2 个 LUT 实现 K 个交换器和2个与非门。与 BRPUF 一样,需要 手动设计 LUT 的摆放位置以保证布线的平衡。用 Altera Quartus II 中的 LogicLock(逻辑锁定)功能,可以固定节点在版图中的位置。使用 Python 编写了自动布局脚本,用 多叉树数据结构实现了按模块关系自动排列。

读出逻辑采用 250 MHz 时钟连续采样,考虑到环路振荡需要一定的稳定时间,若在 1000 个时钟周期内存在100个连续稳定的值则视其为输出,保存在输出寄存器中。

寄存器的值和控制逻辑通过 PCI-E 接口与 PC 相连。在 PC 端单独开辟一块2 GB 内存空间用于存放 CRP,最后通过 C 程序直接读出内存中的数值。




图 4.4 DBRPUF在FPGA的Chipplan示意图




图 4.5 FPGA 上 DBRPUF 随机性分布统计

在每块 FPGA 芯片的不同位置摆下10个 DBRPUF,共享一个读出逻辑,一共30个独立 PUF 元件。控制 FPGA 的电源电压为1.5 V,温度处于室温环境。每个 PUF 等概率给予5000个随机32位激励,每个激励重复100次以验证可重复性,记录输出寄存器共 $30 \times 5000 \times 100$ 个输出,经过 Matlab 统计分析,得到 DBRPUF 的随机性、独特性和可靠性分布。如图4.5,图4.6所示, DBRPUF 的独特性满足 $N \sim (0.494,0.0048)$ 的

高斯分布,可靠性满足 $N \sim (0.057, 0.013)$ 的高斯分布 (随机性样本太少不做统计)。




图 4.6 FPGA 上 DBRPUF 独特性和可靠性统计分布

可以看出 DBRPUF 的统计分布优于 BRPUF。在五章中将对 DBRPUF 进行 NIST 测试和建模攻击,结果参见5.4。

4.5 本章小结

本章基于 BRPUF 和交换器设计了一种新型 PUF 结构,称为延迟双稳环路 PUF (Delay-based Bistable Ring PUF)。 DBRPUF 改善了 BRPUF 分布分散的缺点,使得统计特性比 BRPUF 更好。并且从理论、仿真与 FPGA 实现三方面验证了这一结论。

但 DBRPUF 相比于传统仲裁型 PUF 并没有显著优势,其分布结果也没有达到最理想的效果,从模型复杂度来看,DBRPUF 的最小线性可分空间同样为N,说明建模攻击代价与传统 PUF (仲裁型,双稳态) 相当。

第五章 随机脉冲仲裁PUF设计

为了使 PUF 的安全性得到保障,统计分析和 NIST 测试通过是必要条件,尽可能 提升模型复杂度也是必要条件。事实上,并不存在保证安全性的充分条件,因为总是 有穷举的方法可以破解安全协议,而现有的攻击技术则是在一定时间成本下尽可能大 的降低穷举复杂度。所以安全的攻和防是彼此的经济博弈,只有通过不断提升安全协 议复杂度,同时又不增加系统开销,才能保证在相同经济能力下的相对安全性。

2.4.3节指出,多个 PUF 相异或可以提升总体模型的复杂度,将原N位 PUF 从O(mn) 提升到 $O(m'n^l)$, l 是异或输入个数。按现有的机器学习算法,当维度增加,训练集数量m也要增加才能保证训练效果,其不一定是线性关系,但总有 m'>m,故异或可以呈指数幂增加攻击者成本开销,而自身代价则是线性地增加面积开销。文献[21]用 SVM 算法分析了现有的 PUF 和异或之后的 PUF 学习时间成本,如表5.1所示。

可以看出想要得到良好的效果,至少需要4个以上的 PUF 异或,从面积上来说,是一个不小的开销。本文的第二个设计 Pulse-based Arbiter PUF (PAPUF) 从减小面积的角度出发,达到在相同复杂度下,减小一半面积开销。

PUF Type	激励位宽	预测率	输出异或个数	训练集CRP	学习时间
仲裁型PUF	128	99%	-	5.5k	0.51s
		99%	4	12k	3min42s
	64	99%	5	80k	2h8min
XOR PUF		99%	6	200k	31h1min
AORTOF		99%	4	24k	2h52min
	128	99%	5	500k	16h36min
		-	6	-	-
		99%	4	12k	1h28min
	64	99%	5	300k	13h6min
Lightweight PUF		-	6	-	-
Lightweight FOT		99%	4	500k	59min42s
	128	99%	5	1000k	267days
		-	6	-	-

表 5.1 仲裁PUF、XORPUF和Lightweight PUF学习时间开销统计[21]

5.1 电路结构

图5.1展示了仲裁型 PUF 一个交换器中 MUX 的逻辑级设计,在一个逻辑门中,对

输出节点充电靠 PMOS 管,而放电靠 NMOS 管,在工艺中 PMOS 和 NMOS 的掺杂是相互独立的,因此每个逻辑门充电和放电时间分别服从 $N \sim (7.46 \times 10^{-12}, 4.72 \times 10^{-13}), N \sim (9.61 \times 10^{-12}, 8.54 \times 10^{-13})$,的高斯分布。由此推出交换器对于上升沿信号的延迟和下降沿信号的延迟是不同的,故完整描述一个交换器需要8个变量(而非4个)。




图 5.1 交换器MUX设计电路图

如图5.2所示,修改仲裁型 PUF 的输出,使最后一级交换器输出接入两个触发器 DFF1, DFF2,其中 DFF1 是正边沿锁存, DFF2 是负边沿锁存。复位之后,输入给 入一个宽w的脉冲信号,其中上升沿会被 DFF1 采样, $R_1 = sgn(P'D_1)$,下降沿则被 DFF2 采样, $R_2 = sgn(P'D_2)$ 。输出 $R = R_1 \oplus R_2$,由于参数 D1 与 D2 独立,所以输出响应R在 n^2 维度线性可分,与2个仲裁型 PUF 异或相当,但是面积减小了一半。




图 5.2 PAPUF结构图

下面考虑脉冲宽度w。在经过每一级交换器后,由于延迟时间的不等,w会发生变化,记 $w_0(n)$, $w_1(n)$ 为第n级交换器输出后顶/底两个节点的信号脉宽。若w足够长,则能都正常通过N级交换器最后被触发器采样;倘若w足够小,那么当经过第i级交换器时,若上升沿延迟远远长于下降沿延迟,则 w(i+1) < 0 (省略掉下标因为具体是哪个节点并不重要)。这意味着第i级交换器并不会输出脉冲,将这种现象称为短脉冲的"消失"。为了进一步增加抵抗建模攻击的能力,需要增加模型复杂度。利用脉冲"消失"属性,令w恰好满足对所有激励有一定概率使得脉冲信号不会传递至寄存器,即在

中途"消失"了。对于消失的脉冲,两个寄存器都会采样出逻辑"0"(或者没有时钟信号,保持原值0)。




图 5.3 改进的PAPUF结构图

构建如图5.3所示的电路,输出由4个寄存器DFF1–DFF4组成,分别以正、负边沿采样两个节点。复位时,先生成随机码s,若s为0,则寄存器复位为0,输入正脉冲 p_0 ;若s为1,则寄存器复位为1,输入负脉冲 p_1 。若脉冲信号正常传输至寄存器DFF1–DFF4,则 $Q_1 = r_1$, $Q_2 = \overline{r_1}$, $Q_3 = r_2$, $Q_4 = \overline{r_2}$;若脉冲信号消失,则有 $Q_1 = Q_2 = Q_3 = Q_4 = s$ 。输入采用如下所述的策略:以50%概率产生一个正脉冲,有50%概率产生一个负脉冲, $P(p_0) = P(p_1) = 0.5$ 。这样,当脉冲正常传输时,DFF1–DFF4 寄存器采样到的值与正负脉冲无关,而当脉冲在中途消失时,则有以下几种情况:

- 正负脉冲均不能传递过去,则对于正脉冲,Q1 = Q2 = Q3 = Q4 = 0; 对于负脉 PQ1 = Q2 = Q3 = Q4 = 1;
- 正脉冲可以传递, 负脉冲消失。则当s=1时, 响应恒为1;
- 负脉冲可以传递,正脉冲消失。则当s=0时,响应恒为0.

考虑整体情况,对于任意激励 C_i ,由于正负脉冲发生的概率定为50%,所以总体响应理论分布仍然是50%。真值表见表5.2。

与普通PUF不同,在具体求值时,需要重复激励K次,若K次结果恒定(或在考虑到噪声情况下大概率为某恒定值),则取本次 CRP; 反之,若K次结果为随机值,则抛弃此激励,取另一激励重复以上步骤。那么对于 PUF 的使用者来说,代价是 CRP空间减小了,且求值时间增加了K倍。而对于攻击者来说,则不能用 XOR PUF 的模型来统一描述所有情况,且取等量训练集 CRP 耗费的时间增加为K倍。

表 5.2	RPAPUF真值表

S	O_1	O_2	O_3	O_4	备注
X	0	1	$\frac{z_3}{0}$	1	正常传递
X	0	1	1	0	正常传递
X	1	0	0	1	正常传递
X	1	0	1	0	正常传递
1	1	1	1	1	负脉冲消失
0	0	0	0	0	正脉冲消失

5.2 统计分析

PAPUF 的模型和统计分布与 XOR PUF 相同,具体参见2.4节相关内容。对于改进后 PAPUF(随机 PAPUF,记为 RPAPUF)分析,设在所有 CRP 中,正脉冲消失的概率为 p_n , p_n p_n , p_n p_n p

$$R = Q_1 \oplus Q_3 \oplus (Q_1 \cdot Q_2 \cdot Q_3 \cdot Q_4) \tag{5.1}$$




图 5.4 XOR PUF预测率与训练集随机点占比的关系

假设一种理想模型,即在 PAPUF 的 CRP 中"1"严格地占50%;而在 RPAPUF 中,随机码 s 严格遵循均匀分布。则在 RPAPUF 中将整个 CRP 集合分为3个子集,记作 P_0, P_1, P_2 ,分别表示脉冲信号都完整传递的 CRP 集合、有且仅有一种脉冲信号完整传递的 CRP 集合和两种脉冲信号全都消失的 CRP 集合。对于 P_0 ,有响应 $R(i) = f_{xor}(C_i)$, f_{xor} 即 XOR PUF 的表征模型,具体参见2.4.3节的内容。而对于 P_2 ,有 R(i) = s。最后对于 P_1 ,若负脉冲没有传递到寄存器,则 $R(i) = f_{xor}(C_i) + s$;若正脉冲没有传递到寄存器,则 $R(i) = f_{xor}(C_i) \cdot s$ 。根据前面的假设, P_0 在全集应占比 $(1 - p_p)(1 - p_n)$, $P(P_1) = p_p + p_n - 2p_p p_n$, $P(P_2) = p_p p_n$ 。

假设攻击者没有经过多次采样而直接用 XOR PUF 模型进行预测,则在训练集 CRP中存在若干"随机点"。易知,若随机点过少,则不会对建模造成影响,因为SVM学习过程中有"惩罚系数"可以过滤掉这部分数据,但是当随机点在训练 CRP中占比上升,则训练效果会直线下降。图5.4显示了用10000个 CRP作为训练集学习 XOR PUF 模型参数,当随机点占比变化时预测率的变化。

下面考虑对 RPAPUF 的建模攻击。首先,攻击者必须对每一个激励重复若干次,以抛弃掉脉冲"消失"的(或"随机"的) CRP,因为消失的响应不满足 XOR PUF 模型; 其次,对于剩下的 CRP ,有一部分属于 P_1 。即虽然该部分 CRP 某些脉冲激励"消失"了,但响应输出与随机码 s 无关,因此无法被攻击者过滤掉,所以攻击者只有50%的概率判断此 CRP 的脉冲是否消失。对于正常情况,响应仍满足 XOR PUF 的模型,但对于消失脉冲,第i级以后的的交换器不再产生作用,因此攻击者需要遍历N个节点,以寻找在哪个节点脉冲消失了。故建模的复杂度远远超过 $m \cdot n^2$ 量级①。

综上,使用者以 CRP 缩小的代价换取复杂度的显著提升,图5.4显示,为了达到最大效果,应调节脉宽宽度使得 CRP 全集中至少50%的脉冲不能传递到寄存器。故RPAPUF 以多次求值和 CRP 缩小一半的单价提升了建模复杂度。




图 5.5 RPAPUF 100次采样过滤随机响应后的随机性分布

5.3 仿真验证

与三,四章相同,采用 HSPICE 与 Matlab 结合的方式仿真。采用迭代算法算出每一级交换器的输出延时,并判断该节点脉冲信号是否消失——若消失,则退出迭代,输

① *m*是SVM训练集中CRP个数, *n*²是最小线性可分维度。




图 5.6 RPAPUF单次采样随机性分布柱状图

出寄存器赋值"0"或"1";否则迭代到N并计算延迟差。




图 5.7 RPAPUF SVM预测结果(单一器件)

脉冲宽度会显著影响结果,我们取宽度 w/d = 1,10,100,1000,即倍率指数增长,1倍意味着根本没有任何脉冲信号能传递到寄存器,采样的值永远随着脉冲变化,因此响应因为随机值;1000倍意味着所有脉冲都能传递到寄存器,与正负脉冲无关,所

以退化到PA PUF。根据不同的脉宽,统计100个 PUF,每个 PUF 随机输入4096个32位 激励得到的响应。图5.6展示了 RPAPUF 的单次采样下随机性分布示意图。




图 5.8 RPAPUF SVM预测结果(跨器件统计)

可以看出,随着w的变化,R的输出分布变化并不明显,说明宏观上难以分辨出脉冲信号是否传递到寄存器,若采用 XOR PUF 建模方法,则会严重受到随机脉冲的干扰。图5.5是脉宽延时比设为100时经过100次采样过滤后的随机性分布。




图 5.9 不同PUF SVM预测率对比

我们尝试用 XOR PUF 的模型对 RPAPUF 进行建模攻击,图5.7展示了对 32 位 RPAPUF 的攻击结果,虚线为训练集 CRP 单次采样的结果,即不分辨"消失"脉冲;实线为训练集 CRP 多次采样,抛弃随机变化的点,能够过滤到部分"消失"脉冲。图5.8显示训练集CRP在10000个的情况下,不同PUF在SVM建模后的预测率,横轴对应的是不同的器件。可以看出无论响应过滤与否均不能达到很好的效果,即使过滤掉部分随机CRP,预测率并不会随着训练集 CRP 增加而增多。同时也看出,随着片间分布变化,

在某些情况下,恰好随机脉冲作用不明显(比如几乎没有消失,或者消失掉的部分恰好符合模型函数),使得有几个 PUF器件的点预测率非常高,这给我们留下了下一步的工作——分析随机脉冲在片内和片间的分布,尤其是脉冲宽度与工艺之间取何值最优。在现在的工作中囿于计算能力,不能再进一步分析。

5.4 几种PUF结构横向对

本节提出并分析了新型随机脉冲型 PUF。

至此,本文一共分析了5种不同的PUF结构,表5.3对其基本信息做了整理,表5.4展示了所有PUF的NIST测试结果②。在图5.10中绘出所有PUF的随机性分布拟合曲线,图5.11则绘出了独特性的拟合曲线。

PUF	CRP空间	最小线性可分空间维度	面积开销
Arbiter PUF	2^N	N	N个交换器
2-XOR PUF	2^N	N^2	2N个交换器
BRPUF	2^N	N	2N个与非门和多路器
4-DBRPUF	2^N	N	N+4个交换器和8个与非门
RPAPUF	2^{N-1}	-	N个交换器

表 5.3 PUF特征对比

丰.	5 /	1 DI	IE:	NIIC	r //////	14.1里	计索

NIST Test	Arbiter	2-XOR	BRPUF	4-DBRPUF	RPAPUF
Frequency	7	15	2	8	7
Block Frequency	29	25	5	20	29
Cumulative Sums	7	15	2	7.5	7.5
Runs	12	17	5	11	13
Longest Run	33	27	4	20	29
Rank	99	100	71	99	100
FFT	84	78	17	50	83
Universal	0	0	0	0	0
Approximate Entropy	39	32	4	19	37
Serial	87.5	83.5	22.5	58	86.5
Linear Complexity	100	98	90	98	99
Random Excursions	-	-	-	-	-
Random Excursions Variant	-	-	-	-	-
Overlapping Template	61	55	10	28	53
Nonperiodic Template	88.4	86.4	34.0	70.1	88.3

② 每PUF测试100个器件仿真,收集32768比特响应。Random 测试由于数据不支持没有结果。




图 5.10 PUF随机性分布拟合曲线

可以看出,综合比较, DBRPUF 优于 BRPUF,但两者相比于传统仲裁型 PUF 在随机性上仍不足。




图 5.11 PUF独特性分布拟合曲线

改进后的 XOR PUF 和 RPAPUF 则在统计结果上优于传统仲裁型 PUF,而本文所提出的 RPAPUF 在面积上优于 XOR PUF。最后,图5.9给出了 SVM 机器学习结果,根据我们的建模,仲裁型 PUF 和 BRPUF 能够用1000个训练集达到95%以上的预测成功率,而 XOR PUF 则需要超过5000个训练集,耗费数倍时间才能达到95%的成功率。对于 RPAPUF,本文没有尝试对其进行建模,故用 XOR PUF 的模型进行学习。可以看出,直接学习的成功率仅有50%,根随机猜测一样。而经过多次采样过滤后的预测成

功率最高也仅达到67%,在有限的时间内并不能更进一步提升其预测率,故安全性上评价总结见表5.3。

5.5 本章小结

本章实现了一种随机脉冲仲裁型 PUF。引入了随机变量,使得 RPAPUF 具有随机特性,让分析和建模变得困难,同时 SVM 结果说明现有模型不能对其进行很好的拟合,故 RPAPUF 具有良好的抗建模攻击能力。

第六章 结论

6.1 全文总结

在密码学研究中,单向函数是构造高层次密码协议的基础。 PUF 作为物理不可克隆函数,是基于人类不可知的物理原理构造的单向函数,在密码学领域有着重要应用。

本文基于 Strong PUF 的建模,根据研究者的已有工作,对 BRPUF 进行了精确建模,通过 Matlab 仿真和 FPGA 验证,证明了模型的准确度,其建模攻击预测率超过99%只需要不到5000个训练数据点。其次,本文从数学原理出发,用统计方法分析了 Arbiter PUF, BRPUF 和 XOR-PUF 的输出概率分布,解释了 BRPUF 的不稳定性和偏移原因:因为 BRPUF 在求值过程中累积了所有逻辑门的延迟偏差,导致结果的统计方差大大增加。

为了消除 BRPUF 的系统偏差,提升 PUF 的安全性,本文提出了两种新型 PUF 结构。其中第四章的 DBRPUF 针对 BRPUF 进行改进,消除了延迟偏差累积,因此改善了统计测试结果,但相比传统异或结构仍显不足;第五章新提出的随机脉冲信号的RPAPUF,利用逻辑门的双边延迟构造出复杂的结构,随机选择脉冲输入,利用脉冲传递路程长短"欺骗"攻击者,使其不能分辨出哪些响应符合模型计算结果,哪些是随机项,从而使建立模型需要花费极大开销,相对传统结构大大加强了 PUF 对于建模攻击的抵御能力。

在实验上,为了缩短仿真时间,本文利用 HSPICE 和 Matlab 结合的方法,HSPICE 负责仿真基本逻辑门的工艺波动,Matlab 负责建立由多个逻辑门组成的电路结构,并通过简化模型静态仿真电路行为,使得多比特 PUF 可以在有限时间内仿真完成。因此本文验证了所有 PUF 结构,并在 Altera FPGA 上实现并比较了 Arbiter PUF, BRPUF, XOR-PUF 和 DBRPUF 与 RPAPUF 结构。实验结果证实了本文的理论分析,各 PUF 实验分布和理论分布一致。并且 SVM 建模攻击结果证明了本文提出的 RPAPUF 结构不能使用 XOR 模型建模,且难以在有限时间内用精确模型进行建模攻击。

最后,本文研究仍存在一些不足之处。首先,本文采用的统计分析基于工艺波动服从正态分布这一假设,但是在不同工艺,尤其是深亚微米制程下,这一假设不一定满足,因此不同工艺对于 PUF 的输出影响需要进一步的实验验证。其次,FPGA 的实现存在布线偏差,且实验用 FPGA 数量不足,不能很好的反应不同 PUF 之间的片间分布差异,因此更精确的验证应该采用全定制方法设计 PUF。最后,本文尚没有对 PUF

的稳定性进行验证,包括电压波动稳定性、环境温度波动稳定性、和时间稳定性。

我们希望在后续的研究中将提出的 RPAPUF 应用于高层次密码协议,从而分析 PUF 的实用性开销和代价,并通过流片进一步验证新型 PUF 结构在不同工艺下的表现,以及在不同电源电压和环境温度下稳定性表现。

6.2 前景展望

PUF 的安全性始终是 PUF 的终极评价标准,而 PUF 的安全性设计和针对这项设计的攻击一直以来都是彼此的博弈。目前,侵入式探查、旁道攻击等崭新方式给 PUF 带来更多的设计挑战,而全新的工艺技术和期间技术又给 PUF 设计带来了新的可能^[5,37,38]。不仅有双值逻辑的数字电路 PUF,还有基于 RRAM、模拟电路实现的 PUF 具有更高的非线性特点^[39,40]。这些都使得未来的研究非常有趣,无论攻防哪一方占得先机,都会给这一领域的研究带来新的启迪和方向。

再者,安全应用的最终实现还是种种密码协议。基于 PUF 的密码协议越来越多的涌现出来,比如有基础协议"不经意传输协议"的 PUF 实现^[10], FPGA 上的 IP 保护^[9], "比特承诺协议"^[41]等等。尽管 PUF 有着天然的安全属性,但是协议的复杂性使基于 PUF 的协议构建非常困难,尤其是每一篇新的协议模型总会伴随而来一篇攻击方法^[42]。在未来,相信随着 PUF 研究的深入,能够找到一种完美利用 PUF 特点,真正实现高效、低功耗、不可克隆的密码协议,使得 PUF 应用于千千万万移动端安全芯片,真正为千家万户的安全护航。

参考文献

- [1] Vincent Rijmen and Joan Daemen. Advanced encryption standard. Proceedings of Federal Information Processing Standards Publications, National Institute of Standards and Technology, 2001: 19–22.
- [2] Claude E Shannon. A mathematical theory of cryptography. Memorandum MM, 1945, 45: 110–02.
- [3] James B Wendt and Miodrag Potkonjak. The bidirectional polyomino partitioned PPUF as a hardware security primitive. In: Global Conference on Signal and Information Processing (GlobalSIP), 2013 IEEE, 2013: 257–260.
- [4] François-Xavier Standaert. Introduction to side-channel attacks. In: Secure Integrated Circuits and Systems. Springer, 2010: 27–42.
- [5] Clemens Helfmeier, Christian Boit, Dmitry Nedospasov *et al.* Cloning physically unclonable functions. In: Hardware-Oriented Security and Trust (HOST), 2013 IEEE International Symposium on, 2013: 1–6.
- [6] Matthieu Rivain and Emmanuel Prouff. Provably secure higher-order masking of AES. In: Cryptographic Hardware and Embedded Systems, CHES 2010. Springer, 2010: 413–427.
- [7] Dusko Karaklajic, Jorn-Marc Schmidt and Ingrid Verbauwhede. Hardware designer's guide to fault attacks. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, 2013, 21(12): 2295–2306.
- [8] Jorge Guajardo, Sandeep S Kumar, Geert-Jan Schrijen *et al.* FPGA Intrinsic PUFs and Their Use for IP Protection, 2007: 63–80.
- [9] Sandeep S Kumar, Jorge Guajardo, Roel Maes *et al.* The butterfly PUF protecting IP on every FPGA, 2008: 67–70.
- [10] Ulrich Rührmair. Oblivious transfer based on physical unclonable functions. In: Trust and Trustworthy Computing. Springer, 2010: 430–440.
- [11] Mohamad Rostami, Mehrdad Majzoobi, Farinaz Koushanfar *et al.* Robust and reverse-engineering resilient puf authentication and key-exchange by substring matching. Emerging Topics in Computing, IEEE Transactions on, 2014, 2(1): 37–49.
- [12] Ulrich Rührmair and Marten van Dijk. Practical security analysis of PUF-based two-player protocols. In: Cryptographic Hardware and Embedded Systems–CHES 2012. Springer, 2012: 251–267.
- [13] Ravikanth Pappu, Ben Recht, Jason Taylor *et al.* Physical one-way functions. American Association for the Advancement of Science, 2002: 2026–2030.
- [14] Blaise Gassend, Dwaine Clarke, Marten Van Dijk *et al.* Silicon physical random functions, 2002: 148–160.
- [15] Daihyun Lim, Jae W Lee, Blaise Gassend *et al.* Extracting secret keys from integrated circuits. IEEE, 2005: 1200–1205.

- [16] Stefan Katzenbeisser, Ünal Kocabaş, Vladimir Rožić *et al.* PUFs: Myth, fact or busted? A security evaluation of physically unclonable functions (PUFs) cast in silicon. In: Cryptographic Hardware and Embedded Systems–CHES 2012. Springer, 2012: 283–301.
- [17] G Edward Suh and Srinivas Devadas. Physical unclonable functions for device authentication and secret key generation. In: Proceedings of the 44th annual Design Automation Conference, 2007: 9–14.
- [18] Mehrdad Majzoobi, Farinaz Koushanfar and Miodrag Potkonjak. Lightweight secure pufs. In: Proceedings of the 2008 IEEE/ACM International Conference on Computer-Aided Design, 2008: 670–673.
- [19] Qingqing Chen, György Csaba, Paolo Lugli *et al*. The bistable ring puf: A new architecture for strong physical unclonable functions. In: Hardware-Oriented Security and Trust (HOST), 2011 IEEE International Symposium on, 2011: 134–141.
- [20] Ravindra Kumar and Wayne Burleson. On design of a highly secure PUF based on non-linear current mirrors. In: Hardware-Oriented Security and Trust (HOST), 2014 IEEE International Symposium on, 2014: 38–43.
- [21] Ahmed Mahmoud, Ulrich Rührmair, Mehrdad Majzoobi *et al.* Combined Modeling and Side Channel Attacks on Strong PUFs. IACR Cryptology ePrint Archive, 2013, 2013: 632.
- [22] Xiaolin Xu and Wayne Burleson. Hybrid side-channel/machine-learning attacks on PUFs: a new threat? In: Proceedings of the conference on Design, Automation & Test in Europe, 2014: 349.
- [23] Qingqing Chen, György Csaba, Paolo Lugli *et al.* Characterization of the bistable ring PUF. In: Design, Automation & Test in Europe Conference & Exhibition (DATE), 2012; 1459–1462.
- [24] Dai Yamamoto, Mitsuru Takenaka, Kazuo Sakiyama *et al.* Security evaluation of bistable ring PUFs on FPGAs using differential and linear analysis, 2014: 911–918.
- [25] Dieter Schuster and Robert Hesselbarth. Evaluation of bistable ring PUFs using single layer neural networks. Springer, 2014: 101–109.
- [26] Ulrich Ruhrmair and Daniel E Holcomb. PUFs at a glance. In: Design, Automation and Test in Europe Conference and Exhibition (DATE), 2014, 2014: 1–6.
- [27] Geert-Jan Schrijen and Vincent van der Leest. Comparative analysis of SRAM memories used as PUF primitives. In: Proceedings of the Conference on Design, Automation and Test in Europe, 2012: 1319–1324.
- [28] Patrick Koeberl, Jiangtao Li, Roel Maes *et al.* A practical device authentication scheme using SRAM PUFs. Journal of Cryptographic Engineering, 2012, 2(4): 255–269.
- [29] Kan Xiao, Md Tauhidur Rahman, Domenic Forte *et al.* Bit selection algorithm suitable for high-volume production of SRAM-PUF. In: Hardware-Oriented Security and Trust (HOST), 2014 IEEE International Symposium on, 2014: 101–106.
- [30] Roel Maes and Vincent van der Leest. Countering the effects of silicon aging on SRAM PUFs. In: Hardware-Oriented Security and Trust (HOST), 2014 IEEE International Symposium on, 2014: 148–153.

- [31] Mudit Bhargava and Ken Mai. A high reliability PUF using hot carrier injection based response reinforcement. In: Cryptographic Hardware and Embedded Systems-CHES 2013. Springer, 2013: 90–106.
- [32] Masoud Rostami, James B Wendt, Miodrag Potkonjak *et al.* Quo vadis, PUF?: trends and challenges of emerging physical-disorder based security. In: Proceedings of the conference on Design, Automation & Test in Europe, 2014: 352.
- [33] Robbert Van Den Berg, Boris Skoric and Vincent van der Leest. Bias-based modeling and entropy analysis of PUFs. In: Proceedings of the 3rd international workshop on Trustworthy embedded devices, 2013: 13–20.
- [34] Patrick Koeberl, Jiangtao Li, Anand Rajan *et al.* Entropy loss in PUF-based key generation schemes: The repetition code pitfall. In: Hardware-Oriented Security and Trust (HOST), 2014 IEEE International Symposium on, 2014: 44–49.
- [35] Corinna Cortes and Vladimir Vapnik. Support-vector networks. Springer, 1995: 273–297.
- [36] Sanu K Mathew, Sudhir K Satpathy, Mark A Anders et al. 16.2 A 0.19 pJ/b PVT-variation-tolerant hybrid physically unclonable function circuit for 100% stable secure key generation in 22nm CMOS. In: Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2014 IEEE International, 2014: 278–279.
- [37] Jeroen Delvaux and Ingrid Verbauwhede. Side channel modeling attacks on 65nm arbiter PUFs exploiting CMOS device noise. In: Hardware-Oriented Security and Trust (HOST), 2013 IEEE International Symposium on, 2013: 137–142.
- [38] Dominik Merli, Johann Heyszl, Benedikt Heinz et al. Localized electromagnetic analysis of RO PUFs. In: Hardware-Oriented Security and Trust (HOST), 2013 IEEE International Symposium on, 2013: 19–24.
- [39] Rui Liu, Huaqiang Wu, Yachuan Pang *et al.* Experimental Characterization of Physical Unclonable Function Based on 1 kb Resistive Random Access Memory Arrays. Electron Device Letters, IEEE, 2015, 36(12): 1380–1383.
- [40] An Chen. Utilizing the variability of resistive random access memory to implement reconfigurable physical unclonable functions. Electron Device Letters, IEEE, 2015, 36(2): 138–140.
- [41] Ulrich Rührmair and Marten van Dijk. On the practical use of physical unclonable functions in oblivious transfer and bit commitment protocols. Journal of Cryptographic Engineering, 2013, 3(1): 17–28.
- [42] Ulrich Ruhrmair and Marius van Dijk. Pufs in security protocols: Attack models and security evaluations. In: Security and Privacy (SP), 2013 IEEE Symposium on, 2013: 286–300.

攻读硕士学位期间的科研成果

- [1] Wenyi Tang, Song Jia, and Yuan Wang, "A Dual-voltage Single-rail Dynamic DPA-resistant Logic Based on Charge Sharing Mechanism", Electron Devices and Solid-State Circuits (EDSSC), 2015 IEEE International Conference on, 2013: 483-486
- [2] Wenyi Tang, Song Jia, and Yuan Wang, "A Short-time Three-phase Single-rail Precharge Logic Against Differential Power Analysis", IEICE Transactions on Electronics (Accepted)

致谢

一转眼在北大已经度过了6个年头,第7个年头也已经快要走完。在曾经呆过的地方,也早以"老人"、"骨灰"自称了。北大陪伴了我无数个日日夜夜,我也见证了新太阳、理教、文科楼群、南门办公楼、公主楼、岩壁、二体、一体的起落。那个曾经古朴与静谧的北大随着我的成长消失了,越来越现代与喧闹的校园迎接着新一代的到来。

在做13级本科辅导员的时候,还能记得他们刚入校时的稚嫩身影,感慨着年年代 沟加深。本科毕业的那一年,看着一体新岩壁落成,然而至今却鲜去攀爬了。其实自 本科毕业后已经很久没有在校园里散步了,科研工作充斥着整个硕士生涯。每天总是 忙忙碌碌,春夏秋冬,走出微纳大厦,总能看见夜里伫立在月色下的博雅塔,亮灯的 那一刻提醒着我新的一年的到来。

而今再次漫步在校园中,又是一个春天,还依稀记得静园的玉兰,未名湖的野鸭,和漫天的杨絮。 28楼前的银杏和老岩壁。世家的煎饼果子和康博斯的麻婆豆腐。博实的包子大叔和图书馆的蔺师傅。

它们在这三年中渐渐离我远去,簇拥来的是信息办的学工工作、13级的小朋友、CHES 和 DATE 的论文还有无数的拒稿意见。这三年是一个全新的生活,我收获到了大学以来最宝贵的礼物。

感谢我的导师贾嵩老师对我的引导,感谢张钢刚老师对实验室细致的管理。同样 也要感谢刘黎师兄,甘善良师兄对我的指导。

感谢通宵供电的实验室——见过凌晨四点的微纳大厦么。

感谢山鹰社的小伙伴——两个冬天雪宝顶的冬攀。

也感谢对我的研究工作和论文提出过任何建议和帮助的朋友。

最后,我终于要离开校园,自己面对生活了。非常感谢北大,给了我宽阔的视野,自由的时间和思想,以及独立深入思考的能力。7年时间,我度过了同一个中学,也度过了同一个大学。7年时间,走过了大江南北,经历了起伏坎坷。登了7座雪山,骑了4000公里长线,跑了2个马拉松,流了4个芯片。非常非常怀念着所有的时光,怀着过去的记忆和未来的希望,合上这论文的最后一篇,往前看,那就是我的生活了。

于燕园

北京大学学位论文原创性声明和使用授权说明

原创性声明

本人郑重声明: 所呈交的学位论文,是本人在导师的指导下,独立进行研究工作所取得的成果。除文中已经注明引用的内容外,本论文不含任何其他个人或集体已经发表或撰写过的作品或成果。对本文的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。本声明的法律结果由本人承担。

论文作者签名: 日期: 年 月 日

学位论文使用授权说明

(必须装订在提交学校图书馆的印刷本)

本人完全了解北京大学关于收集、保存、使用学位论文的规定,即:

按照学校要求提交学位论文的印刷本和电子版本;

学校有权保存学位论文的印刷本和电子版,并提供目录检索与阅览服务,在校园网上提供服务;

学校可以采用影印、缩印、数字化或其它复制手段保存论文;

因某种特殊原因需要延迟发布学位论文电子版,授权学校 一年/ 两年/ 三年以后,在校园网上全文发布。

(保密论文在解密后遵守此规定)

论文作者签名: 导师签名:

日期: 年 月 日

