Escola d'Enginyeria Enginyeria Telecomunicacions PROBLEMES MEMÒRIA





ARQUITECTURA DE COMPUTADORS I PERIFÈRICS

SOLUCIONS PROBLEMES

Memòria

Escola d'Enginyeria Enginyeria Telecomunicacions

PROBLEMES MEMÒRIA




PROBLEMA 1.

Disposem d'un sistema basat en un microprocessador amb capacitat per adreçar **4 Gbytes (32 bits de direcció)**. Volem posar a aquest sistema una memòria formada per **1 Mbyte de RAM estàtica**. Per a fer això disposem de **xips de memòria RAM estàtica de 128Kx8 bits**, que disposen d'una línia **chip Select (CS)** de selecció del circuit. La memòria ha de col·locar-se a partir de l'adreça **0x00A00000h**.

Apartat a

El sistema de memòria s'implementa sense interleaving i amb accés únicament a dades de 1 Byte

a.1) Mostrar el diagrama de cada xip de memòria de 128Kx8 bits, indicant els pins.



a.2) Quants xips són necessaris per a fer el sistema de memòria?


$$1MB/128KB = 8$$

a.3) Mostrar l'esquema de connexió de la CPU amb els xips de memòria.

Escola d'Enginyeria Enginyeria Telecomunicacions

PROBLEMES MEMÒRIA





Eiemplo	para la	dirección	de	memoria	:0x00A2000A
Ljeinpio	parara	an ección	ac	ciiioi ia	IONOUNEUUUN

3124 23 22 21	20 19 18 17	163 2 1 0
00 1 0 1	$0 \ 0 \ 0 \ 1$	01 0 1 0
Selecciona	Selecciona	Dirección del chip
Memoria	el chip 1 de	1 de 128 Kbytes
1 Mbyte	128 Kbytes	

Escola d'Enginyeria Enginyeria Telecomunicacions

PROBLEMES MEMÒRIA



a.4) Mostrar la funció lògica del senyal CS de cadascun dels xips.

* Significa negado

a.5) Quines línies d'adreça identifiquen cada xip de memòria?

a.6) Quines línies identifiquen un byte dins d'un xip?

A16-A0

a.7) Especificar el mapa de memòria, indicant les 4 primeres adreces de cada xip i la darrera.

Xip 0	Xip 1	Xip 2	Xip 3
A00000h	A20000h	A40000h	A60000h
A00001h	A20001h	A40001h	A60001h
A00002h	A20002h	A40002h	A60002h
A00003h	A20003h	A40003h	A60003h
A1FFFFh	A3FFFFh	A5FFFFh	A7FFFFh
Xip 4	Xip 5	Xip 6	Xip 7
A80000h	AA0000h	AC0000h	AE0000h
A80001h	AA0001h	AC0001h	AE0001h
A80002h	AA0002h	AC0002h	AE0002h
A80003h	AA0003h	AC0003h	AE0003h
A9FFFFh	ABFFFFh	ADFFFFh	AFFFFFh


Escola d'Enginyeria Enginyeria Telecomunicacions

PROBLEMES MEMÒRIA



Al sistema explicat a l'exercici 1, se li volen afegir **4 Mbytes** de memòria dinàmica assignats a les **posicions més baixes de l'espai d'adreces de memòria i amb accés únicament a dades de 1 Byte**. Per a realitzar aquest sistema de memòria disposem de xips de RAM dinàmica de **1Mx1** bits.

a) Mostrar el diagrama de cada xip d'**1Mx1 bit**, mostrant tant l'estructura interna com els pins que present**en**.



b) Quants xips són necessaris per a fer el sistema de memòria?


4 Mbytes = 32 Mbits 32 Mbits /1 Mbit = 32 xips

c) Mostrar l'esquema de connexió de la CPU amb els xips de memòria.

Escola d'Enginyeria Enginyeria Telecomunicacions

PROBLEMES MEMÒRIA





MAPA DE MEMORIA:

0x0000000 0x000FFFFF	Direcciones 1ª linea de 8 chips de 1Mbit (bits 21 y 20=00)
0x00100000 0x001FFFFF	Direcciones 2ª linea de 8 chips de 1Mbit (bits 21 y 20=01)
0x00200000 0x002FFFFF	Direcciones 3ª linea de 8 chips de 1Mbit (bits 21 y 20=10)
0x00300000 0x003FFFFF	Direcciones 4ª linea de 8 chips de 1Mbit (bits 21 y 20=11)

PROBLEMA 3

Cada fila dels xips de memòria dinàmica de l'exercici anterior s'ha de refrescar-se una vegada cada mil·lisegon com a màxim.

a) Quina ha de ser la mida del comptador de files de refresc?

1024 => **10** bits

Escola d'Enginyeria Enginyeria Telecomunicacions

PROBLEMES MEMÒRIA



b) Perquè no es perdi la informació d'aquesta memòria dinàmica, Quin és el temps de cicle de refresc entre cada fila ?

$$1 \text{ ms} / 1024 \approx 1 \text{ µs}$$


c) Si el temps d'un cicle de refresc (entre cada fila) és de 10 ns, quin percentatge de temps ha de dedicar-se als cicles de refresc respecte al temps màxim de refresc?

PROBLEMA 4

També es vol instal·lar en el sistema dels apartats anteriors, una **memòria ROM de 2 Kbytes** formada per **xips ROM de 256 bytes** cadascun. Aquesta memòria està situada a partir de l'adreça **0x80000000.**

a) Mostra l'esquema de connexió de la CPU amb els xips de memòria ROM de 256 bytes el seu mapa de memòria, indicant les 3 primeres adreces i l'última cada xip.

Número de chips ROM de 256 bits necesarios para implementar 2 Kbytes de memoria ROM: 2 * 1024 bytes / 256 bytes = 8



CC: Circuito combinacional que selecciona la memoria ROM cuando la CPU hace referencia a una dirección de esta memoria ROM. Devuelve un 1 (activa el descodificador) si las lineas del bus de direcciones, A31,..., A11 tienen el siguiente valor: 0x800000

Escola d'Enginyeria Enginyeria Telecomunicacions

PROBLEMES MEMÒRIA



Mapa de memòria:

CHIP 0	CHIP 1	CHIP 3	CHIP 4
8000000h	80000100h	80000200h	80000300h
8000001h	80000101h	80000201h	80000301h
8000002h	80000102h	80000202h	80000302h
800000FFh	800001FFh	800002FFh	800003FFh
CHIP 4	CHIP 5	CHIP 6	CHIP 7
• • • • • • • • • • • • • • • • • • • •		Cilii U	-
80000400h	80000500h	80000600h	80000700h
80000400h	80000500h	80000600h	80000700h

b) Mostrar les funcions lògiques de les senyals CS de cada xip de la memòria ROM del sistema.

```
CS0= A31 A30* .... A11* A10* A9* A8* CS1= A31 A30* .... A11* A10* A9* A8 CS2= A31 A30* .... A11* A10* A9 A8* CS3= A31 A30* .... A11* A10* A9 A8 CS4= A31 A30* .... A11* A10 A9* A8* CS5= A31 A30* .... A11* A10 A9* A8 CS6= A31 A30* .... A11* A10 A9 A8* CS7= A31 A30* .... A11* A10 A9 A8
```

(línies de direcció de l'A30 a l'A11 totes son 0)

Escola d'Enginyeria Enginyeria Telecomunicacions PROBLEMES MEMÒRIA



PROBLEMA 5

Mostra l'esquema de connexió de la CPU amb els xips de memòria ROM de 256 bytes i els de la RAM estàtica de 128Kx8 bits

