Escola d'Enginyeria, Enginyeria Telecomunicació SEGUNDO CONTROL ACIP: Entrada/Salida y memoria (a)



Nom	bre: NIU:
dispos	GUNTA 1: (2 puntos) Indicar que método o métodos de sincronización entre la CPU y los sitivos de la E/S: programada con espera de respuesta, interrupciones y DMA, realizan las ntes acciones:
ŕ	La CPU detecta la disponibilidad del dispositivo mediante la consulta de alguno de los registros del controlador: amada con espera de respuesta
·	El propio controlador de E/S es el que avisa a la CPU de que está dispuesto a realizar una operación de E/S: cupciones
c) DMA	Permitir que la CPU, mientras se realiza la transferencia de los datos, dedique el máximo de su tiempo de ejecución a realizar otras tareas:
d)	La CPU adapta su velocidad de trabajo a la del periférico:
Progr	amada con espera de respuesta
e)	El hecho de compartir el bus de datos, puede provocar que la CPU deba esperar para ejecutar algunas instrucciones:

DMA

f) Debe esperar a que la CPU acabe de ejecutar la instrucción en curso para tratar las peticiones procedentes del dispositivo de E/S:

Interrupciones

g) La CPU no interviene en la transferencia de datos entre la memoria y sus periféricos:

DMA

h) Las transferencias de datos entre la memoria y los dispositivos periféricos se realizan a través del registro de datos del controlador de E/S:

Programada con espera de respuesta, Interrupciones y DMA

Escola d'Enginyeria, Enginyeria Telecomunicació SEGUNDO CONTROL ACiP: Entrada/Salida y memoria (a)



PREGUNTA 2) (2 puntos) Dados los siguientes chips de memoria:

- a) Chip de memoria RAM estática de 256 Mbytes
- b) Chip de memoria RAM dinámica de 16 M x 1 bit

Contestar:

	RAM estática de 256 Mbytes	RAM dinámica de 16 M x 1 bit
Número de pines de direcciones , explicar brevemente como obtenéis la respuesta	Mbytes Se necesitan 28 pines de direcciones para	Se necesitarían 24 lineas para direccionar 16 M x1 bit. Pero como la dirección se divide en filas y columnas del mismo tamaño, entonces el numero de pins de direcciones es 24/2= 12.
Número de pins de datos del chip de memoria	8	1
Requiere pin de señal RAS (Si o NO)	NO	SI
Requiere pin de señal CAS (Si o NO)	NO	SI
Celdas de memoria formadas solo por transistores (Si o No). En caso negativo, de que otros dispositivos electrónicos disponen	SI	NO, un condensador
¿Necesita refresco? (Si o No)	NO	SI
Conserva la información sin suministrarle corriente eléctrica (Si o No)	NO	NO
Indicar, con una X , que chip tiene un coste mayor y un menor tiempo de acceso .	X	
Indicar con una X que chip tiene un tiempo de ciclo igual al tiempo de acceso	X	
Indicar con una X si el chip tiene un tiempo de acceso que es el mismo para todas las posiciones de memoria		X

Escola d'Enginyeria, Enginyeria Telecomunicació SEGUNDO CONTROL ACiP: Entrada/Salida y memoria (a)

