



Universitat
Autònoma
de Barcelona

ARQUITECTURA DE COMPUTADORS I PERIFÈRICS

SOLUCIONS PROBLEMES

Memòria


PROBLEMA 1.

Disposen d'un sistema basat en un microprocessador amb capacitat per adreçar **4 Gbytes (32 bits de direcció)**. Volem posar a aquest sistema una memòria formada per **1 Mbyte de RAM estàtica**. Per a fer això disposem de **xips de memòria RAM estàtica de 128Kx8 bits**, que disposen d'una línia **chip Select (CS)** de selecció del circuit. La memòria ha de col·locar-se a partir de l'adreça **0x00A00000h**.

Apartat a

El sistema de memòria s'implementa sense interleaving i amb accés únicament a dades de 1 Byte

- a.1)** Mostrar el diagrama de cada xip de memòria de 128Kx8 bits, indicant els pins.



- a.2)** Quants xips són necessaris per a fer el sistema de memòria?


$$1\text{MB}/128\text{KB} = 8$$

- a.3)** Mostrar l'esquema de connexió de la CPU amb els xips de memòria.

ARQUITECTURA DE COMPUTADORS I PERIFÈRICS

Escola d'Enginyeria
Enginyeria Telecomunicacions

PROBLEMES
MEMÒRIA



Ejemplo para la dirección de memoria :0x00A2000A

31.....24	23	22	21	20	19	18	17	16	3	2	1	0	
0.....	0	1	0	1	0	0	0	1	0	1	0	1	0
Selecciona Memoria 1 Mbyte				Selecciona el chip 1 de 128 Kbytes				Dirección del chip 1 de 128 Kbytes						

a.4) Mostrar la funció lògica del senyal CS de cadascun dels xips.

$CS0 = A31 * .. A24 * A23 A22 * A21 A20 * A19 * A18 * A17 *$
 $CS1 = A31 * .. A24 * A23 A22 * A21 A20 * A19 * A18 * A17$
 $CS2 = A31 * .. A24 * A23 A22 * A21 A20 * A19 * A18 A17 *$
 $CS3 = A31 * .. A24 * A23 A22 * A21 A20 * A19 * A18 A17$
 $CS4 = A31 * .. A24 * A23 A22 * A21 A20 * A19 A18 * A17 *$
 $CS5 = A31 * .. A24 * A23 A22 * A21 A20 * A19 A18 * A17$
 $CS6 = A31 * .. A24 * A23 A22 * A21 A20 * A19 A18 A17 *$
 $CS7 = A31 * .. A24 * A23 A22 * A21 A20 * A19 A18 A17$

** Significa negado*

a.5) Quines línies d'adreça identifiquen cada xip de memòria?

$(A31, ..., A20), A19, A18, A17$
 seleccionan
 la memòria
 de 1 Mbyte

a.6) Quines línies identifiquen un byte dins d'un xip?


A16-A0

a.7) Especificar el mapa de memòria, indicant les 4 primeres adreces de cada xip i la darrera.

Xip 0	Xip 1	Xip 2	Xip 3
A00000h	A20000h	A40000h	A60000h
A00001h	A20001h	A40001h	A60001h
A00002h	A20002h	A40002h	A60002h
A00003h	A20003h	A40003h	A60003h
A1FFFFh	A3FFFFh	A5FFFFh	A7FFFFh
Xip 4	Xip 5	Xip 6	Xip 7
A80000h	AA0000h	AC0000h	AE0000h
A80001h	AA0001h	AC0001h	AE0001h
A80002h	AA0002h	AC0002h	AE0002h
A80003h	AA0003h	AC0003h	AE0003h
A9FFFFh	ABFFFFh	ADFFFFh	AEFFFFh

Al sistema explicat a l'exercici 1, se li volen afegir **4 Mbytes** de memòria dinàmica assignats a les **posicions més baixes de l'espai d'adreces de memòria i amb accés únicament a dades de 1 Byte**. Per a realitzar aquest sistema de memòria disposem de xips de RAM dinàmica de **1Mx1 bits**.


- a)** Mostrar el diagrama de cada xip d'**1Mx1 bit**, mostrant tant l'estructura interna com els pins que presenten.



- b)** Quants xips són necessaris per a fer el sistema de memòria?

$$\begin{aligned} 4 \text{ Mbytes} &= 32 \text{ Mbits} \\ 32 \text{ Mbits} / 1 \text{ Mbit} &= 32 \text{ xips} \end{aligned}$$

- c)** Mostrar l'esquema de connexió de la CPU amb els xips de memòria.



MAPA DE MEMORIA:

0x00000000

.....

0x000FFFFF

Direcciones 1ª línea de 8 chips de 1Mbit (bits 21 y 20=00)

0x00100000

.....

0x001FFFFF

Direcciones 2ª línea de 8 chips de 1Mbit (bits 21 y 20=01)

0x00200000

.....

0x002FFFFF

Direcciones 3ª línea de 8 chips de 1Mbit (bits 21 y 20=10)

0x00300000

.....

0x003FFFFF

Direcciones 4ª línea de 8 chips de 1Mbit (bits 21 y 20=11)

PROBLEMA 3

Cada fila dels xips de memòria dinàmica de l'exercici anterior s'ha de refrescar-se una vegada cada mil·lisegon com a màxim.

a) Quina ha de ser la mida del comptador de files de refresc?

1024 => 10 bits

b) Perquè no es perdi la informació d'aquesta memòria dinàmica, Quin és el temps de cicle de refresc entre cada fila ?

$$1 \text{ ms} / 1024 \approx 1 \mu\text{s}$$

c) Si el temps d'un cicle de refresc (entre cada fila) és de 10 ns, quin percentatge de temps ha de dedicar-se als cicles de refresc respecte al temps màxim de refresc?

$$1024 * 10 \text{ ns} = 10,24 \mu\text{s}$$


$$(10,24 \mu\text{s} * 100) / 1000 \mu\text{s} = 1,024\%$$

PROBLEMA 4

També es vol instal·lar en el sistema dels apartats anteriors, una **memòria ROM de 2 Kbytes** formada per **xips ROM de 256 bytes** cadascun. Aquesta memòria està situada a partir de l'adreça **0x80000000**.

a) Mostra l'esquema de connexió de la CPU amb els xips de memòria ROM de 256 bytes el seu mapa de memòria, indicant les 3 primeres adreces i l'última cada xip.

Número de chips ROM de 256 bits necesarios para implementar 2 Kbytes de memoria ROM: $2 * 1024 \text{ bytes} / 256 \text{ bytes} = 8$



CC: Circuito combinacional que selecciona la memoria ROM cuando la CPU hace referencia a una dirección de esta memoria ROM. Devuelve un 1 (activa el decodificador) si las líneas del bus de direcciones, A31,..., A11 tienen el siguiente valor: 0x800000

Mapa de memòria:

CHIP 0	CHIP 1	CHIP 3	CHIP 4
80000000h	80000100h	80000200h	80000300h
80000001h	80000101h	80000201h	80000301h
80000002h	80000102h	80000202h	80000302h
800000FFh	800001FFh	800002FFh	800003FFh
CHIP 4	CHIP 5	CHIP 6	CHIP 7
80000400h	80000500h	80000600h	80000700h
80000401h	80000501h	80000601h	80000701h
80000402h	80000502h	80000602h	80000702h
800004FFh	800005FFh	800006FFh	800007FFh

b) Mostrar les funcions lògiques de les senyals CS de cada xip de la memòria ROM del sistema.

$CS0 = A_{31} A_{30}^* \dots A_{11}^* A_{10}^* A_9^* A_8^*$
 $CS1 = A_{31} A_{30}^* \dots A_{11}^* A_{10}^* A_9^* A_8$
 $CS2 = A_{31} A_{30}^* \dots A_{11}^* A_{10}^* A_9 A_8^*$
 $CS3 = A_{31} A_{30}^* \dots A_{11}^* A_{10}^* A_9 A_8$
 $CS4 = A_{31} A_{30}^* \dots A_{11}^* A_{10} A_9^* A_8^*$
 $CS5 = A_{31} A_{30}^* \dots A_{11}^* A_{10} A_9^* A_8$
 $CS6 = A_{31} A_{30}^* \dots A_{11}^* A_{10} A_9 A_8^*$
 $CS7 = A_{31} A_{30}^* \dots A_{11}^* A_{10} A_9 A_8$

(línies de direcció de l'A30 a l'A11 totes son 0)

PROBLEMA 5

Mostra l'esquema de connexió de la CPU amb els xips de memòria ROM de 256 bytes i els de la RAM estàtica de 128Kx8 bits

