计算机系统结构实验

实验1报告

FPGA 基础实验 LED Flow Water Light

李子龙 518070910095 2021 年 5 月 19 日

目录

1 实验目的 2

1 实验目的

- 1. 熟悉 Xilinx 逻辑设计工具 Vivado 的基本操作
- 2. 掌握使用 Verilog HDL 进行简单的逻辑设计
- 3. 使用功能仿真与 I/O Planing 添加管脚约束
- 4. 生成 Bitstream 文件并上板验证流水灯

2 实验原理与实现

本实验通过需要实现 8 阶流水灯。首先使用 cnt_reg 寄存器记录时钟周期数目:

```
reg [23:0] cnt_reg;
always @ (posedge clock)

begin

if (reset)

cnt_reg <= 0;
else

cnt_reg <= cnt_reg + 1;
end</pre>
```

接着,对于 LED 灯所对应的循环,如果是复位信号,就会改为 01H,即仅点亮最低位的灯。当计数器循环满时,如果 LED 是 80H,即仅最高位灯亮,则改为 01H 仅最低位亮以循环,否则就直接向左移位,以仅点亮下一个高位的灯。

```
reg [7:0] light_reg;
always @(posedge clock)
begin

if (reset)
light_reg <= 8'h01;
else if (cnt_reg == 24'hffffff)
begin

if (light_reg==8'h80)
light_reg <= 8'h01;
else
light_reg <= light_reg << 1;
end

end
```

当然在上板子后,对于该硬件 xc7k325tffg676-2 需要修改 reset 为取反信号,最终实现请见附录 ??。

A 流水灯设计代码实现

Listing 1: flowing light.v

```
'timescale 1ns / 1ps
 // Company: SJTU CS
// Engineer: Zilong Li
// Create Date: 2021/05/12 09:10:24
// Design Name:
 // Module Name: flowing_light
 // Project Name:
// Target Devices:
// Tool Versions:
// Description:
 //
 // Dependencies:
11
// Revision:
 // Revision 0.01 - File Created
 // Additional Comments:
module flowing_light (
   input clock_p,
   input clock_n,
   input reset,
   output [7:0] led
);
   reg [23:0] cnt_reg;
   reg [7:0] light_reg;
   IBUFGDS IBUFGDS_inst (
     .O(CLK_i),
       .I(clock_p),
      .IB(clock_n)
   always @ (posedge CLK_i)
      begin
         if (!reset) // 板子电平取反
            cnt_reg <= 0;</pre>
            cnt_reg <= cnt_reg + 1;</pre>
   always @(posedge CLK_i)
      begin
         if (!reset)
            light_reg <= 8'h01;
         else if (cnt_reg == 24'hffffff)
            begin
               if (light_reg==8'h80)
                  light_reg <= 8'h01;
               else
                  light_reg <= light_reg << 1;</pre>
      end
   assign led = light_reg;
endmodule
```