## 计算机系统结构实验

# 实验3报告

简单的类 MIPS 单周期处理器 部件实现–控制器,ALU

Log Creative

2021年6月27日

## 目录

1	实验目的	2								
2	原理分析	2								
	2.1 主控制器单元模块 Ctr	2								
	2.2 算术逻辑单元控制器模块 ALUCtr	. 3								
	2.3 ALU 模块	4								
3	代码实现	5								
	3.1 主控制模块 Ctr	5								
	3.2 算术逻辑单元控制器模块 ALUCtr	6								
	3.3 ALU 模块	6								
4	仿真结果									
	4.1 主控制模块 Ctr	. 7								
	4.2 算术逻辑单元控制器模块 ALUCtr	. 8								
	4.3 ALU 模块	9								
5	。 实验心得	10								

1 实验目的 2

## 1 实验目的

- 1. 理解 CPU 控制器, ALU 的原理
- 2. 主控制器 Ctr 的实现
- 3. 运算单元控制器 ALUCtr 的实现
- 4. ALU 的实现
- 5. 使用功能仿真

## 2 原理分析

#### 2.1 主控制器单元模块 Ctr




图 1: 主控制器单元模块

主控制器单元对输入指令 Instruction [31:26] (即 opCode 部分)译码。指令与对应的 opCode 对应列表于表 1。

表 1: 指令操作码表

指令	opCode
R: add,sub,and	d,or,slt 000000
I: lw	100011
I: sw	101011
I: beq	000100
J: j	000010

2 原理分析 3

信号名	R	lw	sw	beq	j
RegDst	1	0	Х	Х	Х
ALUSrc	0	1	1	0	X
${\sf MemToReg}$	0	1	Х	X	X
RegWrite	1	1	0	0	0
${\sf MemRead}$	0	1	0	0	0
${\sf MemWrite}$	0	0	1	0	0
Branch	0	0	0	1	0
ALUOp	10	00	00	01	XX
Jump	0	0	0	0	1

表 2: 主控制模块真值表

译码完成后,需要针对对应的针脚输出对应的值,输出参数表如表2所示。

## 2.2 算术逻辑单元控制器模块 ALUCtr




图 2: ALUCtr 模块

算术逻辑单元控制器模块(ALUCtr)根据主控制器(Ctr)传来的 ALUOp 来判断指令类型,并根据 Instruction[5:0](即 funct)来判断指令类型。并通过 altCtrOut[3:0]输出对应信号。对应列表列于表 3。

2 原理分析 4

指令	详细指令	ALUOp	funct	ALU 操作	altCtrOut
lw	load word	00	XXXXXX	add	0010
sw	store word	00	XXXXXX	add	0010
beq	branch equal	01	XXXXXX	subtract	0110
R	add	10	100000	add	0010
R	sub	10	100010	subtract	0110
R	and	10	100100	and	0000

100101

101010

or

set less than

0001

0111

10

10

表 3: ALUCtr 输入输出关系

### 2.3 ALU 模块

R

R

or

 $\operatorname{slt}$ 




图 3: ALU 模块

ALU 模块对输入 Input1 和 Input2 进行数值运算。ALUOp[3:0] 将会指定操作模式,并输出为 ALURes,Zero 将指示结果是否为 0。操作模式与对应功能列于表 4。

3 代码实现 5

表 4: ALU 操作

ALUOp	功能
0000	按位和
0001	按位或
0010	和
0110	减
0111	小于则设定
1100	按位或非

## 3 代码实现

## 3.1 主控制模块 Ctr

使用了 case 语句判断对应的 opCode 以输出。例如对于 R 型语句:

Listing 1: Ctr.v

```
always @(opCode) begin
   case (opCode)
       6'b000000:
                       // R type
       begin
           {\tt RegDst}
                       = 1;
           ALUSrc
                       = 0;
           MemToReg
                       = 0;
           RegWrite
                       = 1;
           MemRead
                       = 0;
           MemWrite
                       = 0;
           Branch
                       = 0;
           ALUOp
                       = 2'b10;
                       = 0;
           Jump
       end
       //...
   endcase
end
```

其余的部分对照表 2 编写。

3 代码实现 6

#### 3.2 算术逻辑单元控制器模块 ALUCtr

结合 aluOp 和 funct 编码,使用 case 语句判断,并根据表 3 输出。

Listing 2: ALUCtr.v

```
module ALUCtr(
   input [5:0] funct,
   input [1:0] aluOp,
   output [3:0] aluCtrOut
   );
   reg [3:0] ALUCtrOut;
   always @(aluOp or funct) begin
       casex ({aluOp, funct})
          8'b00xxxxxx:
                         ALUCtrOut = 4'b0010;
          8'bx1xxxxxx: ALUCtrOut = 4'b0110;
          8'b1xxx0000: ALUCtrOut = 4'b0010;
          8'b1xxx0010: ALUCtrOut = 4'b0110;
           8'b1xxx0100: ALUCtrOut = 4'b0000;
          8'b1xxx0101: ALUCtrOut = 4'b0001;
           8'b1xxx1010:
                         ALUCtrOut = 4'b0111;
           default:
                         ALUCtrOut = 4'b1111;
       endcase
   end
   assign aluCtrOut = ALUCtrOut;
endmodule
```

### 3.3 ALU 模块

按照表 4 构建 case 语句。注意 slt 采用符号数比较(事实上 sltu 是无符号数比较)。

#### **Listing 3:** ALU.v

```
always @(input1 or input2 or aluCtr) begin
case (aluCtr)
4'b0010: ALURes = input1 + input2;
```

4 仿真结果 7

```
4'b0110: ALURes = input1 - input2;
       4'b0000: ALURes = input1 & input2;
       4'b0001: ALURes = input1 | input2;
       4'b0111: begin
                              // slt
           if($signed(input1) < $signed(input2))</pre>
               ALURes = 1;
           else ALURes = 0;
       end
       4'b1100: ALURes = ~(input1 | input2);
       default: ALURes = 0;
   endcase
   if(ALURes == 0)
       Zero = 1;
   else
       Zero = 0;
end
```

## 4 仿真结果

#### 4.1 主控制模块 Ctr

主控制模块的激励信号如下所示。

Listing 4: Ctr\_tb.v

```
initial begin
    OpCode = 0;
    #100;

# #100 OpCode = 6'b000000;

# #100 OpCode = 6'b100011;

# #100 OpCode = 6'b101011;

# #100 OpCode = 6'b000100;

# #100 OpCode = 6'b000010;

# #100 OpCode = 6'b000010;

# #100 OpCode = 6'b010101;

end
```

仿真结果如图 4 所示。对照表 2 可得信号一致。

4 仿真结果 8




图 4: Ctr 仿真波形

#### 4.2 算术逻辑单元控制器模块 ALUCtr

算术逻辑单元控制器模块的激励信号如下所示。

```
Listing 5: ALUCtr_tb.v
                                              #100;
                                              Funct = 6'b000010;
initial begin
                                              ALUOp = 2'b10;
   Funct = 0;
   ALUOp = 0;
                                              #100;
   #100;
                                              Funct = 6'b000100;
                                              ALUOp = 2'b10;
   #100;
   Funct = 6'b000000;
                                              #100;
   ALUOp = 2'b00;
                                              Funct = 6'b000101;
                                              ALUOp = 2'b10;
   #100;
   Funct = 6'b000000;
                                              #100;
   ALUOp = 2'b01;
                                              Funct = 6'b001010;
                                              ALUOp = 2'b10;
   #100;
   Funct = 6'b000000;
                                          end
   ALUOp = 2'b10;
```

4 仿真结果 9




图 5: ALUCtr 仿真结果

激励结果如图 5 所示。结果与表 3 一致。

#### 4.3 ALU 模块

ALU 模块的激励信号如下所示。

```
ALUCtr = 4'b0110;
     Listing 6: ALU_tb.v
initial begin
                                          #100;
Input1 = 0;
                                          Input1 = 10;
Input2 = 0;
                                          Input2 = 15;
ALUCtr = 0;
                                          #100;
#100;
                                           Input1 = 15;
Input1 = 15;
                                          Input2 = 10;
Input2 = 10;
                                          ALUCtr = 4'b0111;
#100;
                                          #100;
ALUCtr = 4'b0001;
                                           Input1 = 10;
                                           Input2 = 15;
#100;
ALUCtr = 4'b0010;
                                          #100;
                                          Input1 = 1;
#100;
```

5 实验心得 10

```
Input2 = 1;
ALUCtr = 4'b1100;
ALUCtr = 4'b1100;

#100;

Input1 = 16;
end
```

仿真结果如图 6 所示。完成了对应的功能。

											995, 370 n	
Name	Value	0 ps	100,000 ps	200, 000 ps	300,000 ps	400,000 ps	500,000 ps	600,000 ps	700,000 ps	800,000 ps	900,000 ps	
¹₀ Zero	0				1		T			T		
₩ ALURes[31:0]	-18	0	10	15	25	5	-5	•	1	-2	-18	
Input1[31:0]	16	0			15		10	15	10	1	16	
₩ Input2[31:0]	1	0			10		15	10	15	X	1	
W ALUCtr[3:0]	1100		0000	0001	0010	0	0110		0111		1100	

图 6: ALU 仿真波形

## 5 实验心得

本实验实现了 Ctr, ALUCtr, ALU 等模块,为之后的完整实现奠定了基础。通过本次实验,我熟悉了 Verilog 的相关语法(特别是 case 和连接 {0p1,0p2}),意识到在某些方面其与 C 语言的相似性(比如按位运算符)以及其 Visual Basic 类似的环境语法(begin,…,end),熟悉了模块编写 – 激励编写 – 仿真波形 – 调试流程。熟悉了 MIPS 的译码和运算流程,对理解处理器结构很有帮助。