

Fakultät Ingenieurwissenschaften und Informatik

Informatik - Verteilte und Mobile Anwendungen

Masterarbeit

über das Thema

Das ist ein langer Titel für eine Masterarbeit

Bearbeiter: Max Mustermann

Matrikelnummer: 000000

Erstprüfer: Herr Prof. Dr.-Ing. Erich Mayer **Zweitprüfer:** Herr Prof. Dr.-Ing. Peter Müller

Ausgabedatum: 26.06.2019 **Abgabedatum:** 26.11.2019



Zusammenfassung

Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet.

Abstract

Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet.



Akronyme

DMA <u>Direct Memory Access.</u> 3

DMAC Direct Memory Access Controller. 2

FPGA Field Programmable Gate Array. 2

SOC System On Chip. 3



Inhaltsverzeichnis

Ak	Akronyme													
1	Einleitung	1												
2	Analyse	2												
	2.1 Teil 1	2												
	2.2 Teil 2	2												
	2.3 Teil 3	3												
3	Konzept	4												
4	Implementation	5												
5	Verification	6												
6	Zusammenfassung	7												
Al	obildungsverzeichnis	8												
Ta	bellenverzeichnis	9												
Li	stings	10												
Li	teratur	11												
Gl	lossar	12												
A	Exmaple Anhang	13												



1 Einleitung

Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet.

Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet.

Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet.



2 Analyse

2.1 Teil 1

Lorem ipsum dolor sit amet, Direct Memory Access Controller (DMAC) consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur Field Programmable Gate Array (FPGA) sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. [1]

2.2 Teil 2

Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores Abbildung 2.1 et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. [2]





Abbildung 2.1: Beispiel Abbildung

2.3 Teil 3

Lorem ipsum dolor sit amet, consetetur System on Chip (SoC) sadipscing elitr, sed diam Tabelle 2.1 nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam erat, sed diam voluptua. At vero eos et accusam et justo SoC duo dolores et ea rebum. Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet. Lorem ipsum dolor sit amet, consetetur sadipscing elitr, sed diam nonumy eirmod tempor invidunt ut labore et dolore magna aliquyam Descriptor erat, sed diam voluptua. At vero eos et accusam et justo duo dolores et ea rebum. Direct Memory Access (DMA) Stet clita kasd gubergren, no sea takimata sanctus est Lorem ipsum dolor sit amet.

Tabelle 2.1: Beispieltabelle

cell1 cell2 cell3

cell4 cell5 cell6

cell7 cell8 cell9



3 Konzept



4 Implementation

Listing 4.1: Example

```
1
     #include <stdio.h>
2
     #define N 10
     /* Block
3
4
     * comment */
5
6
     int main()
7
     {
8
        int i;
9
10
        // Line comment.
        puts("Hello_world!");
11
12
        for (i = 0; i < N; i++)
13
14
          puts("LaTeX_is_also_great_for_programmers!");
15
16
17
18
        return 0;
19
```



5 Verification



6 Zusammenfassung



Abbildungsverzeichnis

つ 1	Beispiel Abbildung										
Z. I	Deisbiel Abbildung	 	 			 	 	 			



Tabellenverzeichnis

2 1	Beispieltabelle											
Z. I	Deisbienabene	 										-



Listings

11	Example.																		4
7.1	L'Adilipic.			•							 					 			_



Literatur

- [1] Xilinx und Inc, "Zynq UltraScale+ Device: Technical Reference Manual", Jg. 1085, S. 1165, 2017. Adresse: www.xilinx.com (siehe S. 2).
- [2] Xilinx, "Zynq-7000 SoC TRM", *xilinx.com*, Jg. 585, 2018. Adresse: https://www.xilinx.com/support/documentation/user%7B%5C_%7Dguides/ug585-Zynq-7000-TRM.pdf (siehe S. 2).



Glossar

Descriptor

Ist ein Datensatz in dem Metainformationen für die Übertragung bereitgestellt werden.. 3



A Exmaple Anhang



Eidesstattliche und Urheberrechts-Erklärung

Eidesstattliche Erklärung

zung anderer als der angegeben oder indirekt übernommenen G	et, dass ich die vorliegende Arbeit selbständig und en Hilfsmittel angefertigt habe; die aus fremden redanken sind als solche kenntlich gemacht. Die er Form keiner anderen Prüfungsbehörde vorge	Quellen direkt Arbeit wurde
Ort, Datum	Unterschrift	
Urheberrechtliche E	inwilligungserklärung	
giatsschutzes bei der Fa. Ephor	mit einverstanden bin, dass meine Arbeit zum Zu us BV bis zu 5 Jahren in einer Datenbank für d nn. Diese Einwilligung kann jederzeit widerrufe	lie Hochschule
Ort, Datum	 Unterschrift	