

5 FLIP-FLOP

5.1 Θεωρητικό μέρος

5.1.1 Ακολουθιακά κυκλώματα:

Τα ακολουθιακά κυκλώματα αποτελούνται από συνδυαστικό κύκλωμα και στοιχεία μνήμης, όπως στο σχήμα 1.



Σχ. 1 Block διάγραμμα ακολουθιακού κυκλώματος

Τα στοιχεία μνήμης αποθηκεύουν δυαδικές πληροφορίες που αποτελούν την παρούσα κατάσταση (state) του ακολουθιακού κυκλώματος κάθε χρονική στιγμή. Η επόμενη κατάσταση των εξόδων ενός ακολουθιακού κυκλώματος είναι επομένως συνάρτηση των εισόδων του και της παρούσας κατάστασης των εξόδων του.

Υπάρχουν δύο κατηγορίες ακολουθιακών κυκλωμάτων :

1. σύγχρονα ακολουθιακά κυκλώματα (synchronous sequential circuits)
2. ασύγχρονα ακολουθιακά κυκλώματα (asynchronous sequential circuits)

Σε ένα ασύγχρονο ακολουθιακό κύκλωμα τα στοιχεία μνήμης αποτελούνται από λογικές πύλες (που προκαλούν καθυστέρηση διάδοσης στα σήματα που διαδίδονται μέσα σε αυτές) και ονομάζονται μανταλωτές (latches). Κάποιες από τις εξόδους του συνδυαστικού κυκλώματος που περιέχονται σε ένα ακολουθιακό κύκλωμα συνδέονται με τα στοιχεία μνήμης, οι εξόδοι των οποίων τροφοδοτούν κάποιες εισόδους του συνδυαστικού κυκλώματος (βρόγχος ανάδρασης - feedback).

Σε ένα σύγχρονο ακολουθιακό κύκλωμα τα στοιχεία μνήμης είναι flip-flop. Το flip-flop χρησιμοποιείται ως κύτταρο μνήμης γιατί είναι ένα κύκλωμα που μπορεί να διατηρηθεί σε μία κατάσταση (αποθηκεύοντας 1 bit) έως ότου κάποιο κατάλληλο σήμα εισόδου το κάνει να αλλάξει κατάσταση. Σε ένα σύγχρονο ακολουθιακό κύκλωμα μία γεννήτρια κύριου ρολογιού (master clock

generator) τροφοδοτεί το κύκλωμα με παλμούς ρολογιού που διανέμονται παντού στο κύκλωμα ώστε να επιτευχθεί ο συγχρονισμός (synchronization). Τα σύγχρονα ακολουθιακά κυκλώματα όπου οι παλμοί ρολογιού εφαρμόζονται στα στοιχεία μνήμης (flip-flop) ονομάζονται σύγχρονα ακολουθιακά κυκλώματα με ρολόι (clocked sequential circuits).

5.1.2 Μανταλωτές

Ο μανταλωτής (latch) έχει δύο εισόδους:

- S (Set - θέση)
- R (Reset - επαναφορά)


και δύο εξόδους:

- Q έξοδος
- $\bar{Q}$ συμπλήρωμα της εξόδου

Το βασικό κύκλωμα ενός μανταλωτή μπορεί να υλοποιηθεί με δύο πύλες NAND ή με δύο πύλες NOR όπου η έξοδος κάθε πύλης συνδέεται χιαστί με την είσοδο της άλλης πύλης δημιουργώντας ένα βρόγχο ανάδρασης (feedback). Αυτός ο τύπος μανταλωτή ονομάζεται και R-S flip-flop άμεσης σύζευξης (direct-coupled R-S flip-flop) ή μανταλωτής SR (SR latch).

5.1.3 Μανταλωτής με πύλες NAND

Το κύκλωμα του μανταλωτή (latch) μπορεί να υλοποιηθεί με δύο πύλες NAND όπως στο σχήμα 2.



Σχ. 2 Μανταλωτής (latch) με πύλες NAND

Ο μανταλωτής με πύλες NAND είναι ένα ασύγχρονο ακολουθιακό κύκλωμα που αποτελείται από :

- δύο πύλες NAND και έχει:
- δύο εισόδους R (Reset) και S (Set)
- δύο εξόδους Q και $\bar{Q}$

Η κατάσταση του μανταλωτή είναι η τιμή της εξόδου Q. Οι (χρήσιμες) καταστάσεις στις οποίες μπορεί να βρεθεί είναι:

- η κατάσταση θέσης (set)
όπου $Q=1$ και $\bar{Q}=0$
- η κατάσταση επαναφοράς (reset) ή μηδενισμού (clear)
όπου $Q=0$ και $\bar{Q}=1$

Η λειτουργία του μανταλωτή με πύλες NAND περιγράφεται παρακάτω:

1. $S=1$ και $R=1$

Κατάσταση ηρεμίας του μανταλωτή. Αυτή είναι η σταθερή κατάσταση του μανταλωτή γιατί η έξοδος παραμένει αμετάβλητη (οι έξοδοι διατηρούν τις τιμές που είχαν πριν τεθεί στις εισόδους $S=1$ και $R=1$).

2. $S=0$ και $R=1$

Ενεργοποίηση του μανταλωτή. Η έξοδος γίνεται $Q=1$ (θέση) και παραμένει $Q=1$.

3. $S=1$ και $R=0$

Μηδενισμός του μανταλωτή. Η έξοδος γίνεται $Q=0$ (μηδενισμός) και παραμένει $Q=0$.

4. $S=0$ και $R=0$

Μη χρησιμοποιούμενη κατάσταση του μανταλωτή. Οι έξοδοι είναι $Q=1$ και $\bar{Q}=1$. Δεν πρέπει να χρησιμοποιείται η κατάσταση αυτή.

Αν ο μανταλωτής είναι σε κατάσταση θέσης ($S=0$ και $R=1$ με $Q=1$) και εφαρμοστεί $S=1$, τότε το flip-flop παραμένει σε κατάσταση θέσης ($Q=1$) ενώ αν το flip-flop είναι σε κατάσταση μηδενισμού ($S=1$ και $R=0$ με $Q=0$) και εφαρμοστεί $R=1$, τότε το flip-flop παραμένει σε κατάσταση μηδενισμού ($Q=0$). Στις δύο παραπάνω περιπτώσεις οι έξοδοι παραμένουν αμετάβλητες (ο μανταλωτής έχει μνήμη).

Όταν πρόκειται να αλλάξει η κατάσταση του μανταλωτή, τότε:

Αν ο μανταλωτής είναι σε κατάσταση θέσης ($S=0$ και $R=1$ με $Q=1$), τότε κάνουμε πρώτα το $S=1$, οπότε ο μανταλωτής πάει σε κατάσταση ηρεμίας, και μετά $R=0$, οπότε ο μανταλωτής πάει σε κατάσταση μηδενισμού ($Q=0$). Αν ο μανταλωτής είναι σε κατάσταση μηδενισμού ($S=1$ και $R=0$ με $Q=0$), τότε κάνουμε πρώτα το $R=1$ οπότε ο μανταλωτής πάει σε κατάσταση ηρεμίας και μετά $S=0$, οπότε ο μανταλωτής πάει σε κατάσταση θέσης ($Q=1$).

Ο μανταλωτής μπορεί να βρεθεί σε μη χρησιμοποιούμενη κατάσταση (όπου $Q=1$ και $\bar{Q}=1$) αν $S=0$ και $R=0$ ταυτόχρονα (από $S=1$ και $R=1$). Θα πρέπει να αποφεύγεται να βρεθεί ο μανταλωτής σε αυτή τη κατάσταση.

Στον πίνακα 1 παρουσιάζεται ο πίνακας αλήθειας του μανταλωτή με πύλες NAND, όπου συνοψίζεται η λειτουργία του.


S	R	Q	$\bar{Q}$	Παρατηρήσεις
0	0	1	1	Μη χρησιμοποιούμενη
0	1	1	0	Θέση
1	0	0	1	Μηδενισμός
1	1	Q	$\bar{Q}$	Αμετάβλητη

Η έξοδος Q ακολουθεί την είσοδο R όταν $S \neq R$

Πίν. 1 Πίνακας αλήθειας μανταλωτή με πύλες NAND

5.1.4 Μανταλωτής με πύλες NOR

Το κύκλωμα του μανταλωτή (latch) μπορεί να υλοποιηθεί με δύο πύλες NOR όπως φαίνεται στο σχήμα 3.



Σχ. 3 Μανταλωτής (latch) με πύλες NOR

Ο μανταλωτής με πύλες NOR είναι ένα ασύγχρονο ακολουθιακό κύκλωμα που αποτελείται από :

- δύο (2) πύλες NOR και έχει:
- δύο (2) εισόδους R (Reset) και S (Set) και
- δύο (2) εξόδους Q και $\bar{Q}$

Η κατάσταση του μανταλωτή είναι η τιμή της εξόδου Q. Οι χρήσιμες καταστάσεις, στις οποίες μπορεί να βρεθεί είναι οι εξής:

κατάσταση θέσης (set)

όπου $Q=1$ και $\bar{Q}=0$

κατάσταση επαναφοράς (reset) ή μηδενισμού (clear)

όπου $Q=0$ και $\bar{Q}=1$

Περιγράψτε τη λειτουργία του μανταλωτή με πύλες NOR με ανάλογο τρόπο με αυτόν της λειτουργίας του μανταλωτή με πύλες NAND, που αναφέρθηκε προηγουμένως. Σημειώνεται ότι η κατάσταση ηρεμίας του μανταλωτή με πύλες NOR είναι για $R=0$ και $S=0$.

Στον πίνακα 2 παρουσιάζεται ο ο πίνακας αλήθειας του μανταλωτή με πύλες NOR, όπου συνοψίζεται η λειτουργία του.

S	R	Q	$\bar{Q}$	Παρατηρήσεις
0	0	Q	$\bar{Q}$	Αμετάβλητη
0	1	0	1	Μηδενισμός
1	0	1	0	Θέση
1	1	0	0	Μη χρησιμοποιούμενη

Η έξοδος Q ακολουθεί την είσοδο S όταν $S \neq R$

Πίν. 2 Πίνακας αλήθειας μανταλωτή με πύλες NOR

5.1.5 Flip-Flop

Το flip-flop είναι ένα σύγχρονο ακολουθιακό κύκλωμα, οι έξοδοι του οποίου ανταποκρίνονται στις εισόδους όταν εφαρμόζονται παλμοί ρολογιού

(clock pulses) σε μία είσοδό του που ονομάζεται είσοδος ρολογιού (CP). Οι πιο συχνά χρησιμοποιούμενοι τύποι flip-flop είναι οι ακόλουθοι:


R-S flip-flop	J-K flip-flop
D flip-flop	T flip-flop

Στην εξήγηση της λειτουργίας των flip-flop θεωρούμε την παρούσα κατάσταση της εξόδου Q ως $Q(n)$ και την επόμενη ως $Q(n+1)$. Η επόμενη κατάσταση προκύπτει πάντα μετά την εφαρμογή παλμού ρολογιού.

5.1.6 R-S Flip-Flop

Το R-S flip-flop μπορεί να υλοποιηθεί με τέσσερις πύλες NAND, όπως φαίνεται στο σχήμα 4. Η λειτουργία του R-S flip-flop περιγράφεται παρακάτω:

1. Όταν $S=0$ και $R=0$, τότε η επόμενη κατάσταση (έξοδος Q) είναι ίδια με την προηγούμενη κατάσταση.
2. Όταν $S=0$ και $R=1$, τότε η επόμενη κατάσταση είναι $Q=0$ (Reset)
3. Όταν $S=1$ και $R=0$, τότε η επόμενη κατάσταση είναι $Q=1$ (Set)
4. Όταν $S=1$ και $R=1$, τότε η επόμενη κατάσταση είναι απροσδιόριστη. Αυτή είναι μη χρησιμοποιούμενη κατάσταση.



Ο χαρακτηριστικός πίνακας ενός flip-flop μας δίνει την επόμενη (μετά από παλμό ρολογιού) κατάσταση της εξόδου του $Q(n+1)$ σε σχέση με τις τιμές των εισόδων του και της παρούσας κατάστασης $Q(n)$. Ο χαρακτηριστικός πίνακας του R-S flip-flop φαίνεται παρακάτω (πίνακας 3).

S	R	Q(n)	Q(n+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	Απροσδιόριστη *
1	1	1	Απροσδιόριστη *

και συνοπτικά:

S	R	Q(n+1)
0	0	Q(n)
0	1	0
1	0	1
1	1	Απροσδιόριστη *

*μη χρησιμοποιούμενη κατάσταση

Πίν. 3 Χαρακτηριστικός πίνακας R-S flip-flop

Ο πίνακας διέγερσης των flip-flop δείχνει τον τρόπο μετάβασης από την παρούσα κατάσταση στην επόμενη κατάσταση και προκύπτει από το χαρακτηριστικό πίνακα του κάθε flip-flop. Ο πίνακας διέγερσης του R-S flip-flop παρουσιάζεται στον πίνακα 4.

S	R	Q(n)	Q(n+1)
0	X	0	0
1	0	0	1
0	1	1	0
X	0	1	1


Πίν. 4 Πίνακας διέγερσης R-S flip-flop

Η χαρακτηριστική εξίσωση ενός flip-flop δίνει την επόμενη κατάσταση της εξόδου Q(n+1) σε σχέση με τις εισόδους του και τη παρούσα κατάσταση Q(n) αλγεβρικά. Η χαρακτηριστική εξίσωση προκύπτει από το χαρακτηριστικό πίνακα μετά από απλοποίηση με πίνακα Karnaugh.

Για το R-S flip-flop (με τον όρο $S \neq R$ που ισοδυναμεί με $SR=0$) έχουμε:

$$Q_{(n+1)} = S + \bar{R}Q_{(n)}$$


Το σύμβολο του R-S flip-flop φαίνεται στο σχήμα 5



Σχ. 5 Σύμβολο του R-S flip-flop

5.1.7 D Flip-Flop

Η εξάλειψη της ανεπιθύμητης συμπεριφοράς και απροσδιοριστίας στην μη χρησιμοποιούμενη κατάσταση του R-S flip-flop επιτυγχάνεται με το D flip-flop. Το D flip-flop μπορεί να υλοποιηθεί χρησιμοποιώντας ένα R-S flip-flop και μία πύλη NOT, όπως φαίνεται στο σχήμα 6.



Σχ. 6 D flip-flop

Η λειτουργία του D flip-flop περιγράφεται παρακάτω:

Όταν η είσοδος παλμού ρολογιού CP είναι 0, τότε το flip-flop δεν μπορεί να αλλάξει κατάσταση, ανεξάρτητα από την τιμή της εισόδου D διότι δεν αλλάζει κατάσταση το R-S flip-flop. Όταν η είσοδος παλμού ρολογιού CP είναι 1, τότε αν D=0 έχουμε Q=0 διότι S=0 και R=1 ενώ αν D=1, τότε έχουμε Q=1 διότι S=1 και R=0.

Το όνομα του D flip-flop προέρχεται από την δυνατότητά του να αποθηκεύει δεδομένα (Data flip-flop) και να καθυστερεί τη διάδοσή τους (Delay flip-flop). Οι πληροφορίες στην είσοδο δεδομένων D του D flip-flop μεταφέρονται στην έξοδο Q του flip-flop, όταν το CP γίνει 1. Ο χαρακτηριστικός πίνακας του D flip-flop παρουσιάζεται στο πίνακα 5.

D	Q(n)	Q(n+1)
0	0	0
0	1	0
1	0	1
1	1	1

και συνοπτικά:


D	Q(n+1)
0	0
1	1

Πίν. 5 Χαρακτηριστικός Πίνακας D flip-flop

Η χαρακτηριστική εξίσωση του D flip-flop μας δίνει:

$$Q_{(n+1)} = D$$

Το σύμβολο του D flip-flop φαίνεται στο σχήμα 7.




Σχ. 7 Σύμβολο του D flip-flop

5.1.8 J-K Flip-Flop

Η μη χρησιμοποιούμενη κατάσταση του R-S flip-flop ($S=1$ και $R=1$) αποφεύγεται επίσης χρησιμοποιώντας το J-K flip-flop. Στο J-K flip-flop όταν οι είσοδοι J (set) και K (reset) τεθούν $J=1$ και $K=1$, τότε το flip-flop αλλάζει κατάσταση (δηλαδή αν η έξοδος ήταν $Q=0$ τότε θα γίνει $Q=1$ και αντίστροφα).

Το J-K flip-flop μπορεί να υλοποιηθεί με τέσσερις πύλες NAND όπως στο σχήμα 8



Σχ. 8 J-K flip-flop

Η λειτουργία του J-K flip-flop έχει ως εξής:

1. Όταν $J=0$ και $K=0$, τότε η επόμενη κατάσταση είναι ίδια με την προηγούμενη κατάσταση.
2. Όταν $J=0$ και $K=1$, τότε η επόμενη κατάσταση είναι $Q=0$.
3. Όταν $J=1$ και $K=0$, τότε η επόμενη κατάσταση είναι $Q=1$.
4. Όταν $J=1$ και $K=1$, τότε η κατάσταση του flip-flop αντιστρέφεται, δηλαδή η επόμενη κατάσταση είναι η συμπληρωματική της προηγούμενης κατάστασης.

Ο χαρακτηριστικός πίνακας του J-K flip-flop παρουσιάζεται στον πίνακα 6.

J	K	Q(n)	Q(n+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

και συνοπτικά:

J	K	Q _(n+1)
0	0	Q _(n)
0	1	0
1	0	1
1	1	$\overline{Q}_{(n)}$

Πίν. 6 Χαρακτηριστικός πίνακας J-K flip-flop

Ο πίνακας διέγερσης του J-K flip-flop παρουσιάζεται στον πίνακα 7


J	K	Q(n)	Q(n+1)
0	X	0	0
1	X	0	1
X	1	1	0
X	0	1	1

Πίν. 7 Πίνακας Διέγερσης J-K flip-flop

Η χαρακτηριστική εξίσωση του J-K flip-flop είναι η ακόλουθη:

$$Q(n+1) = J\overline{Q}_{(n)} + \overline{K}Q_{(n)}$$


Το σύμβολο του J-K flip-flop φαίνεται στο σχήμα 9.



Σχ. 9 Σύμβολο του J-K flip-flop

5.1.9 T Flip-Flop

Αν οι είσοδοι J, K του J-K flip-flop συνδεθούν μεταξύ τους, τότε προκύπτει μία παραλλαγή του J-K flip-flop, το T flip-flop. Το T flip-flop έχει μία είσοδο τη T και μπορεί να υλοποιηθεί όπως στο σχήμα 10.



Σχ. 10 T flip-flop

Η λειτουργία του T flip-flop περιγράφεται παρακάτω:

1. Όταν $T=0$, τότε η επόμενη κατάσταση είναι ίδια με την προηγούμενη. κατάσταση.
2. Όταν $T=1$, τότε η κατάσταση του flip-flop αντιστρέφεται, δηλαδή η επόμενη κατάσταση είναι η συμπληρωματική της προηγούμενης κατάστασης.

Το όνομα του T flip-flop προέρχεται από τη δυνατότητά του να αντιστρέφει (Toggle) την κατάστασή του. Ο χαρακτηριστικός πίνακας του T flip-flop παρουσιάζεται στον πίνακα 8.

T	Q(n)	Q(n+1)
0	0	0
0	1	1
1	0	1
1	1	0

και συνοπτικά:


T	Q _(n+1)
0	Q _(n)
1	$\overline{Q}_{(n)}$

Πίν. 8 Χαρακτηριστικός Πίνακας T flip-flop

Η χαρακτηριστική εξίσωση του T flip-flop είναι η ακόλουθη:

$$Q(n+1) = T \overline{Q}_{(n)} + \overline{T} Q_{(n)}$$

Το σύμβολο του T flip-flop φαίνεται στο σχήμα 11



Σχ. 11 Σύμβολο του T flip-flop

5.1.10 Master-slave Flip-Flop


Σε όλα τα flip-flop που εξετάσαμε ως τώρα θα πρέπει ο χρόνος t_{on} που ο παλμός ρολογιού είναι σε λογικό 1, να είναι μικρότερος από το συνολικό χρόνο καθυστέρησης διάδοσης του σήματος από την είσοδο ως την έξοδο του κυκλώματος t_{pd} ώστε οι νέες καταστάσεις των εξόδων όταν εμφανισθούν να μην επανατροφοδοτούνται στις πύλες εισόδου όσο διαρκεί ο παλμός ρολογιού. Σε αντίθετη περίπτωση το flip-flop θα περιπέσει σε αστάθεια αλλάζοντας διαρκώς τις καταστάσεις των εξόδων του έως ότου η είσοδος ρολογιού γίνει 0. Επίσης θα πρέπει η περίοδος του παλμού ρολογιού T , να είναι τέτοια ώστε ο επόμενος παλμός ρολογιού να εμφανισθεί αφού σταθεροποιηθεί η νέα κατάσταση των εξόδων.

Έτσι για σωστή λειτουργία πρέπει να ισχύει :

$$t_{on} < t_{pd} < T$$

Αν δεν ισχύει η ανωτέρω σχέση τότε για παράδειγμα στο J-K flip-flop όταν $J=1$ και $K=1$ και οι παλμοί του ρολογιού ($CP=1$) έχουν μεγάλη χρονική διάρκεια, τότε η κατάσταση του flip-flop αφού αντιστραφεί μία φορά, αντιστρέφεται συνεχώς σε όλη τη διάρκεια του παλμού του ρολογιού (δηλαδή μέχρι να γίνει $CP=0$). Γενικά σε μια τέτοια περίπτωση δεν ακολουθείται ο πίνακας αλήθειας και η έξοδος του flip-flop είναι απροσδιόριστη.

Η συνθήκη $t_{on} < t_{pd}$ δεν είναι πάντα εύκολο να ικανοποιηθεί και αυτό διότι ο χρόνος t_{pd} είναι πολύ μικρός όπως ήδη έχουμε δει. Για να αντιμετωπισθεί το πρόβλημα επινοήθηκαν τα Master-Slave flip-flop. Κατωτέρω στο σχήμα 12 φαίνεται το κύκλωμα ενός Master-Slave J-K flip-flop.



Σχ. 12 Master-Slave J-K flip-flop

Όπως φαίνεται στο σχήμα 12 το πρώτο flip-flop που ονομάζεται master ενεργοποιείται με το παλμό ρολογιού σε λογικό 1 ενώ το δεύτερο flip-flop που ονομάζεται slave ενεργοποιείται με το παλμό ρολογιού σε λογικό 0. Έτσι η αλλαγή κατάστασης εμφανίζεται στις εξόδους του slave αφού ο παλμός ρολογιού γίνει λογικό 0, και οι νέες καταστάσεις επανατροφοδοτούνται στο master flip-flop όταν σε αυτό ο παλμός ρολογιού είναι ήδη σε λογικό 0 με αποτέλεσμα να μην έχουμε νέες μεταβολές στις εξόδους του master και επομένως και του slave που είναι και οι έξοδοι όλου του Master-Slave flip-flop.

5.1.11 Διέγερση των Flip-Flop

Η κατάσταση ενός μανταλωτή ή ενός flip-flop μεταβάλλεται με την αλλαγή ενός σήματος εισόδου που ονομάζεται διέγερση ή πυροδότηση (trigerring). Οι μανταλωτές διεγείρονται με την αλλαγή τιμής (λογικού επιπέδου) των σημάτων στις εισόδους τους ενώ τα flip-flop διεγείρονται με τους παλμούς του ρολογιού (clock) τους, οι οποίοι μπορεί να είναι θετικοί ή αρνητικοί. Μία πηγή θετικών παλμών ρολογιού παραμένει στο “0” κατά το διάστημα μεταξύ παλμών και πάει στο “1” κατά τη διάρκεια του παλμού. Επομένως υπάρχουν δύο μεταβάσεις του σήματος για κάθε παλμό:

- η μετάβαση από το “0” στο “1” που ονομάζεται θετική μετάβαση (Positive Going Transition - PGT) ή μετάβαση ανόδου ή θετική ακμή (positive edge) ή και θετικό μέτωπο.

- η μετάβαση από το “1” στο “0” που ονομάζεται αρνητική μετάβαση (Negative Going Transition - NGT) ή μετάβαση καθόδου ή αρνητική ακμή (negative edge) ή και αρνητικό μέτωπο.


Οι δύο μεταβάσεις των παλμών του ρολογιού φαίνονται στο σχήμα 13.



Σχ. 13 Μεταβάσεις των παλμών του ρολογιού

Οι αλλαγές κατάστασης των flip-flop πραγματοποιούνται είτε κατά τη διάρκεια που ο παλμός ρολογιού είναι 1 ή 0 (level triggering) είτε με την θετική ή αρνητική ακμή του παλμού του ρολογιού (edge triggering).

Στο σχήμα 14 παρουσιάζονται σύμβολα των ακμοπυροδοτούμενων flip-flop. Το τριγωνάκι στην είσοδο ρολογιού δείχνει ότι το flip-flop διεγείρεται με την θετική ακμή του ρολογιού ενώ ο κύκλος με το τριγωνάκι δείχνει ότι το flip-flop διεγείρεται με την αρνητική ακμή του ρολογιού.



Σχ. 14 Σύμβολα των ακμοπυροδοτούμενων flip-flop

5.1.12 Ασύγχρονες είσοδοι


Οι είσοδοι S, R, J, K, D και T των flip-flop που εξετάστηκαν προηγουμένως ονομάζονται σύγχρονες είσοδοι, γιατί η επίδρασή τους στις εξόδους των flip-flop συγχρονίζεται με την είσοδο CP του παλμού του ρολογιού.

Πολλά όμως ολοκληρωμένα κυκλώματα flip-flop διαθέτουν δύο επιπλέον εισόδους που ονομάζονται ασύγχρονες είσοδοι, γιατί η επίδρασή τους στις εξόδους των flip-flop δεν εξαρτάται από τους παλμούς του ρολογιού.

Οι ασύγχρονες είσοδοι καθορίζουν την κατάσταση του flip-flop ανεξάρτητα από τις τιμές των σύγχρονων εισόδων του και του ρολογιού και χρησιμοποιούνται συνήθως για να τεθούν τα flip-flop σε μία ορισμένη αρχική κατάσταση (θέση ή μηδενισμός) πριν αρχίσει η λειτουργία τους με το ρολόι. Οι ασύγχρονες είσοδοι είναι:

Η προτοποθέτηση (PRESET) που χρησιμοποιείται για να τίθεται το flip-flop σε κατάσταση θέσης $Q=1$ και ο μηδενισμός (CLEAR) που αντίστοιχα χρησιμοποιείται για να τίθεται το flip-flop σε κατάσταση μηδενισμού $Q=0$.

Για παράδειγμα, στο σχήμα 15 φαίνεται το σύμβολο ενός J-K flip-flop με ασύγχρονες εισόδους.



Σχ. 15 Σύμβολο J-K flip-flop με ασύγχρονες εισόδους

Η λειτουργία του ανωτέρω J-K flip-flop με ασύγχρονες εισόδους περιγράφεται παρακάτω:

Όταν $\text{PRESET}=1$ και $\text{CLEAR}=1$ τότε οι ασύγχρονες εισόδους είναι απενεργοποιημένες (τα κυκλάκια στις ασύγχρονες εισόδους σημαίνουν ότι αυτές ενεργοποιούνται με λογική κατάσταση 0 – active low) και οι έξοδοι του flip-flop ανταποκρίνονται στις σύγχρονες εισόδους J και K καθώς και στους παλμούς του ρολογιού CP, δηλαδή πραγματοποιείται η λειτουργία χρονισμού.

Όταν $\text{PRESET}=0$ και $\text{CLEAR}=1$ τότε το flip-flop τίθεται σε κατάσταση θέσης $Q=1$

Όταν $\text{PRESET}=1$ και $\text{CLEAR}=0$, τότε το flip-flop τίθεται σε κατάσταση μηδενισμού $Q=0$

Δεν πρέπει να είναι ταυτόχρονα $\text{PRESET}=0$ και $\text{CLEAR}=0$

Στη συνέχεια δίνεται στο πίνακα 9 ο πλήρης πίνακας λειτουργίας ενός τέτοιου J-K flip-flop και συγκεκριμένα του 74LS76 όπως παρουσιάζεται στα data sheets των κατασκευαστών των ολοκληρωμένων κυκλωμάτων.

PR	CLR	CLK	J	K	Q	$\bar{Q}$
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
H	H	↓	0	0	Q ₀	$\bar{Q}_0$
H	H	↓	1	0	1	0
H	H	↓	0	1	0	1
H	H	↓	1	1	TOGGLE	

Σημειώσεις :

Το σύμβολο ↓ δείχνει ότι το flip-flop διεγείρεται με την αρνητική ακμή του παλμού ρολογιού

* Οι έξοδοι δεν παραμένουν σταθερές όταν οι ασύγχρονες είσοδοι PRESET και CLEAR απενεργοποιηθούν και γίνουν λογικό 1.


Q₀ είναι η προηγούμενη κατάσταση του flip-flop (πριν την εφαρμογή των νέων εισόδων J και K και βέβαια του παλμού ρολογιού).

TOGGLE: η κατάσταση του flip-flop αναστρέφεται, δηλαδή η επόμενη κατάσταση είναι η συμπληρωματική της προηγούμενης

Πίν. 9 Πλήρης περιγραφή λειτουργίας του 74LS76 J-K flip-flop


5.2 Εκτέλεση Εργασίας

1) Συνδεσμολογίστε το κύκλωμα του μανταλωτή με πύλες NAND (σχήμα 16) και αποδείξτε το πίνακα αλήθειας του (πίνακας 1).



Σχ. 16 Μανταλωτής με πύλες NAND.


2) Συνδεσμολογίστε το κύκλωμα του R-S Flip-Flop (σχήμα 17) και επαληθεύστε το χαρακτηριστικό του πίνακα (πίνακας 3).



Σχ. 17 R-S Flip-Flop


Το CP θα συνδεθεί σε button active low του δοκιμαστηρίου όπου πιέζοντας το στιγμιαία θα δίνουμε ένα παλμό ρολογιού αφού έχουμε δώσει τις τιμές που θέλουμε στις R, S εισόδους. Μην αποσυνδέσετε το κύκλωμα.

3) Προσθέτοντας ένα αναστροφέα μεταξύ των εισόδων S και R του προηγούμενου κυκλώματος του σχήματος 17 δημιουργήστε ένα D Flip-Flop (σχήμα 18) και επαληθεύστε το χαρακτηριστικό πίνακά του (πίνακας 5).



Σχ. 18 Μετατροπή του R-S Flip-Flop σε D Flip-Flop.


4) Χρησιμοποιώντας το ολοκληρωμένο 74LS76 που είναι ένα διπλό J-K Flip-Flop του οποίου το διάγραμμα ακροδεκτών δίνεται στο σχήμα 19 συνδέστε σε διακόπτες τις ασύγχρονες και σύγχρονες εισόδους PR_1 , CLR_1 , J_1 , K_1 ενώ την είσοδο ρολογιού CLK_1 σε button active low και τις εξόδους Q_1 και $\bar{Q}_1$ σε LED. Επαληθεύστε το πίνακα 9 που δίνει τη πλήρη περιγραφή του 74LS76 J-K Flip-Flop.



Σχ. 19 Πίνακες λειτουργίας και διάγραμμα ακροδεκτών των ολοκληρωμένων 7476 και 74LS76

5.3 Ερωτήσεις

1. Γιατί πιστεύετε ότι χρειάζονται τα σύγχρονα ακολουθιακά κυκλώματα;
2. Πότε εμφανίζεται η επόμενη κατάσταση σε ένα Flip-Flop;
3. Ποια η διαφορά του μανταλωτή S-R και του S-R Flip-Flop;
4. Από πού προκύπτει η ονομασία του D Flip-Flop;
5. Σχεδιάστε ένα T Flip-Flop με βάση το J-K Flip-Flop. Γράψτε το χαρακτηριστικό πίνακα λειτουργίας του.
6. Ποια είναι η συνθήκη για σωστή λειτουργία των Flip-Flop, και για πιο λόγο σχεδιάστηκαν τα Master-Slave Flip-Flop;
7. Τα κατωτέρω D Flip-Flop (σχήμα 20) έχουν αρχικές καταστάσεις $Q_0=Q_1=0$. Δώστε σε χρονική αντιστοιχία με το clock τις εξόδους Q_0 και Q_1 μέχρι να φαίνεται ένας πλήρης κύκλος λειτουργίας του κυκλώματος.



Σχ. 20 Κύκλωμα ερώτησης 7