

1 ΛΟΓΙΚΕΣ ΠΥΛΕΣ


1.1 Προαπαιτούμενες θεωρητικές γνώσεις

Πίνακες αλήθειας των λογικών πυλών AND, OR, NOT, NAND, NOR, EX-OR, EX-NOR, λογικές τους εξισώσεις και τα σύμβολά τους. Καθυστέρηση διάδοσης. Μέγιστα και ελάχιστα επιτρεπόμενα όρια τάσεων και ρευμάτων εισόδων-εξόδων, ικανότητα οδήγησης (fan-out).


1.2 Εκτέλεση εργασίας

1.2.1 Πύλη AND

Χρησιμοποιώντας 1/4 του ολοκληρωμένου 7408 (σχήμα 1), συνδέστε στις εισόδους A και B λογικά επίπεδα 0 και 1, στην έξοδο φωτεινό ενδείκτη Led (σχήμα 2) και συμπληρώστε τον πίνακα αλήθειας για την πύλη AND δύο εισόδων (πίνακας 1).



Σχ. 1 Ακροδέκτες του ολοκληρωμένου 7408



Σχ. 2. Μετρήσεις σε πύλη AND

A	B	F
0	0	
0	1	
1	0	
1	1	

Πίν. 1 Πίνακας αλήθειας πύλης AND δυο εισόδων


Από τον πίνακα αλήθειας να εξαχθεί η λογική εξίσωση για την πύλη AND

$$F =$$

Σημείωση: Οι πύλες TTL της σειράς 74 & 54 είναι πύλες θετικής λογικής και λειτουργούν με τάσεις στάθμης TTL όπως αναφέρονται. Συγκεκριμένα: $V_H = 5V \ll \text{Λογικό } 1 \gg$ και $V_L = 0V \ll \text{Λογικό } 0 \gg$. Η τροφοδοσία $V_{CC} = 5V$ και $Gnd = 0V$.

1.2.2 Πύλες OR, NAND, NOR, EX-OR


Επαναλάβετε τη παράγραφο 1.2.1 για τις πύλες OR, NAND, NOR και EX-OR χρησιμοποιώντας τα 7432, 7400, 7402 και 7486 ολοκληρωμένα αντίστοιχα. Συμπληρώστε για κάθε μία πίνακα αλήθειας και εξάγετε τις αντίστοιχες λογικές εξισώσεις. Στο σχήμα 3 φαίνονται οι ακροδέκτες των αντίστοιχων ολοκληρωμένων 7432, 7400, 7402 και 7486.




Σχ. 3 Ακροδέκτες ολοκληρωμένων κυκλωμάτων των πυλών 7432, 7400, 7402 και 7486

1.2.3 Η πύλη EX-NOR (74266) ανοικτού συλλέκτη.

Υπενθυμίζουμε ότι σε μια πύλη με έξοδο ανοικτού συλλέκτη η έξοδος "έρχεται" σε λειτουργία εφ' όσον συνδεθεί με μια αντίσταση στη τροφοδοσία. Η αντίσταση αυτή ονομάζεται pull-up. Το 74266 είναι τετραπλή EX-NOR πύλη δυο εισόδων με έξοδο ανοικτού συλλέκτη (σχήμα 4). Επαναλάβετε τη παράγραφο 1.2.1 και για τη πύλη EX-NOR προσθέτοντας μια αντίσταση pull-up 10k από την έξοδο στην τροφοδοσία των 5V (σχήμα 5).




Σχ. 4 Ακροδέκτες του ολοκληρωμένου 74266




Σχ. 5 Σύνδεση pull-up αντίστασης σε πύλη EX-NOR ανοιχτού συλλέκτη

1.2.4 Αναστροφέας - Πύλη NOT

Χρησιμοποιήστε 1/6 του ολοκληρωμένου 7404 (σχήματα 6 και 7) συμπληρώστε τον πίνακα αλήθειας της πύλης NOT (πίνακας 2).



Σχ. 6 Ακροδέκτες του ολοκληρωμένου 7404



A	F
0	
1	

Σχ. 7 Αναστροφέας

Πίν. 2 Πίνακας αλήθειας πύλης NOT

1.2.5 Έλεγχος ψηφιακών σημάτων από πύλες.

α) Αν σε μια πύλη AND, OR , NAND , NOR δυο εισόδων θεωρήσουμε την είσοδο A σαν σήμα ελέγχου που παίρνει τιμές "0" και "1" και την είσοδο B σαν ένα ψηφιακό σήμα που ελέγχεται από την πύλη τότε εν γένει η έξοδος F της πύλης έχει άλλοτε τιμή ίση με B ή $\bar{B}$ ή "1" ή "0" (σχήμα 8).

Παρακάτω δίνονται οι τιμές της εξόδου F κάθε πύλης όταν $A=0$ και $A=1$

Πύλη AND :

$$A = 0 \Rightarrow F = 0$$

$$A = 1 \Rightarrow F = B$$

Πύλη OR :

$$A = 0 \Rightarrow F = B$$

$$A = 1 \Rightarrow F = 1$$

Πύλη NAND :


$$A = 0 \Rightarrow F = 1$$

$$A = 1 \Rightarrow F = \bar{B}$$

Πύλη NOR :

$$A = 0 \Rightarrow F = \bar{B}$$

$$A = 1 \Rightarrow F = 0$$



Σχ. 8 Έλεγχος ψηφιακών σημάτων από πύλες

β) Αν σε μια πύλη EX-OR ή EX-NOR θεωρήσουμε την είσοδο A σαν σήμα ελέγχου τότε η έξοδος παίρνει τιμές ίσες με B ή $\bar{B}$ δηλαδή οι πύλες

EX-OR ή EX-NOR λειτουργούν σαν αναστροφείς για κάποια τιμή του σήματος ελέγχου ή αφήνουν την είσοδο B όπως είναι στην έξοδο.

Πύλη EX-OR:

$$A = 0 \Rightarrow F = B$$

$$A = 1 \Rightarrow F = \bar{B}$$

Πύλη EX-NOR:

$$A = 0 \Rightarrow F = \bar{B}$$

$$A = 1 \Rightarrow F = B$$

γ) Η πύλη EX-NOR αναφέρεται και σαν συγκριτής διότι η έξοδος της είναι "1" όταν και οι δυο εισοδοί είναι "0" ή και οι δυο είναι "1".

$$\text{Έτσι αν } A \neq B \Rightarrow F = 0$$

$$\text{και αν } A = B \Rightarrow F = 1$$

Επαληθεύστε τα ανωτέρω από τους πίνακες αλήθειας των πυλών και από τις λογικές εξισώσεις των.


1.2.6 Καθυστέρηση Διάδοσης.

Καθυστέρηση διάδοσης "propagation delay" ονομάζεται ο μέσος χρόνος που απαιτείται για να αλλάξει κατάσταση το σήμα στην έξοδο μιας πύλης μετά την αλλαγή του σήματος στην είσοδο. Η καθυστέρηση διάδοσης καθορίζει την μέγιστη ταχύτητα λειτουργίας της πύλης και γενικότερα των ψηφιακών κυκλωμάτων.

Ορίζονται δυο χρόνοι καθυστέρησης: Ο χρόνος καθυστέρησης όταν η έξοδος μεταβαίνει από χαμηλή σε υψηλή στάθμη t_{PLH} και ο χρόνος καθυστέρησης όταν η έξοδος μεταβαίνει από υψηλή σε χαμηλή στάθμη t_{PHL} .

Ο μέσος χρόνος καθυστέρησης t_{PAV} προκύπτει από το μέσο όρο των t_{PLH} και t_{PHL} .

Οι χρόνοι αυτοί μετρώνται μεταξύ των σημείων όπου το σήμα βρίσκεται στη μέση στάθμη μεταξύ της χαμηλής και υψηλής στάθμης (σχήμα 9).



Σχ. 9 Μετρήσεις χρόνων καθυστέρησης.

Οι χρόνοι καθυστέρησης μετρώνται σε ns και δίνονται στα data books των κατασκευαστών.

Πραγματοποιείτε το κύκλωμα του σχήματος 10 συνδέοντας 4 πύλες AND σε σειρά. Στην είσοδο της πρώτης πύλης εφαρμόστε τετραγωνικό παλμό συχνότητας 100 kHz. Παρατηρείστε σε παλμογράφο την έξοδο, σε χρονική αντιστοιχία με την είσοδο με όσο το δυνατόν μικρότερους χρόνους στην οριζόντια σάρωση του παλμογράφου για καλύτερη ανάλυση.


Μετρήστε και σημειώστε τους χρόνους t'_{PLH} και t'_{PHL} που αφορούν τις 4 πύλες AND σε σειρά οπότε για την κάθε πύλη έχουμε :

$$t_{PLH} = \frac{t'_{PLH}}{4} \quad t_{PHL} = \frac{t'_{PHL}}{4}$$

και ο μέσος χρόνος καθυστέρησης είναι:

$$t_{PAV} = \frac{t_{PHL} + t_{PLH}}{2}$$

Με τις μετρήσεις που πήρατε συμπληρώστε το πίνακα 3



Σχ. 10 Καθυστέρηση διάδοσης σε πύλη AND

t'_{PLH}	ns
t'_{PHL}	ns
t_{PLH}	ns
t_{PHL}	ns
t_{PAV}	ns

Πίν. 3 Μετρήσεις καθυστέρησης διάδοσης

1.2.7 Μέγιστες και ελάχιστες τιμές τάσεων εξόδου και μέγιστες ρευμάτων εξόδου. Ικανότητα οδήγησης (fan-out).

Ο δείκτης "H" στα ρεύματα και στις τάσεις εξόδου υπονοεί ότι η τιμή αναφέρεται για κατάσταση εξόδου «High» ενώ αντίθετα ο δείκτης "L" υπονοεί ότι η τιμή αυτή αναφέρεται για κατάσταση εξόδου "Low". Αναφερόμενοι για θετική λογική στα παρακάτω είναι σημαντικές οι ακόλουθες τιμές που δίνονται από τους κατασκευαστές:

Η μέγιστη τιμή του ρεύματος εξόδου σε High κατάσταση $I_{OH} (max)$ καθορίζει το μέγιστο ρεύμα εξόδου που μπορεί να ρέει από την έξοδο για το οποίο η τάση εξόδου εξακολουθεί να αναγνωρίζεται ως λογικό "1". Η τιμή αυτή της τάσης εξόδου ορίζεται ως $V_{OH} (min)$ και είναι η ελάχιστη επιτρεπόμενη τάση εξόδου για "High" έξοδο - λογικό "1". Το I_{OH} έχει συμβατικά αρνητικό πρόσημο διότι έχει φορά προς τα έξω της πύλης.

Η μέγιστη τιμή του ρεύματος εξόδου όταν αυτή είναι σε Low κατάσταση I_{OL} καθορίζει το μέγιστο ρεύμα που μπορεί να ρέει προς την έξοδο για το οποίο η τάση εξόδου εξακολουθεί να αναγνωρίζεται ως λογικό "0". Η τιμή αυτή της τάσης ορίζεται ως $V_{OL} (max)$ και είναι η μέγιστη επιτρεπόμενη τάση εξόδου για "Low" έξοδο - λογικό "0". Το I_{OL} έχει θετικό πρόσημο συμβατικά, διότι είναι ρεύμα που ρέει προς την πύλη.

Το fan-out ορίζεται ως μέγιστος αριθμός εισόδων ομοίων πυλών που μπορεί να συνδεθεί στην έξοδο μιας πύλης χωρίς να επηρεάσει την κανονική της λειτουργία. Προφανώς για κανονική λειτουργία οι τάσεις και τα ρεύματα εξόδου της πύλης πρέπει να παραμένουν εντός των ορίων που καθορίζονται από τις μέγιστες και ελάχιστες κατά περίπτωση τιμές.

Το τυπικό φορτίο -standard TTL load - για TTL κυκλώματα καθορίζει το ποσό του ρεύματος που απαιτεί η είσοδος μιας πύλης για να οδηγηθεί οπότε η ικανότητα οδήγησης μπορεί να δίνεται π.χ. ως 10 TTL standard loads.

1.2.8 Υπερφόρτωση πύλης

Συνδέστε το παρακάτω κύκλωμα του σχήματος 11. Διαπιστώστε τοποθετώντας την είσοδο σε 0 και 5 V ότι μετά από δύο αναστροφείς η έξοδος ακολουθεί την είσοδο. Αυτή είναι η κανονική λειτουργία του κυκλώματος.

Στη συνέχεια συνδέστε την είσοδο σε λογικό "0" και μία αντίσταση 33Ω από το σημείο A στη γη. Τι παρατηρείτε στην έξοδο του κυκλώματος και στην τάση στο σημείο A ($V_A = ?$).


Αποσυνδέστε την αντίσταση 33 Ω από το κύκλωμα συνδέστε την είσοδο σε λογικό "1" και μια αντίσταση 180 Ω από το σημείο A στα 5V .Τι παρατηρείτε στην έξοδο και στην τάση στο σημείο A ($V_A = ?$).

Παραμένει η τάση στο σημείο A σε κανονικές τιμές με την προσθήκη των αντιστάσεων που υπερφορτίζουν την πύλη; Που οφείλονται οι εκτός κανονικής λειτουργίας τιμές στη τάση εξόδου του κυκλώματος;

Σημειώνουμε ότι οι οριακές τιμές τάσεων και ρευμάτων εξόδου για τον αναστροφέα 74LS04 είναι όπως φαίνονται στο πίνακα 4.

$I_{OH} \max$	-400 μA
$I_{OL} \max$	8 mA
$V_{OH} \min$	2,7 V
$V_{OL} \max$	0,5 V

Πίν. 4 Οριακές τιμές τάσεων και ρευμάτων εξόδου για το 74LS04



Σχ. 11 Μετρήσεις υπερφόρτωσης πύλης

2 ΑΛΓΕΒΡΑ BOOLE - ΧΑΡΤΗΣ KARNAUGH - ΣΧΕΔΙΑΣΗ ΜΕ NAND ΚΑΙ NOR.

2.1 Θεωρητικό μέρος

2.1.1 Άλγεβρα Boole

- Ορισμός

Στα λογικά κυκλώματα οι μεταβλητές μπορούν να πάρουν μόνο δύο τιμές το λογικό "1" (αληθές) και το λογικό "0" (ψευδές). Η άλγεβρα Boole και μάλιστα η δίτιμη άλγεβρα Boole όπως παρουσιάστηκε από τον Shannon - σαν άλγεβρα διακοπών - είναι πολύ χρήσιμη στην σχεδίαση των λογικών κυκλωμάτων. Επιγραμματικά η άλγεβρα Boole (εννοείται η δίτιμη από εδώ και εμπρός) μπορεί να ορισθεί ως εξής:

Η άλγεβρα Boole ορίζεται για ένα σύνολο λογικών μεταβλητών $x, y, z, \dots$ που παίρνουν μόνο δύο τιμές "0" ή "1" και όπου μεταξύ των ισχύουν οι εξής πράξεις:

1. Λογικό "OR" (Η) που συμβολίζεται με " + "
2. Λογικό "AND" (ΚΑΙ) που συμβολίζεται με " · "
3. Λογική αντιστροφή "NOT" (ΟΧΙ) που συμβολίζεται με " - "
4. Τέλος έχει εφαρμογή η σχέση της ισότητας.

- Δυϊσμός

Μια πολύ σημαντική ιδιότητα της άλγεβρας Boole είναι ο δυϊσμός (duality principle). Δυϊσμός σημαίνει ότι κάθε αλγεβρική έκφραση που στηρίζεται στα αξιώματα της άλγεβρας Boole ισχύει και σε μια άλλη μορφή τη δυϊκή της όπου οι πράξεις (OR) και (AND) θα εναλλάγουν μεταξύ τους και τα "0" και "1" θα εναλλάγουν επίσης μεταξύ τους. Έτσι όλα σχεδόν τα αξιώματα και θεωρήματα της άλγεβρας Boole έχουν δύο μορφές που είναι μεταξύ των δυϊκές.

- Αξιώματα άλγεβρας Boole

Όπως κάθε άλγεβρα έτσι και η άλγεβρα Boole στηρίζεται σε ορισμένα αξιώματα και στη συνέχεια θεωρήματα που στηρίζονται στα αξιώματα.

1. Το αποτέλεσμα των πράξεων AND, OR και NOT μεταξύ μεταβλητών έχει επίσης τιμή μία εκ των "0" ή "1".
2. $x + 0 = x$ και η δυϊκή της $x \cdot 1 = x$
3. $x + y = y + x$ και η δυϊκή της $x \cdot y = y \cdot x$
4. $x \cdot (y + z) = x \cdot y + x \cdot z$ και η δυϊκή της $x + y \cdot z = (x + y) \cdot (x + z)$
5. $x + \bar{x} = 1$ και η δυϊκή της $x \cdot \bar{x} = 0$

- Θεωρήματα άλγεβρας BOOLE

Τα θεωρήματα της άλγεβρας BOOLE είναι τα εξής:

1. $x + x = x$ και το δυϊκό του $x \cdot x = x$
2. $x + 1 = 1$ και το δυϊκό του $x \cdot 0 = 0$
3. $\overline{\overline{x}} = x$
4. $x + (y + z) = (x + y) + z$ και το δυϊκό του $x \cdot (y \cdot z) = (x \cdot y) \cdot z$
5. Θεωρήματα De Morgan : $\overline{x + y} = \overline{x} \cdot \overline{y}$ και το δυϊκό του $\overline{x \cdot y} = \overline{x} + \overline{y}$
6. Θεώρημα απορρόφησης : $x + x \cdot y = x$ και το δυϊκό του $x \cdot (x + y) = x$

2.1.2 Χάρτης Karnaugh – Απλοποίηση

Η απλοποίηση της λογικής εξίσωσης που προκύπτει από τον πίνακα αλήθειας που περιγράφει ένα λογικό πρόβλημα, είναι πολύ σημαντικό βήμα στο σχεδιασμό του αντίστοιχου λογικού κυκλώματος διότι μειώνει στο ελάχιστο την πολυπλοκότητα του και ως προς τον αριθμό των εξαρτημάτων και ως προς τις συνδέσεις μεταξύ αυτών. Αν και είναι δυνατή η απλοποίηση των λογικών εξισώσεων με αλγεβρικό τρόπο, για λογικές εξισώσεις μέχρι έξι μεταβλητών ο προσφορότερος τρόπος είναι η γραφική μέθοδος απλοποίησης με το χάρτη Karnaugh. Οι χάρτες Karnaugh με λιγότερες μεταβλητές είναι απλούστεροι ενώ για περισσότερες είναι πιο πολύπλοκοι και σε περίπτωση πάνω από έξι μεταβλητών πρακτικά ανεφάρμοστοι οπότε η απλοποίηση τέτοιων λογικών συναρτήσεων γίνεται με τη βοήθεια ειδικών προγραμμάτων σε υπολογιστές. Ο χάρτης Karnaugh τεσσάρων μεταβλητών απεικονίζεται στο σχήμα 1.

CD \ AB	00	01	11	10
00			1	
01		1	1	
11		1	1	
10				

Σχ. 1 Χάρτης Karnaugh 4 μεταβλητών

Προσέξτε στο σχήμα 1 τη σειρά των συνδυασμών των AB, CD όπως αναγράφονται στη κάθετη και οριζόντια πλευρά. Η σειρά των συνδυασμών ακολουθεί τον κώδικα Gray! Σε κάθε ένα από τα 16 τετράγωνα του χάρτη αντιστοιχεί ένας μόνος συνδυασμός από τους 16 των μεταβλητών A, B, C, D

ενώ σε κάθε γειτονικό τετράγωνο οριζόντια ή κάθετα μεταβάλλεται μόνο μία μεταβλητή. Η παράσταση μιας λογικής συνάρτησης στο χάρτη Karnaugh θα γίνει είτε από τον πίνακα αλήθειας, είτε από τη λογική εξίσωση και ο κάθε όρος μιας λογικής συνάρτησης που είναι σε μορφή αθροίσματος ελαχιστόρων απεικονίζεται με "1" στο αντίστοιχο τετράγωνο.

Η απλοποίηση στο χάρτη Karnaugh βασίζεται στη δημιουργία γκρουπ (υποχαρτών) από γειτονικούς άσσους, των οποίων ο αριθμός μπορεί να είναι δύο, τέσσερις ή και οκτώ για τις τέσσερις μεταβλητές. Γειτονικοί άσσοι θεωρούνται και αυτοί που βρίσκονται σε ακραίες στήλες ή και σε ακραίες γραμμές, επειδή ο Karnaugh μπορεί να θεωρηθεί σαν ανάπτυγμα της "σφαίρας" που θα δημιουργείτο με την επαφή των ακραίων στηλών μεταξύ των και των ακραίων γραμμών μεταξύ των.

Σκοπός μας είναι η δημιουργία μεγάλων γκρουπ και να περιληφθούν εάν είναι δυνατόν όλοι οι άσσοι μια φορά σε κάποιο γκρουπ, ενώ υπάρχει περίπτωση κάποιοι άσσοι να περιλαμβάνονται σε περισσότερα του ενός γκρουπ. Κατά την απλοποίηση της λογικής εξίσωσης απαλείφονται μεταβλητές ανάλογα με το μέγεθος του κάθε γκρουπ των άσσων που σχηματίστηκε. Στο γκρουπ δύο άσσων απαλείφεται μια μεταβλητή, στο γκρουπ τεσσάρων άσσων δύο μεταβλητές και στο γκρουπ οκτώ άσσων τρεις μεταβλητές.

Έτσι στο σχήμα 1 οι δύο άσσοι θα απαλείψουν τη μεταβλητή B δίνοντας τον όρο : $\overline{A}CD$. Πράγματι οι δύο άσσοι είχαν προκύψει από τους όρους $\overline{A}BCD$ και $\overline{A}\overline{B}CD$. Αλλά $\overline{A}BCD + \overline{A}\overline{B}CD = \overline{A}CD \cdot (\overline{B} + B) = \overline{A}CD$. Κατ' επέκταση αποδείξτε ότι το γκρουπ των τεσσάρων άσσων θα απαλείψει τις μεταβλητές A και C και θα δώσει τον όρο BD. Άρα η λογική συνάρτηση : $F = \overline{A}BCD + \overline{A}\overline{B}CD + \overline{A}BCD + ABCD$ που αναπαριστάται με τους πέντε άσσους στο χάρτη Karnaugh του σχήματος 1 θα απλοποιηθεί σε:

$$F = \overline{A}CD + BD$$

- Παράδειγμα 1

Δίνεται ο ακόλουθος πίνακας αλήθειας και ζητείται να απλοποιηθεί η αντίστοιχη συνάρτηση με χάρτη Karnaugh.

A	B	C	D	F
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

Από τον πίνακα αλήθειας έχουμε τη λογική εξίσωση :

$$F = \bar{A} \bar{B} \bar{C} \bar{D} + \bar{A} \bar{B} \bar{C} D + \bar{A} \bar{B} C \bar{D} + \bar{A} \bar{B} C D + A \bar{B} \bar{C} \bar{D} + A \bar{B} \bar{C} D + A \bar{B} C \bar{D} + A \bar{B} C D$$

Στη συνέχεια δημιουργούμε το χάρτη Karnaugh (σχήμα 2), για την ανωτέρω λογική εξίσωση:

CD \ AB	00	01	11	10
00	1	1		1
01				
11		1		
10	1	1		1

Σχ. 2 Χάρτης Karnaugh παραδείγματος 1

Από το χάρτη Karnaugh μετά τη δημιουργία των τριών γκρουπ άσσων έχουμε τους ακόλουθους όρους για την απλοποιημένη λογική εξίσωση :

Από τους τέσσερις άσσους στις γωνίες τον όρο $\bar{B} \bar{D}$.

Από τους τέσσερις άσσους που σχηματίζουν οι δύο άσσοι επάνω αριστερά και οι δύο κάτω αριστερά τον όρο $\bar{B} \bar{C}$ και τέλος

Από το ζευγάρι των άσσων τον όρο $A \bar{C} \bar{D}$.

Έτσι τελικά η απλοποιημένη συνάρτηση που προκύπτει είναι:

$$F = \bar{B} \bar{D} + \bar{B} \bar{C} + A \bar{C} \bar{D}$$

2.1.3 Απλοποίηση με μηδενικά

Στα τετράγωνα του πίνακα Karnaugh που δεν τοποθετούμε άσσους η λογική συνάρτηση έχει τιμή μηδέν. Έτσι αν τοποθετούσαμε "0" σε όλα τα τετράγωνα που η μία συνάρτηση F δεν είναι αληθής ο χάρτης Karnaugh με τα μηδενικά θα μας αναπαριστά τη συμπληρωματική συνάρτηση $\bar{F}$.

Στην περίπτωση που τα μηδενικά είναι λιγότερα από τους άσσους πολλές φορές εξυπηρετεί να βρούμε την απλοποιημένη συνάρτηση για την $\bar{F}$. Αυτό θα γίνει σχηματίζοντας γκρουπ (υποχάρτες) για γειτονικά μηδενικά τα οποία - κατ' ανάλογο τρόπο με ότι κάναμε για τους άσσους - μας δίνουν απλοποιημένη έκφραση για την $\bar{F}$. Στη συνέχεια εφαρμόζοντας το θεώρημα De Morgan παίρνουμε την F σε μορφή γινομένου μεγιστόρων.

- Παράδειγμα 2

$$F = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}B\bar{C}\bar{D} + \bar{A}BCD + \bar{A}BC\bar{D} + A\bar{B}\bar{C}\bar{D} + ABCD + ABC\bar{D} + A\bar{B}C\bar{D} + \bar{A}\bar{B}C\bar{D} \text{ και ζητείται να απλοποιηθεί.}$$

Δημιουργούμε το χάρτη Karnaugh και απεικονίζουμε την F με τους άσσους που αντιστοιχούν στους όρους της και στη συνέχεια τοποθετούμε μηδενικά στα υπόλοιπα κενά τετράγωνα (σχήμα 3).

CD \ AB	00	01	11	10
00	1	0	0	0
01	1	0	1	1
11	1	0	1	1
10	1	0	1	1

Σχ. 3 Χάρτης Karnaugh παραδείγματος 2

Στη συνέχεια δημιουργούμε δύο γκρουπ από μηδενικά (που είναι πολύ λιγότερα από τους άσσους) και παίρνουμε απλοποιημένη έκφραση για την συμπληρωματική συνάρτηση $\bar{F}$. Έτσι έχουμε $\bar{F} = \bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}$ και εφαρμόζοντας De Morgan μετά από αντιστροφή έχουμε:

$$\begin{aligned} \bar{\bar{F}} &= \overline{\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}} \Rightarrow \\ F &= \overline{\bar{C}\bar{D}} \cdot \overline{\bar{A}\bar{B}\bar{C}} \Rightarrow \\ F &= (C + D) \cdot (A + B + C) \end{aligned}$$

Αυτή η μορφή της F ονομάζεται γινόμενο μεγιστόρων, ενώ η μορφή που προκύπτει από απλοποίηση με άσσους ονομάζεται άθροισμα ελαχιστόρων.

2.1.4 Αδιάφοροι όροι

Όταν σε ένα λογικό πρόβλημα σε κάποιους από τους συνδυασμούς των εισόδων δεν μας ενδιαφέρει η τιμή της εξόδου (εάν θα είναι "0" ή "1") τότε αυτοί οι όροι ονομάζονται αδιάφοροι όροι και στο χάρτη Karnaugh όπως και στον πίνακα αλήθειας συμβολίζονται με "X".

Εφόσον λοιπόν η τιμή της εξόδου για τους αδιάφορους όρους μπορεί να θεωρηθεί είτε "0" ή "1" αυτοί μπορούν να συνδυαστούν με γειτονικούς "1" αν η απλοποίηση γίνεται με "1" ή με γειτονικά "0" εάν η απλοποίηση γίνεται με "0" και κατ' αυτόν τον τρόπο έχουμε τη δυνατότητα να δημιουργήσουμε περισσότερα και μεγαλύτερα γκρουπ με αποτέλεσμα καλύτερη απλοποίηση.

- Παράδειγμα 3

Έστω ότι ένας BCD δυαδικός απαριθμητής μετρά τους δεκαδικούς αριθμούς από το 0 ως το 9 και θέλουμε να έχουμε έξοδο "1" μόνο για το δεκαδικό "9". Ζητείται η απλοποιημένη λογική συνάρτηση.

Ο πίνακας αλήθειας για το ανωτέρω πρόβλημα δίνεται παρακάτω. Παρατηρούμε ότι οι συνδυασμοί εισόδων για μετά το δεκαδικό "9" δεν θα εμφανίζονται ποτέ διότι ο BCD απαριθμητής μετά το 9 θα παίρνει την τιμή 0 ξεκινώντας τη μέτρηση εξ' αρχής.

Έτσι οι έξι συνδυασμοί που δεν συμβαίνουν μπορούν να θεωρηθούν σαν αδιάφοροι όροι, να συμβολίζονται με "X" που όπως είπαμε δηλώνει ότι μπορούν να έχουν τιμή "1" ή "0".

D	C	B	A	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	X
1	0	1	1	X
1	1	0	0	X
1	1	0	1	X
1	1	1	0	X
1	1	1	1	X

Από τον πίνακα αλήθειας σχεδιάζουμε τον πίνακα Karnaugh για το πρόβλημα τοποθετώντας τον άσσο και τους αδιάφορους όρους (σχήμα 4).

BA \ DC	00	01	11	10
00				
01				
11	X	X	X	X
10		1	X	X

Σχ. 4 Χάρτης Karnaugh παραδείγματος 3

Το γκρουπ που σχηματίζεται μας δίνει $F = D \cdot A$ ενώ χωρίς τους αδιάφορους όρους δεν ήταν δυνατή καμία απλοποίηση.

2.1.5 Οι πύλες NAND και NOR στην σχεδίαση λογικών κυκλωμάτων.

Οι πύλες NAND και NOR υλοποιούνται πολύ εύκολα σε ολοκληρωμένα κυκλώματα και έτσι είναι οι βασικές πύλες που χρησιμοποιούνται στο σχεδιασμό λογικών κυκλωμάτων.

Όπως θα δούμε παρακάτω οποιαδήποτε λογική εξίσωση μπορεί να μετασχηματισθεί σε μία μορφή που υλοποιείται μόνο με πύλες NAND ή μόνο με πύλες NOR. Αυτός ο μετασχηματισμός εύκολα πραγματοποιείται αλγεβρικά με τα θεωρήματα De Morgan.


Ας θεωρήσουμε μια συνάρτηση σε μορφή αθροίσματος ελαχιστόρων:

$$F = A \cdot B + \bar{C} \cdot D$$

Αντιστρέφοντας δύο φορές την F και εφαρμόζοντας το θεώρημα De Morgan έχουμε :

$$\begin{aligned} \bar{\bar{F}} &= \overline{A \cdot B + \bar{C} \cdot D} \Rightarrow \\ F &= \overline{(AB) \cdot (\bar{C}D)} \end{aligned}$$

Αυτή η μορφή της F υλοποιείται με πύλες NAND μόνο, όπως φαίνεται στο σχήμα 5 όπου παρατηρούμε ότι αντί για αναστροφείς για τους όρους $\bar{B}$, $\bar{C}$ χρησιμοποιούνται πύλες NAND με βραχυκυκλωμένες τις εισόδους τους.



Σχ. 5 Υλοποίηση της $F = A \cdot \bar{B} + \bar{C} \cdot D$ με πύλες NAND


Αν στη συνάρτηση F τοποθετήσουμε διπλή άρνηση σε κάθε ελαχιστόρο και εφαρμόσουμε το θεώρημα De Morgan θα έχουμε :

$$F = A \cdot \bar{B} + \bar{C} \cdot D \Rightarrow$$

$$F = \overline{\overline{A \cdot \bar{B} + \bar{C} \cdot D}} \Rightarrow$$

$$F = \overline{\overline{A} + \overline{\bar{B}} + \overline{\bar{C}} + \overline{D}} \text{ και με διπλή άρνηση } F = \overline{\overline{\overline{\overline{A}} + \overline{\overline{\overline{B}}} + \overline{\overline{\overline{C}}} + \overline{\overline{\overline{D}}}}} = \overline{\overline{A} + \overline{B} + \overline{C} + D}$$

Η μορφή αυτή της F υλοποιείται με πύλες NOR μόνο (σχήμα 6). όπου παρατηρούμε ότι εδώ αντί για αναστροφείς χρησιμοποιούνται πύλες NOR με βραχυκυκλωμένες εισόδους.



Σχ. 6 Υλοποίηση της $F = A \cdot \bar{B} + \bar{C} \cdot D$ με πύλες NOR


Δίνεται τώρα η συνάρτηση

$$F = (A + B) \cdot (C + D) \text{ που είναι εκφρασμένη σε γινόμενο μεγιστόρων.}$$

Αντιστρέφοντας δύο φορές την F έχουμε

$$\overline{\overline{F}} = \overline{\overline{(A + B) \cdot (C + D)}} \text{ και } F = \overline{\overline{(A + B)} + \overline{\overline{(C + D)}}}$$

Η μορφή αυτή υλοποιείται με πύλες NOR μόνο (σχήμα 7).



Σχ. 7 Υλοποίηση της $F = (A + B) \cdot (C + D)$ με πύλες NOR

Αν όμως στην ίδια συνάρτηση τοποθετούσαμε διπλή αναστροφή σε κάθε μεγιστόρο θα είχαμε:


$$F = (A + \overline{B}) \cdot (C + \overline{D}) \Rightarrow$$

$$F = \overline{\overline{A + \overline{B}}} \cdot \overline{\overline{C + \overline{D}}} \Rightarrow$$

$$F = \overline{(\overline{A}B)} \cdot \overline{(\overline{C}D)} \text{ και με διπλή άρνηση στην } F$$

$$F = \overline{\overline{F}} = \overline{(\overline{A}B)} \cdot \overline{(\overline{C}D)}$$

Η μορφή αυτή υλοποιείται με πύλες NAND (σχήμα 8)



Σχ. 8 Υλοποίηση της $F = (A + \overline{B}) \cdot (C + \overline{D})$ με πύλες NAND

Παρατηρούμε ότι για συνάρτηση σε μορφή αθροίσματος ελαχιστόρων η υλοποίηση με πύλες NAND γίνεται ευκολότερα και με ένα επίπεδο λογικής λιγότερο από ότι στην υλοποίηση με πύλες NOR. Αντίθετα για συνάρτηση σε μορφή γινομένου μεγιστόρων η υλοποίηση με πύλες NOR γίνεται ευκολότερα και με ένα επίπεδο λογικής λιγότερο από ότι στην υλοποίηση με πύλες NAND.

Έτσι συνήθως μετά την απλοποίηση με χάρτη Karnaugh με βάση τους άσους η απλοποιημένη συνάρτηση σε μορφή αθροίσματος ελαχιστόρων μετασχηματίζεται έτσι ώστε να υλοποιηθεί με πύλες NAND, ενώ αν η απλοποίηση έγινε με βάση τα μηδενικά η απλοποιημένη συνάρτηση σε μορφή

γινομένου μεγιστόρων μετασχηματίζεται έτσι ώστε να υλοποιηθεί με πύλες NOR. Γίνεται μάλιστα σύγκριση των δύο εναλλακτικών λύσεων και διαλέγεται εκείνη που είναι απλούστερη και βέβαια οικονομικότερη από ης δύο.

- Παράδειγμα 4

Δίνεται ο ακόλουθος χάρτης Karnaugh (σχήμα 9). Να ερευνηθεί ποια υλοποίηση είναι οικονομικότερη δηλαδή με πύλες NAND η NOR και να σχεδιασθεί το λογικό κύκλωμα της προτεινόμενης υλοποίησης.

Αρχικά δημιουργούμε τα γκρουπ των "1" τα οποία μας δίνουν τη λογική συνάρτηση:

$$F = \overline{D} + C + A\overline{B} \text{ και για πύλες NAND}$$

$$F = \overline{\overline{F}} = \overline{\overline{\overline{D} + C + A\overline{B}}} \Rightarrow$$

$$F = \overline{D \cdot \overline{C} \cdot A\overline{B}}$$

CD \ AB	00	01	11	10
00	1	0	1	1
01	1	0	X	1
11	1	0	X	1
10	1	1	1	1

Σχ. 9 Χάρτης Karnaugh παραδείγματος 4

Στη συνέχεια δημιουργούμε τα γκρουπ με τα μηδενικά και έχουμε κατά σειρά:

$$\overline{F} = \overline{\overline{A} \overline{C} D + BD} \Rightarrow$$

$$F = \overline{\overline{A} \overline{C} D + BD} \Rightarrow$$


$$F = \overline{(\overline{A} \overline{C} D) \cdot (BD)} \Rightarrow$$

$$F = (A + C + \overline{D}) \cdot (\overline{B} + \overline{D}) \text{ και για πύλες NOR:}$$

$$F = \overline{\overline{F}} = \overline{\overline{(A + C + \overline{D}) \cdot (\overline{B} + \overline{D})}} \Rightarrow F = \overline{(A + C + \overline{D}) + (\overline{B} + \overline{D})}$$

Βλέπουμε ότι η υλοποίηση με πύλες NAND μαζί με τις αναστροφές των όρων C, B θα απαιτήσει τέσσερις πύλες NAND η μία εκ των οποίων θα είναι τριών εισόδων ενώ η υλοποίηση με πύλες NOR μαζί με τις αντιστροφές των D και B θα απαιτήσει πέντε πύλες NOR εκ των οποίων η μία θα είναι τριών εισόδων. Επιλέγουμε τη σχεδίαση με πύλες NAND και το λογικό κύκλωμα που προκύπτει φαίνεται στο σχήμα 10.

Πώς θα μπορούσαμε να χρησιμοποιήσουμε πύλες NAND δύο εισόδων σε όλο το κύκλωμα; Ποιο θα ήταν το μειονέκτημα μιας τέτοιας σχεδίασης;



Σχ. 10 Υλοποίηση της συνάρτησης του παραδείγματος 4 με πύλες NAND

2.2 Εκτέλεση εργασίας

1. Χρησιμοποιώντας μια πύλη NOR, δύο πύλες NOT και μια πύλη AND Συνδεσμολογήστε δύο κατάλληλα λογικά κυκλώματα που να επαληθεύουν το θεώρημα De Morgan $\overline{X+Y} = \overline{X} \cdot \overline{Y}$. Συνδέστε τις εισόδους X, Y και στα δύο κυκλώματα, στους ίδιους διακόπτες και συμπληρώστε από τις μετρήσεις σας τον ακόλουθο πίνακα αλήθειας που θα επαληθεύει το θεώρημα.

Είσοδοι		Έξοδος α	Έξοδος β
X	Y	$\overline{X+Y}$	$\overline{X} \cdot \overline{Y}$
0	0		
0	1		
1	0		
1	1		

2. Χρησιμοποιώντας μια πύλη OR και μια πύλη AND Συνδεσμολογήστε λογικό κύκλωμα που να επαληθεύει την ισχύ του θεωρήματος απορρόφησης. $X \cdot (X + Y) = X$. Συμπληρώστε από τις μετρήσεις σας τον ακόλουθο πίνακα αλήθειας που θα επαληθεύει το θεώρημα.

Είσοδοι		Έξοδος
X	Y	$X \cdot (X + Y)$
0	0	
0	1	
1	0	
1	1	

3. Σχεδιάστε τα λογικά κυκλώματα που θα χρειαζόσασταν για την επαλήθευση των δύο δυϊκών μορφών των θεωρημάτων αυτών δηλαδή των:

$$\overline{X \cdot Y} = \overline{X} + \overline{Y} \quad (\text{De Morgan}) \text{ και}$$

$$X + X \cdot Y = X \quad (\text{απορρόφησης}).$$

4. Δίνεται ο πίνακας αλήθειας για ένα συνδυαστικό λογικό κύκλωμα που θα έχει τέσσερις εισόδους A, B, C, D και μία έξοδο F. Ζητείται η έξοδος F να είναι 1 όταν η είσοδος A είναι 1 και ταυτόχρονα η είσοδος B είναι 0 εκτός της περίπτωσης που $A=1$ και $B = C = D = 0$. Επίσης η έξοδος F να είναι 1 όταν η είσοδος B είναι 1 και ταυτόχρονα μία εκ των δύο εισόδων C και D η και οι δύο είναι 1.

A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Αντιπροσωπεύει ο ανωτέρω πίνακας αλήθειας το λογικό κύκλωμα που περιγράψαμε;

Με χάρτη Karnaugh απλοποιήστε πρώτα με άσσους και μετά με μηδενικά. Μην προχωρήσετε στο επόμενο βήμα αν δεν καταλήξετε στις σωστές απαντήσεις οι οποίες είναι: $F = BD + BC + AD + AC$ για απλοποίηση με άσσους και $F = (A+B) \cdot (C+D)$ για απλοποίηση με μηδενικά.

Μετατρέψτε τις απλοποιημένες σχέσεις έτσι ώστε να σχεδιάσετε δύο ισοδύναμα κυκλώματα για το ζητούμενο λογικό κύκλωμα. Ένα με πύλες NAND από την απλοποίηση με άσσους και ένα με πύλες NOR από την απλοποίηση με μηδενικά.

Ποιο είναι το οικονομικότερο κύκλωμα από άποψη πλήθους πυλών αλλά και ολοκληρωμένων που απαιτούνται για την υλοποίησή του;

Πραγματοποιείτε το κύκλωμα εκείνο από τα δύο που μπορεί να πραγματοποιηθεί με ολοκληρωμένα πυλών NAND η NOR δύο εισόδων μόνο.

Ελέγξτε τη λειτουργία του κυκλώματος επαληθεύοντας τον πίνακα αλήθειας με βάση τις μετρήσεις σας; Είναι το κύκλωμα που κατασκευάσατε το ζητούμενο;

5. Δίνεται η λογική εξίσωση:

$F = \overline{A} \overline{B} \overline{C} D + \overline{A} \overline{B} C D + A \overline{B} \overline{C} D + A \overline{B} C D + A \overline{B} \overline{C} \overline{D} + A \overline{B} C \overline{D}$ με πέντε αδιάφορους όρους τους: $\overline{A} \overline{B} \overline{C} \overline{D}$, $\overline{A} \overline{B} C \overline{D}$, $\overline{A} B \overline{C} \overline{D}$, $A \overline{B} \overline{C} \overline{D}$ και $A \overline{B} C \overline{D}$.

Κάντε απλοποίηση με άσσους και με μηδενικά, σχεδιάστε τα αντίστοιχα κυκλώματα με πύλες NAND μόνο και με πύλες NOR μόνο. Υλοποιείτε το οικονομικότερο από τα δύο. Γράψτε τον πίνακα αλήθειας για την ανωτέρω λογική εξίσωση και επαληθεύστε τον πειραματικά παίρνοντας μετρήσεις στο κύκλωμα που συνδεσμολογήσατε..

