Boolesche Algebra

Logikgatter

→ NOT :



$\boxed{Z = \bar{A}}$

→ AND :



$\boxed{Z = A \cdot B}$

→ OR :



$\boxed{Z = A + B}$

→ XOR :



$\boxed{Z = A \oplus B}$

Funktion

→ $f(x) = f(x_1, x_2, x_3)$

=> $f_{x_1}(x) = f(1, x_2, x_3)$

=> $f_{\bar{x}_3}(x) = f(x_1, x_2, 0)$

→ Substitutionsregel :

$x_i \cdot f(x) = x_i \cdot f_{x_i}$

$\bar{x}_i \cdot f(x) = \bar{x}_i \cdot f_{\bar{x}_i}$

$x_i + f(x) = x_i + f_{\bar{x}_i}$

$\bar{x}_i + f(x) = \bar{x}_i + f_{x_i}$

→ boolesche Expansion :

$f(x) = x_i f_{x_i} + \bar{x}_i \cdot f_{\bar{x}_i}$

$f(x) = (x_i + f_{\bar{x}_i}) \cdot (\bar{x}_i + f_{x_i})$

$\overline{f(x)} = \bar{x}_i \cdot \overline{f_{\bar{x}_i}} + x_i \cdot \overline{f_{x_i}}$

$\overline{f(x)} = (\bar{x}_i + \overline{f_{x_i}}) \cdot (x_i + \overline{f_{x_i}})$

技巧！

→ 证明 Funktion ist tautologisch :

1) 真值表：所有输出均为1

2) Kanaugh 图：所有格子均为1

3) 化简式子为 1（用 Gesetze）

→ 证明 $f(x) = g(x)$ über den Tautologiebeweis :

1) 先证 $\overline{f(x)} + g(x) = 1$

2) 再证 $f(x) + \overline{g(x)} = 1$

→ 证明 Funktion :

1) ab. von x_i : $f_{x_i} \neq f_{\bar{x}_i}$

2) unab. von x_i : $f_{x_i} = f_{\bar{x}_i}$

↳ 对比 tautologisch

→ kontradikorisch : $f(x) = 0$

→ 由真值表画 Venn-Diagramm:

找输出为 1 的，即 Min. + Min. + …

→ 2^{2^n} 个不同的，唯一的布尔函数

=> n Variablen : 真值表中有 2^n 行

2^n Eingangskombination

=> Ein- und Ausgangssignal : 1个且由为1 Bit

→ $a \oplus b = a\bar{b} + \bar{a}b$

$\overline{a \oplus b} = ab + \bar{a}\bar{b}$

→ Kaunaugh 图 : # Felder $= 2^{\#\,\text{Variable}}$

Gesetze

→ Dualität : $\bar{0} = 1$, $\bar{1} = 0$

→ Äquivalenz : $A \cdot A = A$, $A + A = A$

$\overline{(\bar{A})} = A$

→ Konstanz : $A \cdot 0 = 0$, $A + 0 = A$

$A \cdot 1 = A$, $A + 1 = A$

→ Komplementärge. : $A \cdot \bar{A} = 0$, $A + \bar{A} = 1$

→ Kommutativge. : $A \cdot B = B \cdot A$, $A + B = B + A$

→ Assoziativge. : $A \cdot B \cdot C = A \cdot (B \cdot C) = (A \cdot B) \cdot C$

$A + B + C = A + (B + C) = (A + B) + C$

→ Absorptionsge. : $A + (A \cdot B) = A$, $A \cdot (A + B) = A$

→ Distributivge. : $A \cdot (B + C) = A \cdot B + A \cdot C$

$A + (B \cdot C) = (A + B) \cdot (A + C)$

→ Resolutionsge. : (allgemein) $X \cdot A + \bar{X} \cdot B = X \cdot A + \bar{X} \cdot B + A \cdot B$

$(X + A) \cdot (\bar{X} + B) = (X + A) \cdot (\bar{X} + B) \cdot (A + B)$

→ Resolutionsge. : (speziell) $X \cdot A + \bar{X} \cdot A = A$

$(X + A) \cdot (\bar{X} + A) = A$

→ De Morgan : $\overline{A \cdot B} = \bar{A} + \bar{B}$, $\overline{A + B} = \bar{A} \cdot \bar{B}$

Darstellungen

- Venn-Diagramm :



- Karnaugh-Diagramm :



Logikminimierung

① $\boxed{\text{Minterm}}$: $x_1 x_2 x_3$

$\boxed{\text{Maxterm}}$: $x_1 + x_2 + x_3$

② $\boxed{\text{KNF}}$: $(x_1 + x_2) \cdot (x_1 + x_3)$ $\boxed{0}$

$\boxed{\text{DNF}}$: $x_1 x_2 + x_1 x_3$ $\boxed{1}$

③ $\boxed{\text{KKNF}}$: $(x_1 + x_2 + x_3)(\bar{x}_1 + x_2 + \bar{x}_3)$

$\boxed{\text{KDNF}}$: $x_1 x_2 x_3 + \bar{x}_1 x_2 \bar{x}_3$

K_NF 必须每项 alle x_i vorkommen !

① $\boxed{\text{DNF} \rightsquigarrow \text{KNF}}$:

$Z = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + AB\bar{C} + ABC$

1) 化简 : $Z = \bar{A}\bar{C} + AB \rightarrow \boxed{\text{DNF}}$

2) Distributiv erweitern : $A + BC = (A + B) \cdot (A + C)$

$Z = (\bar{A}\bar{C} + A) \cdot (\bar{A}\bar{C} + B)$

$= (A + \bar{A}) \cdot (A + \bar{C}) \cdot (B + \bar{A})(B + \bar{C})$

$= (A + \bar{C}) \cdot (B + \bar{A})(B + \bar{C}) \rightarrow \boxed{\text{KNF}}$

$Z = \bar{A}\bar{B} + \bar{C}D \rightarrow \boxed{\text{DNF}}$

1) 双否定 : $Z = \overline{\overline{\bar{A}\bar{B} + \bar{C}D}}$

2) 对下否 De Morgan :

$Z = \overline{(A + B) \cdot (C + \bar{D})}$

$= \overline{AC + A\bar{D} + BC + B\bar{D}}$

3) 对上否 De Morgan :

$Z = \overline{AC} \cdot \overline{A\bar{D}} \cdot \overline{BC} \cdot \overline{B\bar{D}}$

$= (\bar{A} + \bar{C}) \cdot (\bar{A} + D) \cdot (\bar{B} + \bar{C}) \cdot (B + D)$ ↳ $\boxed{\text{KNF}}$

③ $\boxed{\text{KNF} \rightsquigarrow \text{DNF}}$:

Resolutionsge. 的逆运用 : $A \cdot (B + C) = A \cdot B + A \cdot C$

④ $\boxed{\text{KNF} \rightsquigarrow \text{KKNF}}$:

$Z = (c + d) \cdot (\bar{a} + b + \bar{c})$

$= (a + b + c + d) \cdot (\bar{a} + b + c + d) \cdot (a + \bar{b} + c + d) \cdot (\bar{a} + \bar{b} + c + d) \cdot (\bar{a} + b + \bar{c} + d) \cdot (\bar{a} + b + \bar{c} + \bar{d})$

⑤ $\boxed{\text{KMF}}$: verunden alle KPis, 再补上没包含的 0

不唯一 !

⑥ $\boxed{\text{DMF}}$: verordern alle Kpis, 再补上没包含的 1

☒ Fan-In : 多入0，一出0

☒ Fan-Out : 一入0，多出0

	指 1	指 0
m_i / M_i :	Minterme	Maxterme
c_i / C_i :	Implikant	Implikat

可以有 freie Variable

p_i / P_i :	Primimplikant	Primimplikat

mit 最多的 freie Variable

Kp_i / KP_i :	Kernprimimpli.	Kernprimimpli.

无 freie Variable

→ 在 Kanaugh 图中找 :

① p_i / P_i : 1) 先找大的 2^n Gruppe

2) 若 1) 中的 Grupp 无法完全将 1/0 包含，则缩小至 2^{n-1}，直至将所有 1/0 包含

② Kp_i / KP_i : p_i / P_i 中未被覆盖过的元素所在的 p_i / P_i（是 Kpi，首先得是 pi）

→ Kpi 和 KPi 的区别 :

Kpis sind pIs, welches mindestens einen Minterm als einziger pi überdecken. Kpi immer Bestandteil von DMF, Pi nur wenn für vollständige Überdeckung notwendig.

→ Pis 对 DMF 的重要性 : Bei einer Funktion mit nur zwei Primimplikanten handelt es sich bei den Primimplikanten immer auch um Kernprimimplikanten. Ansonsten wäre einer davon kein Primimplikant, oder sie wären identisch. Kernprimimplikanten sind zur vollständigen Überdeckung notwendig. ∴ V

Quine - Tabelle

→ Ziel : Prim. von Funktion bestimmen

已知 : Funktion ; 求 : DMF / KMF

→ 必须先化为 KKNF / KDNF，才能 Quine

→ pos. Literale : 变量为 1 $\begin{cases} \text{KKNF} : \bar{a} \\ \text{KDNF} : a \end{cases}$

→ Quine 只能判断 Pi 而非 KPi，原因 :

Da Quine alle Primimplikate bestimmt, wovon die Kernprimimplikate eine Teilmenge sind. Um diese Teilmenge zu bestimmen, müsste die Zuordnung der einzelnen PIs McCluskey gegeben sein, was Quine nicht bereitstellt.

→ Quine 的步骤 :

1) kanonischen Form bilden : um alle Implikanten und somit auch Primimplikanten zu finden（目的）

⇒ Nachteil : liefert evtl. sehr viele Minterme (Worst Case : 2^n)

2) codieren 3) einsortieren 4) Variablen freistellen 5) Decodieren

McCluskey - Tabelle

→ Ziel : beste Möglichkeit für vollständige Überdeckung finden, Kpis zu suchen

已知 : Funktion und ihre Pi/pis (zB aus Quines)

求 : Kpi / KPis und optimale Überdeckung

→ ① Min- / Maxterme , pi / Pi ausfüllen

② Spaltendominanz : $S_x > S_y$, streiche dominierende Spalte S_x

=> weil ein Primimplikant/-kat welcher/welches die dominierte Spalte überdeckt sicher auch die dominierende Spalte überdeckt, dies anders herum aber nicht gilt.

③ Zeilendominanz : $Z_x > Z_y$, streiche dominierte Zeile Z_y wenn Kosten $(Z_y) \geq$ Kosten (Z_x)

=> weil die dominierende Zeile mehr Spalten überdeckt und somit insgesamt günstiger kommt.

→ Kernprimimplikant : Spalte 中只有1个 x

Kernprimimplikat : Zeile 中只有1个 x

=> weil eine Zeile, welche einen Eintrag in einer Spalte mit nur einem Eintrag hat, als einzige diese Spalte überdeckt. Zeilen mit nur einem Eintrag müssen als einzige den Eintrag in der Spalte haben, da sie sonst dominiert werden würden und somit keine Primimplikate/-kanten wären

→ Bei McCluskey kann eine Zeile ausschließlich 1, 2, 4, 8 (2^n) Spalten überdecken, da eine Zeile einem pi/Pi entspricht, welcher nur 2^n Minterme überdecken kann.

→ Bei McCluskey treten Zeilendominanzen immer erst nach dem Auswerten von Spaltendominanzen auf, weil eine initial auftretende Zeilendominanz bedeuten würde, dass die dominierte Zeile kein pi/Pi ist.

→ 判断 „welche kanonische Normalform ist besser" 标准 :

① 是否达到 vereinfachen 的目的

② Funktion 的 Literallänge 是否有变少 : $L = \#\text{项} + \sum_{i=1}^{\#\text{项}} L_i$

kombinatorische Logik

Multiplexer



a_1	a_0	d
0	0	x_0
0	1	x_1
1	0	x_2
1	1	x_3

Jeder Eingang x_i wird durch ein Bitmuster dominant.

DNF: $d = x_0\bar{a}_1\bar{a}_0 + x_1\bar{a}_1 a_0 + x_2 a_1\bar{a}_0 + x_3 a_1 a_0$

Anzahl Auswahlbits: $\log_2 N$ [N: Anzahl Eingänge]

Demultiplexer



Jeder Ausgang wird durch ein Bitmuster aktiviert:

DNF: $y_0 = d\bar{a}_1\bar{a}_0$
$y_1 = d\bar{a}_1 a_0$
$y_2 = d a_1\bar{a}_0$
$y_3 = d a_1 a_0$

Anzahl Auswahlbits: $\log_2 N$ [N: Anzahl Ausgänge]

Volladdierer

入口有奇数个1: $S=1$
入口有至少2个1: $C_{out} = 1$



3 Eingänge: A, B, Carry In

2 Ausgänge: Summenbit S, Carry Out

Summenbit: $S = A \oplus B \oplus C_{in}$

Carry Out: $C_{out} = (A \oplus B)\cdot C_{in} + A\cdot B$

Generate: $G = A\cdot B$

Propagate: $P = A \oplus B$

→ $S = P \oplus C_{in}$ / $C_{out} = P\cdot C_{in} + G$

A	B	C_{in}	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

! Die Konsequenz von P=1 beim RCA:
P=1 gilt $C_{out} = C_{in}$, somit wird der längste logische Pfad sensibilisiert.

→ Verzögerungszeiten:

$t_{A,B\to S} = 2t_{XOR}$, $t_{cin\to S} = t_{XOR}$

$t_{cin\to cout} = t_{AND} + t_{OR}$, $t_{A,B\to Cout} = \begin{cases} t_{AND} + t_{OR}, & C_{in} = 0 \\ t_{XOR} + t_{AND} + t_{OR}, & C_{in} = 1 \end{cases}$

Ripple - Carry - Adder

— 输入: n Bit ; 输出: n+1 Bit



→ Verzögerungszeit: 找 längste Pfad mit max. 延迟时间

1. 0-ter Volladdierer: $A, B \to C_{out}$
2. Mittlere Volladdierer: $C_{in} \to C_{out}$
3. letzter Volladdierer: $C_{in} \to S$ oder $C_{in} \to C_{out}$ [jenachdem welches länger ist]

→ $t_{logic,max} = t_{A,B\to C_{out}} + (n-2)\, t_{C_{in}\to C_{out}} + \max(t_{C_{in}\to S}, t_{C_{in}\to C_{out}})$

Sequentielle Schaltungen

Latch: pegelgesteuert
Flip-Flop: flankegesteuert

Speicherbauteile

Register



Um den Wert zu ändern benötigt es noch einen Steuereingang:



$x = 1$: $\bar{Q}$ –▷o– Q
$x = 0$: V_{DD} — Q = "1"

Set-Reset-Latch



$\bar{S} = 0$ [set] → $Q = 1$
$\bar{R} = 0$ [reset] → $Q = 0$

inkonsistenter Ausgang:

$\bar{R} = \bar{S} = 0 \to Q = \bar{Q} = 1$

Schaltsymbol:



enable-Latch



Enable-Signal e:

e	Q	
1	D	→ Q übernimmt D
0	Q	→ Q hält Wertstabil

Schaltsymbol:



Flip-Flop



→

clk	Q
⌐↑	D
--	Q

→ t_{setup}: ↑ 前的时间, die der Eingang D stabil sein muss

t_{hold}: ↑ 后的时间, die der Eingang D stabil sein muss

t_{c2q}: ↑ 后的时间, bis der Ausgang Q 1 ist

→ Zeitbedingungen: Setup: $t_{clk} \geq t_{c2q}(前) + t_{logic,max} + t_{setup}(后)$

Hold: $t_{hold}(后) \leq t_{c2q}(前) + t_{logic,min}$

→ Nehmen Sie zu ... (对…评价):
Setup / Holdzeit - Bedingungen 是否符合, somit Schaltung nicht ohne Zeitverletzung betriebbar

→ Zeitbedingung nicht erfüllt

① Schaltungen verändern

- Holdzeit: $t_{logic,min}$ ↗
  1) langsamer Gatter
  2) Dummy Gatter: (不改变结果)
  –◻&– (verunden 自己), –▷o–▷o–
- Setupzeit: $t_{logic,max}$ ↘
  1) f ↓, t_{clk} ↗
  2) Pipeline
  3) schneller Register: t_{c2q} ↓
  4) schneller Gatter

② Piplining

1) 原因: $t_{logic,max}$ ↓, f ↗, 符合 Setupbedingung

2) 方法: 最好将 $t_{logic,max}$ 对半分，需保证别的 t_{logic} 不会因此变得更大，同时 $t_{logic,min}$ 不会变小到不符合 t_{hold} (可能要 Dummy Gatter)

3) 选 Piplining: ① 首先看谁的 $t_{logic,max}$ 更小，若一样，看② ② 看谁的 Eingangsbit 更少，选少的（注意二选一）

→ Latenz: # Stufe · t_{clk} (越小越好) ns

→ Durchsatz: # Ausgangsbit · f_{max} (越大越好) Mbit

③ Parallel Processing

好处: doppelte Durchsatz
gleiche Latenz

坏处: mehr als doppelte Logik
$clk_0 = 2\, clk_1$, $clk_1 = \overline{clk_2}$

→ Gatter 的入口一定要在同一个 Register 上，否则 falsch，套话:
__ - Gatter mit __ und __ als Eingänge. Falsche Ergebnisse, da Eingänge verschiedener Zeitpunkte vermischt werden.

→ längste logische Pfad 的意义: Bei synchronen seq. Schaltungen müssen spätestens zur steigenden Taktflanke (etwas zuvor - t_{setup}) die Ergebnisse vorliegen

$t_{logic,max}$ gibt an, wann das späteste Ergebnis anliegt.

→ ohne Berechnung 推测有 HA 的电路是否比有VA的电路更符合 Zeitbedingung: vermutlich schon, da im HA kürzere Pfade als im VA sind.

Zustandsautomaten FSM (Finite State Machine)

Moore - Automaten

→ Ausgänge 只与 aktuelle Zustand 有关





Mealy-Automaten

→ **Ausgänge** 与 { **aktuelle Zustand** / **Eingänge** } 有关





Pipelining 补充

→ **Piplining 对 Latenz 和 Durchsatz 的影响:**

Latenz ↗ : da n-Mal so viele Stufen. aber nicht n-Mal höhere Frequenz aufgrund von t_{c2q} und t_{setup}. **Durchsatz ↗ :** da höhere Frequenz.

→ ↓ Register 和 Pipeling 间的 Versorgungsspannung:

条件: $Slack = t_{clk} - t_{c2q} - t_{logic,max} - t_{setup} > 0$

→ $t_{pd} \propto \frac{1}{V_{dd} - V_{th}}$ (t_{pd} : $t_{logic, max}$)

Halbleiter

	Isolator	Metall	undotiert	N-Typ	P-Typ
Ladungsträger	Keine	e^-	e^-/e^+	e^-	e^+
Leitfähigkeit	Keine	Sehr hoch	$\propto T$	Hoch	Mittel

MOSFET : Metal Oxide Semiconductor Field Effekt Transistor



Beispiel: n-Mos

$V_{Pinch-Off} = V_{GS} - V_{th}$

NMOS



n+: Stark n-dotiert
P : Schwach p-dodiert

Sperrschicht und schwach dotietes p-Gebiet vehindern Leitung des Transistors

Anlegen einer Spannung U_{GS} bildet leitenden n-Kanal
⇒ Transistor leitet





U_{th} Threshold-Spannung: mindetst Spannung von U_{GS}, sodass sich ein n-Kanal bildet.



Berechnung von I_d für die verschiedenen Bereich:

$$I_d = \begin{cases} 0 & , U_{GS}-U_{th} \leq 0 \\ \beta\left[(U_{GS}-U_{th})U_{DS} - \frac{1}{2}U_{DS}^2\right] & , 0 \leq U_{GS}-U_{th} \geq U_{DS} \\ \frac{1}{2}\beta(U_{GS}-U_{th})^2 & , U_{DS} \geq U_{GS}-U_{th} \geq 0 \end{cases}$$

Sperrbereich I
linearer Bereich II
Sättigungsbereich III





PMOS







$$I_d = \begin{cases} 0 & , U_{GS}-U_{th} \geq 0 \\ -\beta\left[(U_{GS}-U_{th})U_{DS} - \frac{1}{2}U_{DS}^2\right] & , 0 \geq U_{GS}-U_{th} \leq U_{DS} \\ -\frac{1}{2}\beta(U_{GS}-U_{th})^2 & , U_{DS} \leq U_{GS}-U_{th} \leq 0 \end{cases}$$

Sperrbereich I
linearer Bereich II
Sättigungsbereich III







为什么 bei V_{GS}=0V sperrt: An den Übergängen von Source und Substrat sowie Drain und Substrat bilden sich Raumladungszonen, da die freien Löcher im Substrat mit den freien Elektronen in Source / Drain rekombinieren. Diese RLZ verursachen gegenseitige Dioden ⇒ kein Stromfluss in jegliche Richtung.





绿线: 表示点不在曲线上
→ Grund: Der Kanal ist nicht abgeschnürt. Die Eingangskennlinie gibt aber den Maximalstrom an, womit der Punkt nicht auf der Linie liegen kann.

$U_{Pinch-off} = U_{GS} - U_{th} \leq U_{DS}$



Abbildung 7: Ausgangskennlinien

kein vollständig ausgebildeter Kanal → Sättigungsbereich

Gatteraufbau



	$U_{DS}, U_{GS}, V_{th}, I_D$	Source an	Leerlauf
pMOS	≤ 0	VDD höheres Potenzial	leitet A=0
nMOS	≥ 0	GND niedrigeres Potenzial	sperrt B=0

NOT-Gatter



NAND-Gatter



NOR-Gatter



4 Regeln zum CMOS Gatterentwurf

1. Pull-up Netzwerk nur aus PMOS

   Pull-down Netzwerk nur aus NMOS

2. 0→1: NMOS 导通 ; 1→0: PMOS 导通
3. nMOS: and 串, or 并
4. CMOS Gatter sind immer invertierend

Dimensionierung

→ Designparameter: W, L

↳ für digitale Schaltung: $L = W = L_{min}$

→ Technologieparameter:

Beweglichkeit: $\mu_n \approx 1{,}5 \sim 3{,}5\, \mu_p$

kleinste Strukturgröße: L_{min}

Oxid Dielektrikun / Dicke: ε_{ox}, t_{ox}

→ Steilheit: $\beta_n = K'_n \frac{W}{L}$ mit $K'_n = \frac{\mu_n \varepsilon_{ox} \varepsilon_0}{t_{ox}}$

→ Verzögerung: $t_{pHL} \propto \frac{C_L\, t_{ox}\, L_p}{W_p \mu_p \varepsilon_{ox} (V_{DD} - |V_{th}|)}$

Steigend mit: Kapazitiver Last, Oxiddicke, Kanallänge, Schwellspannung
Sinkend mit: Kanalweite, Ladungsträger Beweglichkeit, Oxyd Dielektrizität, Versorgungsspannung.

Verlustleistung

$V_{DD} \nearrow$: $P_{stat} \nearrow$
$V_{th} \nearrow$: $P_{stat} \downarrow$

→ Gesamtverlustleistung: $P = P_{stat} + P_{dyn}$

→ dynamische Verlustleistung: $P_{dyn} = P_{cap} + P_{short}$

→ kapazitive Verlustleistung: $\underbrace{P_{cap}}_{\text{双曲线}} = \alpha_{01} \cdot \underset{\text{MHz}}{f} \cdot \overset{\text{pF}}{C_L}\, \underset{\text{V}}{V_{DD}^2}$ [mW] (1 μF = 10^6 pF)

→ Kurzschluss Verlustleistung: $P_{short} = \alpha_{01} \cdot f \cdot \beta_n T\, (V_{DD} - 2V_{tn})^3$

→ Schalthäufigkeit: $\alpha_{0\to1} = \frac{\#\ 0\to1\ \text{的变化}}{\text{关注的时间段} \div T\ (\text{周期})}$

→ Schalthäufigkeit (periodisch): $\alpha = \frac{f_{switch}}{f_{clk}}$

技巧

1.

	Worst case	Best case
t_{LH}:	$R_{on,p} = nR_p$	$R_{on,p} = nR_p$
t_{HL}:	$R_{on,n} = R_n$	$R_{on,n} = \frac{1}{n} R_n$

2. symmetrisch Schaltverfahren:

   $R_{HL} = R_{LH}$, $R_{on,p/n} \propto \frac{1}{\beta_{n,p}}$, $\beta_{n,p} = K'_{n,p} \cdot \frac{W_{n,p}}{L_{n,p}}$

   求W与L的关系：让小的 $W_{pn} = L_{min}$，从而得出大的

3. 从图中判断是否为nMOS: ① Substrat dotiert p
   ② Drain / Source dotiert n
   ③ besteht aus Elektoren

4. $t_{pd_{LH}}$, $t_{pd_{HL}}$: 50% } 纵坐标为 %
   t_{LH} (t_{an}), t_{HL} (t_{ab}): 10% - 90%

5. 为什么在CMOS Inverter中会出现KS电流:

   Leitender Bereich (Sättigung / Linear) von nMOS und PMOS überlappt in VTC; somit bei nicht unendlich steiler Eingangsflanke zwischenzeitlich Pull-Down und Pull-Up leitend.



Eingang x: 0 → 1
Ausgang Y: 1 → 0
I_C: Entladenstrom
I_Q: KS-Strom



Eingang x: 1 → 0
Ausgang Y: 0 → 1
I_C: Ladenstrom (看出0)
I_Q: KS-Strom

6. 为什么 nMOS — Pulldown, pMOS — Pullup: pMOS guter Pull up (starke EINS) nMOS guter Pull down (starke NULL). sonst immer Vth als Problem.

7. 不是CMOS-Schaltung的原因: Pull-Up und Pull-Down Netzwerk sind nicht dual zueinander. → KS

8. PMOS为1→0的放电，NMOS为0→1的充电。若PMOS的Transistor比NMOS多，则放电时间>充电时间，则在最后的CMOS-Inverter会导致KS-Verleistung，相当于Ausgang Y在充电状态。

9. $t_{pd} \propto \frac{1}{V_{dd} - V_{th}}$



10. die Verteilung der freien Ladungsträger im PMOS für $V_{GS} = 0$ V und $V_{DS} = 0$ V:

∵ Raumladungszonen sind entgegengesetzte Dioden und verhindert somit Stromfluss, ∴ 此时处于 Sperrbereich



→ an den Grenzflächen der Dotierregionen 发生 } Rekombination，现象解释: Bei der Rekombination wandern Elektoren zu den Löchern, wodurch im n-Substrat positive Atomrümpfe zurückbleiben und im p-Bereich negative Ladungen entstehen. Dies führt zu einer Raumladungszone.

→ V_{GS} 减至 Vdd，则: Substrat und Gate können als Plattenkondensator approximiert werden

11. $t_{pd} \propto R_0 \cdot C_L$, $t_{pd} \propto \frac{C_L}{V_{DD} - |V_T|}$, $t_{pd} \propto \frac{1}{K'}$, $t_{pd} \propto \frac{1}{\beta} \cdot \frac{C_L}{V_{DD} - |V_{th}|}$

12. $R_{on} \propto \frac{1}{\beta}$, $R = \frac{1}{\beta(|V_{gs}| - |V_{th}|)}$, $R \propto \frac{1}{R_{on}}$

13. „MOS": Schichtung der Materiallen (Metall - Gate; Oxid - Isolator; Halbleiter - Kanal)
„FET": Ein Feldeffekt sorgt für den leitenden Kanal

14. 为什么CMOS-Gatter有 P_{cap} P_{short}: Lastkapazitäten müssen für Signalwechsel entund geladen werden. Beim Wechsel des Ausgangswertes kurzzeitig Pullup- und Pulldown-Netzwerk gleichzeitig leiten, da das Eingangssignal endlich steile Flanken aufweist.

15.

Vorteile Moore
- Kein kombinatorischer Pfad von Eingängen zu Ausgängen
- Wichtig für Begrenzung der Logiktiefe in sequentiellen Schaltwerken, insb. bei Verkettung

Nachteile
- Hohe Anzahl an Zuständen

Vorteile Mealy
- Weniger Zustände
- Übersichtliche Beschreibung
- Allgemeinster Fall einer FSM

Nachteile
- Lange kombinatorische Pfade bei Verkettung
- in der Praxis zu vermeiden

$1\,\text{MHz} \cdot 1\,\text{ns} = 10^3$