1 MMIX-Befehle

Laden aus Speicher

Befehl	Operanden	Name/Aktion	Definition
LDB	$X,$Y,$Z	Load byte	$\$X \leftarrow s'_{64}(s(M_1[u(\$Y)+u(\$Z)]))$
	$X,$Y,Z	Load byte immediate	$\$X \leftarrow s'_{64}(s(M_1[u(\$Y)+u(Z)]))$
LDBU	$X,$Y,$Z	Load byte unsigned	$\$X \leftarrow u'_{64}(u(M_1[u(\$Y)+u(\$Z)]))$
	$X,$Y,Z	Load byte uns. immed.	$\$X \leftarrow u'_{64}(u(M_1[u(\$Y)+u(Z)]))$
LDW	$X,$Y,$Z	Load wyde	$\$X \leftarrow s'_{64}(s(M_2[u(\$Y)+u(\$Z)]))$
	$X,$Y,Z	Load wyde immediate	$\$X \leftarrow s'_{64}(s(M_2[u(\$Y)+u(Z)]))$
LDWU	$X,$Y,$Z	Load wyde unsigned	$\$X \leftarrow u'_{64}(u(M_2[u(\$Y)+u(\$Z)]))$
	$X,$Y,Z	Load wyde uns. immed.	$\$X \leftarrow u'_{64}(u(M_2[u(\$Y)+u(Z)]))$
LDT	$X,$Y,$Z	Load tetra	$\$X \leftarrow s'_{64}(s(M_4[u(\$Y)+u(\$Z)]))$
	$X,$Y,Z	Load tetra immediate	$\$X \leftarrow s'_{64}(s(M_4[u(\$Y)+u(Z)]))$
LDTU	$X,$Y,$Z	Load tetra unsigned	$\$X \leftarrow u'_{64}(u(M_4[u(\$Y)+u(\$Z)]))$
	$X,$Y,Z	Load tetra uns. immed.	$\$X \leftarrow u'_{64}(u(M_4[u(\$Y)+u(Z)]))$
LDO	$X,$Y,$Z	Load octa	$\$X \leftarrow M_8[u(\$Y)+u(\$Z)]$
	$X,$Y,Z	Load octa immediate	$\$X \leftarrow M_8[u(\$Y)+u(Z)]$
LDOU	$X,$Y,$Z	Load octa unsigned	$\$X \leftarrow M_8[u(\$Y)+u(\$Z)]$
	$X,$Y,Z	Load octa uns. immed.	$\$X \leftarrow M_8[u(\$Y)+u(Z)]$

Schieben

Befehl	Operanden	Name/Aktion	Definition
SL	$X,$Y,$Z	Shift left; with overflow	$\$X \leftarrow u'_{64}(\,u(\$Y \ll u(\$Z))\,)$ $u(\$Y)\cdot 2^{u(\$Z)} \geq 2^{64} \Rightarrow$ $rA \leftarrow rA \mid u'_{64}(2^5)$
	$X,$Y,Z	Shift left immediate; with ovf.	$\$X \leftarrow u'_{64}(\,u(\$Y \ll u(Z))\,)$ $u(\$Y)\cdot 2^{u(Z)} \geq 2^{64} \Rightarrow$ $rA \leftarrow rA \mid u'_{64}(2^5)$
SLU	$X,$Y,$Z	Shift left uns., no overflow	$\$X \leftarrow u'_{64}(\,u(\$Y \ll u(\$Z))\,)$
	$X,$Y,Z	Shift left uns. immed.; no ovf.	$\$X \leftarrow u'_{64}(\,u(\$Y \ll u(Z))\,)$
SR	$X,$Y,$Z	Shift right; fill with sign	$\$X \leftarrow \$Y \gg^s u(\$Z)$
	$X,$Y,Z	Shift right imm.; fill with sign	$\$X \leftarrow \$Y \gg^s u(Z)$
SRU	$X,$Y,$Z	Shift right unsigned; fill with 0	$\$X \leftarrow \$Y \gg^u u(\$Z)$
	$X,$Y,Z	Shift right uns. imm.; fill w. 0	$\$X \leftarrow \$Y \gg^u u(Z)$

Schreiben in Speicher

Befehl	Operanden	Name/Aktion	Definition
STB	$X,$Y,$Z	Store byte; with overflow	$M_1[u(\$Y)+u(\$Z)] \leftarrow (\$X)_{7\ldots0}$ $s(\$X) \geq 2^7 \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$ $s(\$X) < -2^7 \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$
	$X,$Y,Z	Store byte immed.; ovf.	$M_1[u(\$Y)+u(Z)] \leftarrow (\$X)_{7\ldots0}$ $s(\$X) \geq 2^7 \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$ $s(\$X) < -2^7 \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$
STBU	$X,$Y,$Z	Store byte unsigned	$M_1[u(\$Y)+u(Z)] \leftarrow (\$X)_{7\ldots0}$
	$X,$Y,Z	Store byte uns. imm.	$M_1[u(\$Y)+u(Z)] \leftarrow (\$X)_{7\ldots0}$
STW	$X,$Y,$Z	Store wyde; with overflow	$M_2[u(\$Y)+u(Z)] \leftarrow (\$X)_{15\ldots0}$ $s(\$X) \geq 2^{15} \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$ $s(\$X) < -2^{15} \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$
	$X,$Y,Z	Store wyde immed.; ovf.	$M_2[u(\$Y)+u(Z)] \leftarrow (\$X)_{15\ldots0}$ $s(\$X) \geq 2^{15} \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$ $s(\$X) < -2^{15} \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$
STWU	$X,$Y,$Z	Store wyde unsigned	$M_2[u(\$Y)+u(Z)] \leftarrow (\$X)_{15\ldots0}$
	$X,$Y,Z	Store wyde uns. imm.	$M_2[u(\$Y)+u(Z)] \leftarrow (\$X)_{15\ldots0}$
STT	$X,$Y,$Z	Store tetra; with overflow	$M_4[u(\$Y)+u(Z)] \leftarrow (\$X)_{31\ldots0}$ $s(\$X) \geq 2^{31} \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$ $s(\$X) < -2^{31} \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$
	$X,$Y,Z	Store tetra immed.; ovf.	$M_4[u(\$Y)+u(Z)] \leftarrow (\$X)_{31\ldots0}$ $s(\$X) \geq 2^{31} \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$ $s(\$X) < -2^{31} \Rightarrow rA \leftarrow rA \mid u'_{64}(2^6)$
STTU	$X,$Y,$Z	Store byte unsigned	$M_4[u(\$Y)+u(Z)] \leftarrow (\$X)_{31\ldots0}$
	$X,$Y,Z	Store byte uns. imm.	$M_4[u(\$Y)+u(Z)] \leftarrow (\$X)_{31\ldots0}$
STO	$X,$Y,$Z	Store octa	$M_8[u(\$Y)+u(Z)] \leftarrow \$X$
	$X,$Y,Z	Store octa immediate	$M_8[u(\$Y)+u(Z)] \leftarrow \$X$
STOU	$X,$Y,$Z	Store octa unsigned	$M_8[u(\$Y)+u(Z)] \leftarrow \$X$
	$X,$Y,Z	Store octa uns. imm.	$M_8[u(\$Y)+u(Z)] \leftarrow \$X$

Marken auflösen/Adressen laden

LDA	$X,$Y,$Z	Get address (absolute)	$\$X \leftarrow u'_{64}(u(\$Y)+u(\$Z))$
	$X,$Y,Z	Get address immed. (absolute)	$\$X \leftarrow u'_{64}(u(\$Y)+u(Z))$
GETA	$X,YZ	Get address (relativ)	$\$X \leftarrow u'_{64}(u(@)+4\cdot s(YZ))$

Arithmetische Befehle (Festkomma)

Befehl	Operanden	Name/Aktion	Definition
ADD	$X,$Y,$Z	Add; signed, with overflow	$\$X \leftarrow s'_{64}(s(\$Y)+s(\$Z))$ $(s(\$Y)+s(\$Z)<-2^{63})\ \|\|$ $(s(\$Y)+s(\$Z)\geq 2^{63}) \Rightarrow$ $rA \leftarrow rA \| u'_{64}(2^5)$
	$X,$Y,Z	Add immediate; signed, with overflow	$\$X \leftarrow s'_{64}(s(\$Y)+u(Z))$ $(s(\$Y)+s(Z)<-2^{63})\ \|\|$ $(s(\$Y)+s(Z)\geq 2^{63}) \Rightarrow$ $rA \leftarrow rA \| u'_{64}(2^5)$
ADDU	$X,$Y,$Z	Add unsigned; no overflow	$\$X \leftarrow u'_{64}(u(\$Y)+u(\$Z))$
	$X,$Y,Z	Add unsigned; no overflow	$\$X \leftarrow u'_{64}(u(\$Y)+u(Z))$
SUB	$X,$Y,$Z	Subtract; signed, with overflow	$\$X \leftarrow s'_{64}(s(\$Y)-s(\$Z))$ $(s(\$Y)-s(\$Z)<-2^{63})\ \|\|$ $(s(\$Y)-s(\$Z)\geq 2^{63}) \Rightarrow$ $rA \leftarrow rA \| u'_{64}(2^5)$
	$X,$Y,Z	Subtract immediate; signed, with overflow	$\$X \leftarrow s'_{64}(s(\$Y)-u(Z))$ $(s(\$Y)-s(Z)<-2^{63})\ \|\|$ $(s(\$Y)-s(Z)\geq 2^{63}) \Rightarrow$ $rA \leftarrow rA \| u'_{64}(2^5)$
SUBU	$X,$Y,$Z	Subtract unsigned; no overflow	$\$X \leftarrow u'_{64}(u(\$Y)-u(\$Z))$
	$X,$Y,Z	Subtract unsigned immed.; no ovf.	$\$X \leftarrow u'_{64}(u(\$Y)-u(Z))$
NEG	$X,Y,$Z	Negate; signed, with overflow	$\$X \leftarrow s'_{64}(u(Y)-s(\$Z))$ $u(Y)-s(\$Z\geq 2^{63}) \Rightarrow$ $rA \leftarrow rA \| u'_{64}(2^5)$
	$X,Y,Z	Negate immediate; signed, with overflow	$\$X \leftarrow s'_{64}(u(Y)-s(Z))$
NEGU	$X,Y,$Z	Negate unsigned; no overflow	$\$X \leftarrow s'_{64}(u(Y)-s(\$Z))$
	$X,Y,Z	Negate unsigned immed.; no overflow	$\$X \leftarrow s'_{64}(u(Y)-u(Z))$
MUL	$X,$Y,$Z	Multiply; signed, with overflow	$\$X \leftarrow s'_{64}(s(\$Y)\cdot s(\$Z))$
	$X,$Y,Z	Multiply immediate; signed, with ovf.	$\$X \leftarrow s'_{64}(s(\$Y)\cdot u(Z))$
MULU	$X,$Y,$Z	Multiply unsigned; $rH \leftarrow (\$Y\cdot\$Z)_{127\ldots64}$	$rH\$X \leftarrow u'_{128}(u(\$Y)\cdot u(\$Z))$
	$X,$Y,Z	Multiply uns. imm.; $rH \leftarrow (\$Y\cdot Z)_{127\ldots64}$	$rH\$X \leftarrow u'_{128}(u(\$Y)\cdot u(Z))$
DIV	$X,$Y,$Z	Divide; signed, with overflow (case $Z $\neq$ 0)	$\$X \leftarrow s'_{64}(\lfloor s(\$Y)/s(\$Z)\rfloor)$ $rR \leftarrow s'_{64}(\, s(\$Y)\,\%\, s(\$Z)\,)$
	$X,$Y,Z	Divide immediate; signed, with ovf. (case $Z = 0)	$\$X \leftarrow u'_{64}(0)$ $rR \leftarrow \$Y$
DIVU	$X,$Y,$Z	Divide unsigned; no overflow; (case $u(\$Z) > u(rD)$)	$\$X \leftarrow u'_{128}(\lfloor u(rD\$Y)/u(\$Z)\rfloor)$ $rR \leftarrow u'_{128}(\, u(rD\$Y)\,\%\, u(\$Z)\,)$
		Divide unsigned; no overflow; no overflow (case $u(\$Z) \leq u(rD)$)	$\$X \leftarrow rD$ $rR \leftarrow \$Y$
	$X,$Y,Z	Divide unsigned immediate; no overflow; (case $u(Z) > u(rD)$)	$\$X \leftarrow u'_{128}(\lfloor u(rD\$Y)/u(Z)\rfloor)$ $rR \leftarrow u'_{128}(\, u(rD\$Y)\,\%\, u(Z)\,)$
		Divide unsigned immedediate; no overflow (case $u(Z) \leq u(rD)$)	$\$X \leftarrow rD$ $rR \leftarrow \$Y$

Arithmetische Befehle (Gleitkomma)

Befehl	Operanden	Name/Aktion	Definition
FADD	$X,$Y,$Z	Floating point add	$\$X \leftarrow f'_{64}(\, f_{64}(\$Y)+f_{64}(\$Z)\,)$
FSUB	$X,$Y,$Z	Floating point subtract	$\$X \leftarrow f'_{64}(\, f_{64}(\$Y)-f_{64}(\$Z)\,)$
FMUL	$X,$Y,$Z	Floating point multiplication	$\$X \leftarrow f'_{64}(\, f_{64}(\$Y)\cdot f_{64}(\$Z)\,)$
FDIV	$X,$Y,$Z	Floating point divide	$\$X \leftarrow f'_{64}(\, f_{64}(\$Y)/f_{64}(\$Z)\,)$
FSQRT	$X,$Z	Square root	$\$X \leftarrow f'_{64}(\, \sqrt{f_{64}(\$Z)}\,)$

Umwandlung Festkomma <-> Gleitkomma

FLOT	$X,$Z	Convert fixed to floating	$\$X \leftarrow f'_{64}(\, s(\$Z)\,)$
	$X,Z	Conv. fixed to float. imm.	$\$X \leftarrow f'_{64}(\, u(Z)\,)$
FLOTU	$X,$Z	Conv. uns. fixed to floating	$\$X \leftarrow f'_{64}(\, u(\$Z)\,)$
	$X,Z	Conv. uns. fixed to float. imm.	$\$X \leftarrow f'_{64}(\, u(Z)\,)$
FIX	$X,$Z	Convert floating to fixed with overflow	$\$X \leftarrow s'_{64}(\, r(\, f_{64}(\$Z)\,)\,)$ $f_{64}(\$Z) < -2^{63} \Rightarrow rA \leftarrow rA \| u'_{64}(2^5)$ $f_{64}(\$Z) > 2^{63}-1 \Rightarrow rA \leftarrow rA \| u'_{64}(2^5)$
FIXU	$X,$Z	Convert floating to fixed without overflow	$\$X \leftarrow s'_{64}(\, r(\, f_{64}(\$Z)\,)\,)$

Spezialregister

GET	$X,Z	Get value of special purpose register	$\$X \leftarrow r[Z]$
PUT	X,$Z	Put value to special purpose register	$r[X] \leftarrow \$Z$
	X,Z	Put immed. value to spec. purp. reg.	$r[X] \leftarrow u'_{64}(u(Z))$

Logische Operationen

Befehl	Operanden	Name/Aktion	Definition
AND	$X,$Y,$Z	Bitwise AND	$X ← $Y & $Z
	$X,$Y,Z	Bitwise AND immediate	$X ← $Y & $u'_{64}(u(Z))$
ANDN	$X,$Y,$Z	Bitwise AND NOT	$X ← $Y & ∼ $Z
	$X,$Y,Z	Bitww AND NOT immed.	$X ← $Y & ∼ $u'_{64}(u(Z))$
ANDNL	$X,YZ	Bitw. AND NOT low wyde	$X ← $X & ∼ $u'_{64}(u(YZ))$
ANDNML	$X,YZ	Bw. AND NOT med. l. wd.	$X ← $X & ∼ ($u'_{64}(u(YZ))$ ≪ 16)
ANDNMH	$X,YZ	Bw. AND NOT med. h. wd.	$X ← $X & ∼ ($u'_{64}(u(YZ))$ ≪ 32)
ANDNH	$X,YZ	Bw. AND NOT high wyde	$X ← $X & ∼ ($u'_{64}(u(YZ))$ ≪ 48)
NAND	$X,$Y,$Z	Bitwise NOT AND	$X ← ∼ ($Y & $Z)
	$X,$Y,Z	Bitwise NOT AND immed.	$X ← ∼ ($Y & $u'_{64}(u(Z))$)
OR	$X,$Y,$Z	Bitwise OR	$X ← $Y | $Z
	$X,$Y,Z	Bitwise OR immediate	$X ← $Y | $u'_{64}(u(Z))$
ORL	$X,YZ	Bitwise OR low wyde	$X ← $X | $u'_{64}(u(YZ))$
ORML	$X,YZ	Bitw. OR med. low wyde	$X ← $X \| ($u'_{64}(u(YZ))$ ≪ 16)
ORMH	$X,YZ	Bitw. OR med. high wyde	$X ← $X \| ($u'_{64}(u(YZ))$ ≪ 32)
ORH	$X,YZ	Bitwise OR high wyde	$X ← $X \| ($u'_{64}(u(YZ))$ ≪ 48)
ORN	$X,$Y,$Z	Bitwise OR NOT	$X ← $Y | ∼ $Z
	$X,$Y,Z	Bitwise OR NOT immediate	$X ← $Y | ∼ $u'_{64}(u(Z))$
NOR	$X,$Y,$Z	Bitwise NOT OR	$X ← ∼ ($Y | $Z)
	$X,$Y,Z	Bitwise NOT OR immediate	$X ← ∼ ($Y | $u'_{64}(u(Z))$)
XOR	$X,$Y,$Z	Bitwise XOR	$X ← $Y ⊗ $Z
	$X,$Y,Z	Bitwise XOR immediate	$X ← $Y ⊗ $u'_{64}(u(Z))$
NXOR	$X,$Y,$Z	Bitwise NOT XOR	$X ← ∼ ($Y ⊗ $Z)
	$X,$Y,Z	Bitw. NOT XOR immediate	$X ← ∼ ($Y ⊗ $u'_{64}(u(Z))$)

Funktionsaufruf

Befehl	Operanden	Name/Aktion	Definition
GO	$X,$Y,$Z	Go to location	$X ← $u'_{64}(u(@) + 4)$; @ ← $u'_{64}(u($Y) + u($Z))$
	$X,$Y,Z	Go to location immediate	$X ← $u'_{64}(u(@) + 4)$; @ ← $u'_{64}(u($Y) + u(Z))$

Verzweigungen

Befehl	Operanden	Name/Aktion	Definition
JMP	XYZ	Jump	@ ← $u'_{64}(u(@) + 4 · s(XYZ))$
BZ	$X,YZ	Branch if zero	$s($X) = 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
PBZ	$X,YZ	Probable br. if zero	$s($X) = 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
BNZ	$X,YZ	Branch if nonzero	$s($X) ≠ 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
PBNZ	$X,YZ	Prob. br. if nonzero	$s($X) ≠ 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
BN	$X,YZ	Branch if negative	$s($X) < 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
PBN	$X,YZ	Prob. br. if negative	$s($X) < 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
BNN	$X,YZ	Branch if nonneg.	$s($X) ≥ 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
PBNN	$X,YZ	Prob. br. if nonneg.	$s($X) ≥ 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
BP	$X,YZ	Branch if positive	$s($X) > 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
PBP	$X,YZ	Prob. br. if positive	$s($X) > 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
BNP	$X,YZ	Branch if nonpositive	$s($X) ≤ 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
PBNP	$X,YZ	Prob. br. if nonpos.	$s($X) ≤ 0 ⇒$ @ ← $u'_{64}(u(@) + 4 · s(YZ))$
BEV	$X,YZ	Branch if even	$s($X) \% 2 = 0 ⇒$ @ ← $u'_{64}(u(@)+4·s(YZ))$
PBEV	$X,YZ	Prob. branch if even	$s($X) \% 2 = 0 ⇒$ @ ← $u'_{64}(u(@)+4·s(YZ))$
BOD	$X,YZ	Branch if odd	$s($X) \% 2 = 1 ⇒$ @ ← $u'_{64}(u(@)+4·s(YZ))$
PBOD	$X,YZ	Prob. branch if odd	$s($X) \% 2 = 1 ⇒$ @ ← $u'_{64}(u(@)+4·s(YZ))$

Direktoperanden

SETL	$X,YZ	Set to low wyde	$X ← $u'_{64}(u(YZ))$
SETML	$X,YZ	Set to med. low wyde	$X ← $u'_{64}(u(YZ ≪ 16))$
SETMH	$X,YZ	Set to med. high wyde	$X ← $u'_{64}(u(YZ ≪ 32))$
SETH	$X,YZ	Set to high wyde	$X ← $u'_{64}(u((YZ ≪ 48))$
INCL	$X,YZ	Increase by low wyde	$X ← $u'_{64}(u($X) + u(YZ))$
INCML	$X,YZ	Inc. by med. low wyde	$X ← $u'_{64}(u($X) + u(YZ ≪ 16))$
INCMH	$X,YZ	Inc. by med. high wyde	$X ← $u'_{64}(u($X) + u(YZ ≪ 32))$
INCH	$X,YZ	Increase by high wyde	$X ← $u'_{64}(u($X) + u(YZ ≪ 48))$

Assembler und Loader-Befehle:

IS - Register umbenennen

GREG - Globales Register anlegen

LOC - Einfügemarke setzen

BYTE - 8 Bit im Speicher anlegen
WYDE - 16 Bit im Speicher anlegen
TETRA - 32 Bit im Speicher anlagen
OCTA - 64 Bit im Speicher anlegen

@ - the place where we are at;
Bei Befehlen: aktueller Wert es Befehlszählers
Bei Loader-Befehlen: aktuelle Position der Einfügemarke

2 Mikrocontroller-Programmierung

2.1 Ein- und Ausgabe über Ports

- **DDRn** ist das sog. *Data Direction Register* für Port *n*. Die einzelnen Bits dieses Registers legen für den entsprechenden Pin i des Ports *n* fest, ob dieser als Eingang (Bit i in DDRn ist gelöscht, d.h. 0) oder als Ausgang (Bit i in DDRn ist gesetzt, d.h. 1) dienen soll.

Bit-Nr. i:	7	6	5	4	3	2	1	0
	DDRn7	DDRn6	DDRn5	DDRn4	DDRn3	DDRn2	DDRn1	DDRn0
Reset:	0	0	0	0	0	0	0	0

  - Ein gesetztes Bit i in Register DDRn konfiguriert Pin i des Ports n als Ausgang. Am entsprechenden Prozessor-Pin liegt dann der mit Bit i in Register PORTn ($n \in \{A, B, C, D\}$) spezifizierte Pegel (0 oder 1) an.
  - Ein gelöschtes Bit in DDRn konfiguriert den entsprechenden Pin als Eingang.
    - Ist das entsprechende Bit im PORTn-Register gelöscht, so ist der Eingang hochohmig (tristate).
    - Ist das entsprechende Bit im PORTn-Register gesetzt, so wird der Pin über einen Widerstand (5 - 50 k) auf High-Pegel gezogen.

- **PORTn** ist das sog. *Port Register* für Port *n*.

Bit-Nr. (i):	7	6	5	4	3	2	1	0
	PORTn7	PORTn6	PORTn5	PORTn4	PORTn3	PORTn2	PORTn1	PORTn0
Wert nach Reset:	0	0	0	0	0	0	0	0

  - Im Fall DDRni = 1 (Bit i des Ports n ist als *Ausgang* konfiguriert) wird über PORTni der Ausgangspegel (1 = High = 5 V; 0 = Low = 0 V) des entsprechenden Ausgangs-Pin des Prozessors festgelegt.

- Im Fall DDRni = 0 (Bit i des Ports n ist als *Eingang* konfiguriert) wird über PORTni für Bit i des Ports n festgelegt, ob der Pull-Up-Widerstand aktiviert wird (PORTni = 1) oder nicht (PORTni = 0).
  - Die **Aktivierung des Pull-Up-Widerstands** sorgt dafür, dass der entsprechende Pin über einen hohen Widerstand auf Vcc gezogen wird.
  - Ist der **Pull-Up-Widerstand nicht aktiviert**, liegt der Pin auf unbestimmtem Potential und muss durch externe Beschaltung (z.B. externer Pull-Up/Down-Widerstand) in einen sinnvollen Zustand gebracht werden.

- **PINn** ist das sog. *Pin-Register* für Port *n*. Aus dem Pin-Register lassen sich über die Bits PINni die Pegel (High/Low) auslesen, die am entsprechenden Pin anliegen.

Bit-Nr. (i):	7	6	5	4	3	2	1	0
	PINn7	PINn6	PINn5	PINn4	PINn3	PINn2	PINn1	PINn0
Wert nach Reset:	0	0	0	0	0	0	0	0

2.2 Interrupts allgemein

- **SREG** ist das Status-Register des Mikrocontrollers, über das Eigenschaften des Ergebnisses arithmetischer Operationen angezeigt wird: C = Carry, Z = Zero, N = Negative, V = Overflow, S = Sign, H = Half-Carry (BCD (Binary Coded Decimal)-Arithmetik). Das T-Bit wird als Operand für Bit-Operationen verwendet. Über das I-Bit können Interrupts global freigeschaltet werden.

Bit-Nr. (i):	7	6	5	4	3	2	1	0
	I	T	H	S	V	N	Z	C
Wert nach Reset:	0	0	0	0	0	0	0	0

1.3 Externe Interrupts

- **EIMSK** ist das sog. *External Interrupt Mask Register*, über das die externen Interrupts freigeschaltet werden können. Ein gesetztes Bit an Position i schaltet den externen Interrupt Nr. i frei. Es können auch mehrere externe Interrupts gleichzeitig freigeschaltet werden.

Bit-Nr. (i):	7	6	5	4	3	2	1	0
	-	-	-	-	-	INT2	INT1	INT0
Wert nach Reset:	0	0	0	0	0	0	0	0

- **EICRA** ist das sog. *External Interrupt Control Register A*. Es legt für jeden externen Interrupt n $\in$ {0, 1, 2} über die zwei Bits ISCn1 bzw. ISCn0 fest, ob
  - der Logikpegel 0 (Low) den Interrupt auslöst (00),
  - eine Pegel-*Änderung* den Interrupt auslöst (01),
  - ein fallender Pegel den Interrupt auslöst (10), oder
  - ein steigender Pegel den Interrupt auslöst (11)

Bit-Nr. (i):	7	6	5	4	3	2	1	0
	-	-	ISC21	ISC20	ISC11	ISC10	ISC01	ISC00
Wert nach Reset:	0	0	0	0	0	0	0	0

- **EIFR** ist das sog. *External Interrupt Flag Register*. Es zeigt für den externen Interrupts INT*n* über das Bit INTF*n* an, ob das entsprechende Interrupt-Ereignis (z.B. steigende/fallende Flanke) des entsprechenden externen Interrupts vorliegt (High-Pegel) oder nicht (Low-Pegel). Die ver-UND-ung dieser Bits mit dem I-Bit aus Register SREG und den entsprechenden Bits INT*n*, n $\in$ {2, 1, 0} im EIMSK-Register führt zu einem Sprung an die entsprechende Position der Interrupt-Vektor-Tabelle.

Bit-Nr. (i):	7	6	5	4	3	2	1	0
	-	-	-	-	-	INTF2	INTF1	INTF0
Wert nach Reset:	0	0	0	0	0	0	0	0

1.4 Timer-Interrupts

- **TIMSKn** mit n ∈ {0, 1, 2, 3} ist das Timer/Counter Interrupt Mask Register für Timer n. Hier kann über Bit 0 der Interrupt für den Timer-Überlauf freigeschaltet werden.
  - ICIE: Nur bei Timer 1 und 3 verfügbar; wird bei uns nicht verwendet
  - OCIEB: Bei uns nicht verwendet
  - OCIEA: Bei uns nicht verwendet
  - TOIE: Schaltet den Timer-Überlauf-Interrupt für Timer n frei.

Bit-Nr. (i):	7	6	5	4	3	2	1	0
	-	-	ICIE	-	-	OCIEB	OCIEA	TOIE
Wert nach Reset:	0	0	0	0	0	0	0	0

- **TCCRnB** mit n ∈ {0, 1, 2, 3} ist das Timer Counter Control Register B für Timer n. Die einzelnen Bits der TCCRnB-Register haben bei den beiden 8 Bit Timern teilweise andere Funktionen als bei den beiden 16 Bit Timern:

  TCCRnB bei 8 Bit Timern (n ∈ {0, 2}):

Bit-Nr. (i):	7	6	5	4	3	2	1	0
	FOC0A	FOC0B	-	-	WGMn2	CSn2	CSn1	CSn0
Wert nach Reset:	0	0	0	0	0	0	0	0

  TCCRnB bei 16 Bit Timern (n ∈ {1, 3}):

Bit-Nr. (i):	7	6	5	4	3	2	1	0
	ICNCn	ICESn	-	WGMn3	WGMn2	CSn2	CSn1	CSn0
Wert nach Reset:	0	0	0	0	0	0	0	0

  In beiden Fällen kann jedoch die Taktquelle (inkl. Prescaler) über die Bits 2, 1 und 0 eingestellt werden. Für die angegebenen Werte von [CSn2, CSn1, CSn0] ergeben sich folgende Einstellungen:

CSN2/1/0	TCCR0B	TCCR1/3B	TCCR2B
000	Timer gestoppt	Timer gestoppt	Timer gestoppt
001	clk	clk	clk
010	clk/8	clk/8	clk/8
011	clk/64	clk/64	clk/32
100	clk/256	clk/256	clk/64
101	clk/1024	clk/1024	clk/128
110	Fallende Flanke an ext. Pin T0	Fallende Flanke an ext. Pin T0	clk/256
111	Steigende Flanke an ext. Pin T0	Steigende Flanke an ext. Pin T0	clk/1024

- **TCNTn** mit n ∈ {0, 1, 2, 3} ist das Timer Counter Register für Timer n. Register TCNTn enthält den Zähl-Wert des Timers n, der beim Auftreten des ausgewählten Takt-Ereignisses verändert/erhöht wird. 16 Bit breite Register (n ∈ {1, 3}) setzen sich aus zwei 8 Bit breiten Registern TCNTnH und TCNTnL zusammen.