

# Zynq-7000 All Programmable SoC 概要

DS190 (v1.3) 2013 年 3 月 15 日

Preliminary 製品仕様

# Zynq-7000 All Programmable SoC の第 1 世代アーキテクチャ

Zynq $^{TM}$ -7000 ファミリは、ザイリンクスの All Programmable SoC アーキテクチャで構成されています。この製品は、豊富な機能を備えたデュアルコア ARM® Cortex $^{TM}$ -A9 ベースのプロセッシング システム (PS) とザイリンクスの 28nm プログラマブル ロジック (PL) を 1 つのデバイスに組み合わせたものです。PS は ARM Cortex-A9 CPU を中核として、オンチップ メモリ、外部メモリ インターフェイス、幅広い周辺接続インターフェイスを備えています。

# プロセッシング システム (PS)

# デュアルコア ARM® Cortex™-A9 ベースの アプリケーション プロセッサ ユニット (APU)

- 各 CPU につき 2.5DMIPS/MHz
- CPU 周波数: 最大 1GHz
- コヒーレンシを維持したマルチプロセッサをサポート
- ARMv7-A アーキテクチャ
  - TrustZone® セキュリティ
  - Thumb®-2 命令セット
- Jazelle® RCT 実行環境アーキテクチャ
- NEONTM メディア処理エンジン
- 単精度および倍精度のベクター浮動小数点ユニット (VFPU)
- CoreSight™ およびプログラム トレース マクロセル (PTM)
- タイマーと割り込み
  - 3 つのウォッチドッグ タイマー
  - 1つのグローバル タイマー
  - 2つのトリプル タイマー カウンター

#### キャッシュ

- 32KB、レベル1で4ウェイ(連想度)セットアソシアティブ方式の 命令/データキャッシュ(CPUごとに独立)
- 512KB、レベル 2 で 8 ウェイ セット アソシアティブ方式のキャッシュ (両方の CPU で共有)
- バイト パリティをサポート

# オンチップ メモリ

- オンチップ ブート ROM
- 256KB オンチップ RAM (OCM)
- バイト パリティをサポート

#### 外部メモリ インターフェイス

- マルチプロトコル ダイナミック メモリ コントローラー
- DDR3/DDR3L/DDR2/LPDDR2 メモリへの 16 ビットまたは 32 ビット インターフェイス
- 16 ビット モードで ECC をサポート
- シングル ランクの 8 ビット、16 ビット、または 32 ビット幅のメモリで 1GB のアドレス空間
- スタティック メモリ インターフェイス
  - 8 ビットの SRAM データ バス (最大 64MB をサポート)
  - パラレル NOR フラッシュをサポート
  - ONFI1.0 NAND フラッシュをサポート (1 ビット ECC)

1 ビット SPI、2 ビット SPI、4 ビット SPI (クワッド SPI)、または2つのクワッド SPI (8 ビット) シリアル NOR フラッシュ

## 8 チャネル DMA コントローラー

メモリ間、メモリからペリフェラル、ペリフェラルからメモリ、スキャッター/ギャザーのトランザクションをサポート

## I/O ペリフェラルおよびインターフェイス

- IEEE802.3 および IEEE1588 rev 2.0 をサポートする 2 つの 10/100/1000 トライモード イーサネット MAC ペリフェラル
  - スキャッター /ギャザー DMA 機能
  - 1588 rev. 2 PTP フレームを認識
  - GMII、RGMII、SGMII インターフェイス
- 最大 12 のエンドポイントをサポートする 2 つの USB 2.0 OTG ペリフェラル
  - USB 2.0 準拠のデバイス IP コア
  - On-the-Go (OTG)、高速、最高速、低速モードをサポート
  - Intel EHCI 準拠の USB ホスト
  - 8ビットの ULPI 外部 PHY インターフェイス
- CAN 2.0B に完全準拠した 2 つの CAN バス インターフェイス
  - CAN 2.0A、CAN 2.0B、ISO 118981-1 規格に準拠
  - 外部 PHY インターフェイス
- SD/SDIO 2.0/MMC3.31 に準拠した 2 つのコントローラー
- 3 つのペリフェラル チップ セレクトを備えた 2 つの全二重 SPI ポート
- 2 つの高速 UART (最大 1Mb/s)
- 2 つのマスターおよびスレーブ I2C インターフェイス
- 4つの32ビットバンクを備えたGPIO。そのうち最大54ビット(1個のバンクから32b、別のバンクから22b)はPSI/Oと使用可能で、 最大64ビット(32bバンク2個)をPLに接続可能
- 最大 54 の多目的 I/O (MIO) によりペリフェラル ピンを柔軟に割り 当て

#### インターコネクト

- PS 内部および PS と PL 間を広帯域接続
- ARM AMBA® AXI ベース
- タイミングの厳しいマスターに対して QoS をサポートし、レイテンシおよび帯域幅を制御

© Copyright 2012–2013 Xilinx, Inc., Xilinx, Inc., Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. AMBA, AMBA Designer, ARM, ARM Cortex-A9, CoreSight, Cortex, and PrimeCell are trademarks of ARM in the EU and other countries. PCI Express is a trademark of PCI-SIG and used under license. All other trademarks are the property of their respective owners.



# プログラマブル ロジック (PL)

# コンフィギャラブル ロジック ブロック (CLB)

- ルックアップ テーブル (LUT)
- フリップフロップ
- カスケード接続可能な加算器

# 36Kb ブロック RAM

- 完全なデュアルポート
- 最大 72 ビット幅
- 2 つの 18Kb ブロック RAM として構成可能

# DSP ブロック

- 18 x 25 符号付き乗算
- 48ビット加算/累算器
- 25ビット前置加算器

# プログラマブル I/O ブロック

- LVCMOS、LVDS、SSTL をサポート
- $1.2V \sim 3.3V I/O$
- プログラム可能な I/O 遅延および SerDes

# JTAG バウンダリ スキャン

• IEEE1149.1 準拠のテスト インターフェイス

# PCI Express ブロック

- ルート コンプレックスまたはエンドポイントとしての構成をサポート
- Gen2 のレートまでサポート
- 最大8レーンをサポート

# シリアル トランシーバー

- 最大16のレシーバーとトランスミッター
- 最大 12.5Gb/s のデータ レートをサポート

# 2 つの 12 ビット A/D コンバーター (ADC)

- オンチップの電圧および温度検出
- 最大17チャネルの外部差動入力
- 最大 1MSPS の変換レート

# 機能一覧

## 表 1: Zyng-7000 All Programmable SoC

		Zy	nq-7000 All Program	mable SoC									
	デバイス名	Z-7010	Z-7020	Z-7030	Z-7045	Z-7100							
	デバイス番号	XC7Z010	XC7Z020	XC7Z030	XC7Z045	XC7Z100							
	プロセッサコア	CoreSight™ を搭載し	たデュアル ARM® Co	rtex <sup>TM</sup> -A9 MPCore <sup>TM</sup>									
	プロセッサの拡張機能	各プロセッサに NEON™ および単精度/倍精度浮動小数点ユニット											
_	最大周波数	667MHz (-1); 733MH	z (-2); 800MHz (-3)	667MHz (-1); 733MHz	667MHz (-1); 733MHz (-2)								
(PS)	L1 キャッシュ	各プロセッサに 32KB 命令キャッシュと 32KB データ キャッシュ											
71	L2 キャッシュ	512KB											
Ÿ	オンチップ メモリ	256 KB											
1,	外部メモリ サポート(1)	DDR3、DDR3L、DDR2、LPDDR2											
	外部スタティック メモリ サポート <sup>(1)</sup>	クワッド SPI x2、NAND、NOR											
, I	DMA チャネル	8 (4 つはプログラマブル ロジック専用)											
1 /	ペリフェラル(1)	UART x2、CAN 2.0B x2、I2C x2、SPI x2、32b GPIO x4											
	DMA 内蔵ペリフェラル(1)	USB 2.0 (OTG) x2、トライモード ギガビット イーサネット x2、SD/SDIO x2											
	セキュリティ(2)	RSA 認証、256 ビット	への AES および SHA	複合/認証によるセキュア	ブート								
		AXI 32b マスター x2、AXI 32b スレーブ x2											
PS	と PL のインターフェイス ポート	AXI 64b/32b メモリ x4											
(	プライマリ インターフェイス および割り込みのみ)	AXI 64b ACP											
		16 個の割り込み											



# 表 1: Zynq-7000 All Programmable SoC (続き)

	Zynq-7000 All Programmable SoC								
	デバイス名	Z-7010	Z-7020	Z-7030	Z-7045	Z-7100			
	デバイス番号	XC7Z010	XC7Z020	XC7Z030	XC7Z045	XC7Z100			
	相当するザイリンクス 7 シリーズ プログラマブル ロジック	Artix™-7 FPGA	Artix-7 FPGA	Kintex™-7 FPGA	Kintex-7 FPGA	Kintex-7 FPGA			
	プログラマブル ロジック セル (ASIC ゲート相当数) <sup>(3)</sup>	28K ロジック セル (~430K)	85K ロジック セル (~1.3M)	125K ロジック セル (~1.9M)	350K ロジック セル (~5.2M)	444K ロジック セル (~6.6M)			
4	ルックアップ テーブル (LUT)	17,600 53,200 78,600			218,600	277,400			
3)	フリップフロップ	35,200	35,200 106,400 157,200		437,200	554,800			
ブルロジ	エクステンシブル ブロック RAM (36Kb ブロックの数)	240KB (60)	560KB (140)	1,060KB (265)	2,180KB (545)	3,020KB (755)			
12	プログラマブル DSP スライス (18x25 MACC)	80	220	400	900	2,020			
T T	最大 DSP 性能 (対称 FIR)	100GMACS	276GMACS	593GMACS	1,334GMACS	2,622GMACS			
₽	PCI Express® (ルート コンプレックスまたはエンドポイント)	_	_	Gen2 x4	Gen2 x8	Gen2 x8			
	アナログ ミックスド シグナル (AMS)/XADC	最大 17 の差動入力を備	情えた 12 ビット 1MSPS	ADC x2					
	セキュリティ(2)	AES および SHA 256b	によるブート コードお	よび PL のコンフィギュ	レーション、復号、認証				

#### 注記:

- CLG225 パッケージの場合は制限があります。詳細は、『Zynq-7000 AP SoC テクニカル リファレンス マニュアル (TRM)』(UG585) を参照してください。
- 2.
- セキュリティはプロセッシング システムとプログラマブル ロジックで共有します。 ASIC ゲート相当数は、インプリメントするファンクションによって異なります。ここでは、1 ロジック セル = 約 15 ASIC ゲートとして算出しています。

#### 表 2: デバイスとパッケージの対応表: I/O と GTX トランシーバーの最大数

(パッケージ	С	LG22	25	Cl	_G400	)	CLG484		FBG484			FBG676			FFG676				FFG900				FFG1156														
サイズ	13	x 13ı	mm	17 :	x 17m	m	19 x	19m	m	23 x 23mm		27 x 27mm			27 x 27mm				31 x 31mm				35 x 35mm														
ボール ピッチ	C	).8mr	n	0	.8mm		0.8mm		1.0mm			1.0mm			1.0mm				1.0mm				1.0mm														
トランシー バー速度											6.6G	b/s			6.6G	b/s			12.50	3b/s			12.5	Gb/s			10.3	Gb/s									
	Selecti/		DC	DC	DC	DC	DC	DC	Sele	Selec	ctI/O	5	Selec	tI/O	DC	Selec	ctIO	DC		Sele	ctIO	DC		Sele	ectIO	DC			ctIO	DC		Sele	ctIO	5		Sele	ctIO
デバイス	PS I/O	HR(	HP (3)	PS I/O	HR (2)	HP (3)	PS I/O	HR (2)	HP (3)	PS I/O	GTX	HR (2)	HP (3)	PS I/O	GTX	HR (2)	HP (3)	PS I/O	GTX	HR (2)	HP (3)	PS I/O	GTX	HR (2)	HP (3)	PS I/O	GTX	HR (2)	HP (3)								
XC7Z010	86	54	-	130	100	-																															
XC7Z020				130	125	_	130	200	-																												
XC7Z030										130	4	100	63	130	4	100	150	130	4	100	150																
XC7Z045														130	8	100	150	130	8	100	150	130	16	212	150												
XC7Z100																						130	16	212	150	130	16	250	150								

#### 注記:

- 記載されているパッケージはすべて鉛フリーです。一部は鉛パッケージでも入手可能です。 1.
- 2. HR は High Range I/O を意味し、1.2V から 3.3V の I/O 電圧をサポートします。
- HP は High Performance I/O を意味し、1.2V から 1.8V の I/O 電圧をサポートします。



# Zynq-7000 ファミリの説明

Zynq-7000 ファミリは FPGA の柔軟性とスケーラビリティ、そして ASIC や ASSP レベルの性能、消費電力、使いやすさを兼ね備えた製品です。Zynq-7000 All Programmable SoC ファミリには幅広いデバイスが用意されており、業界標準ツールを使用し 1 つのプラットフォームで、コスト重視から高性能なものまで各種アプリケーションを設計できます。各デバイスに搭載されている PS は Zynq-7000ファミリ全体で共通ですが、PL と I/O リソースはデバイスによって異なります。このため、Zynq-7000 All Programmable SoC は次のような幅広いアプリケーションに対応できます。

- オートモーティブ:ドライバー アシスタンス、ドライバー インフォメーション、インフォテインメント
- 放送用カメラ
- 産業用モーター制御、産業用ネットワーク、マシンビジョン
- IP カメラ/スマート カメラ
- LTE 無線およびベースバンド
- 医療用診断/画像処理
- プリンター複合機
- ビデオ/暗視装置

Zynq-7000 アーキテクチャでは、カスタム ロジックを PL に、カスタム ソフトウェアを PS にそれぞれインプリメントでき、差別化を 図った独自のシステム機能が実現可能です。 PS と PL が統合されているため、ASSP と FPGA などを組み合わせた 2 チップ ソリューションのように I/O 帯域幅、レイテンシ、消費電力に制約がなく、はるかに高い性能が達成されます。


ザイリンクスは、Zynq-7000 ファミリ向けに多数のソフト IP を提供しています。PS および PL 内のペリフェラルには、スタンドアロンおよび IP Linux のデバイス ドライバーが使用可能です。開発環境として受賞歴を持つ ISE ISE

アプリケーション プロセッサを統合したことで、Linux など高レベルのオペレーティング システムにも対応します。Zynq-7000 ファミリでは、その他に Cortex-A9 プロセッサで使用できる標準的なオペレーティング システムを使用できます。

PS と PL は別々の電源ドメインに属しているため、必要に応じて PL のみ電源を遮断して消費電力を抑えることができます。電源投入時は必ず PS 内のプロセッサから起動し、PL はソフトウェア主導のアプローチでコンフィギュレーションされます。PL コンフィギュレーションは CPU で動作するソフトウェアによって管理されるため、ASSP と同じような方式で起動します。



図 1 に、Zynq-7000 All Programmable SoC のファンクション ブロックを示します。各ファンクション ブロックの詳細は、『Zynq-7000 AP SoC テクニカル リファレンス マニュアル』 (UG585) を参照してください。



DS190\_01\_030113

図 1: Zynq-7000 All Programmable SoC の全体図

# プロセッシング システム (PS) の説明

PS は主に 4 つのブロックで構成されています (図 1)。

- アプリケーション プロセッサ ユニット (APU)
- メモリ インターフェイス
- I/O ペリフェラル (IOP)
- インターコネクト



# アプリケーション プロセッサ ユニット (APU)

APU の主な特長は次のとおりです。

- ARM Cortex-A9 MPCore が 2 個含まれており、各コアの機能は次のとおりです。
  - 2.5DMIPS/MHz
  - 動作周波数範囲
    - Z-7010/Z-7020 (ワイヤ ボンド): 最大 667MHz (-1); 733MHz (-2); 800MHz (-3)
    - Z-7030/Z-7045 (フリップチップ): 667MHz (-1); 733MHz (-2); 1GHz (-3)
    - Z-7100 (フリップチップ): 667MHz (-1); 733MHz (-2)
  - 動作モード:シングルプロセッサ、対称デュアルプロセッサ、非対称デュアルプロセッサ
  - 各コアで最大 2.0MFLOPS/MHz の単精度および倍精度浮動小数点演算
  - NEON メディア処理エンジンで SIMD をサポート
  - Thumb®-2 によるコード圧縮
  - レベル1キャッシュ(命令とデータが独立、各32KB)
    - 4 ウェイのセットアソシアティブ方式
    - 読み出し/書き込みキャッシュ ミスを最大 4 つまで許容する ノンブロッキング キャッシュ システム
  - メモリ管理ユニット (MMU) を内蔵
  - TrustZone® によるセキュア モード動作
- アクセラレータ コヒーレンシ ポート (ACP) インターフェイスによって、PL から CPU メモリ空間への整合が取れたアクセスが可能
- 統合されたレベル2キャッシュ(512KB)
  - 8 ウェイのセットアソシアティブ方式
  - TrustZone によるセキュア モード動作
- デュアル ポートのオンチップ RAM (256KB)
  - CPU およびプログラマブル ロジック (PL) からアクセス可能
  - CPU からのアクセスが低レイテンシ
- 8 チャネル DMA
  - 複数の転送タイプをサポート:メモリ間、メモリからペリフェラル、ペリフェラルからメモリ、スキャッター ギャザー
  - 64 ビット AXI インターフェイスによる高スループット DMA 転送が可能
  - 4 チャネルは PL 専用
  - TrustZone によるセキュア モード動作
  - 2 つのレジスタ アクセス インターフェイスによって、セキュア アクセスとノンセキュア アクセスの分離が実現
- 割り込みおよびタイマー
  - グローバル割り込みコントローラー (GIC)
  - 3 つのウォッチ ドック タイマー (WDT) (各 CPU に 1 つずつ、システム用に 1 つ)
  - 2 つのトリプル タイマー /カウンター (TTC)
- CoreSight による Cortex-A9 のデバッグおよびトレースをサポート
  - 命令およびトレース用のプログラム トレース マクロセル (PTM)
  - クロス トリガー インターフェイス (CTI) によって、ハードウェア ブレークポイントおよびトリガーが可能

#### メモリ インターフェイス

メモリ インターフェイス ユニットには、ダイナミック メモリ コントローラーとスタティック メモリ インターフェイス モジュールが あります。ダイナミック メモリ コントローラーは DDR3、DDR3L、DDR2、LPDDR2 メモリをサポートします。スタティック メモリ コントローラーは NAND フラッシュ インターフェイス、クワッド SPI フラッシュ インターフェイス、パラレル データ バス、パラレル NOR フラッシュ インターフェイスをサポートします。



# ダイナミック メモリ インターフェイス

マルチプロトコルの DDR メモリ コントローラーは、8 ビット、16 ビット、または 32 ビット DRAM メモリのシングル ランク コンフィ ギュレーションを使用し、1GB アドレス空間へ 16 ビットまたは 32 ビット幅でアクセスするように設定できます。16 ビットのバス アクセス モードでは ECC がサポートされています。PS には、DDR コントローラーおよび専用 I/O などを含む、それに関連する PHY が 統合されています。DDR3 は最大 1333Mb/s までサポートします。

DDR メモリ コントローラーには複数のポートが接続されているため、プロセッシング システムとプログラマブル ロジックが同じメモ リへのアクセスを共有できます。この際、DDR コントローラーは、次に示す 4 つの AXI スレーブ ポートを使用します。

- L2 キャッシュ コントローラーを介する ARM CPU 専用の 64 ビット幅ポートが×1、これは低レイテンシとして設定可能
- PL アクセス用の 64 ビット幅ポート×2
- 中央のインターコネクトを介するほかの AXI マスターすべてで共有される 64 ビットの AXI ポート×1

#### スタティック メモリ インターフェイス

スタティック メモリ インターフェイスは外部のスタティック メモリをサポートします。

- 8ビットの SRAM データ バス (最大 64MB をサポート)
- 8 ビットのパラレル NOR フラッシュ (最大 64MB をサポート)
- 1 ビット ECC の ONFi 1.0 NAND フラッシュをサポート
- 1 ビット SPI、2 ビット SPI、4 ビット SPI (クワッド SPI)、または 2 つのクワッド SPI (8 ビット) シリアル NOR フラッシュ

## I/O ペリフェラル (IOP)

IOP ユニットには、データ通信ペリフェラルが含まれます。IOP の主な機能は次のとおりです。

- IEEE802.3 および IEEE1588rev 2.0 をサポートする 2 つの 10/100/1000 トライモード イーサネット MAC ペリフェラル
  - スキャッター /ギャザー DMA 機能
  - 1588 rev. 2 PTP フレームを認識
  - 外部の PHY インターフェイスをサポート
- 最大 12 のエンドポイントをサポートする 2 つの USB 2.0 OTG ペリフェラル
  - USB 2.0 完全準拠の On-The-Go (OTG)、ホスト、デバイス IP コアにより、高速および最高速モードをサポート
  - 32 ビットの AHB DMA マスターおよび AHB スレーブ インターフェイスを使用
  - 外部 PHY との接続用に 8 ビットの ULPI を提供
  - Intel EHCI 準拠の USB ホスト コントローラーのレジスタおよびデータ構造
- CAN 2.0B に完全準拠した 2 つの CAN バス インターフェイス コントローラー
  - BOSCH Gmbh が制定した CAN 2.0-B 規格
  - ISO 118981-1
  - 1 つの外部 PHY インターフェイス
- SD/SDIO 2.0 準拠の 2 つの SD/SDIO コントローラー (DMA 内蔵)
- 3 つのペリフェラル チップ セレクトを備えた 2 つの全二重 SPI ポート
- 2つのUART
- 2 つのマスターおよびスレーブ I2C インターフェイス
- 最大 118 GPIO ビット

TrustZone システムを使用する場合、2つのイーサネット、2つの SDIO、および 2つの USB ポート (すべてマスター デバイス) をセキュアあるいはノンセキュアとして設定できます。

IOP ペリフェラルは、共有リソースである最大 54 ピンの専用多目的 I/O (MIO) を介して外部デバイスと通信します。各ペリフェラルは、あらかじめ定義されたピン グループの 1 つに割り当てることができ、同時に複数のデバイスを柔軟に割り当てることが可能です。すべての I/O ペリフェラルを同時に使用するには 54 ピンでは不十分ですが、ほとんどの IOP インターフェイス信号は PL で使用可能なため、適切に電源投入してコンフィギュレーションすれば、標準の PL I/O ピンが利用できます。すべての MIO ピンは、2.5V/3.3V の 規格のほかに 1.8V の HSTL および LVCMOS 規格をサポートしています。



### インターコネクト

APU、メモリ インターフェイス ユニットおよび IOP はすべて相互接続し、複数層の ARM AMBA AXI インターコネクトを使用して PL と接続しています。このインターコネクトは、ノンブロッキング型で同時に複数のマスター/スレーブ トランザクションをサポート します。

ARM CPU などのレイテンシの影響を受けやすいマスター デバイスはメモリへの最短パスを割り当て、PL マスター デバイスとなる可能性がある帯域幅が重視されるマスター デバイスにはスレーブ デバイスとの接続が高スループットとなるようにインターコネクトは設計されています。

このインターコネクトを通過するトラフィックは、インターコネクト内の QoS (Quality of Service) ブロックで制御されます。 QoS 機能を使用して、CPU、DMA コントローラー、および IOP のマスターに相当する統合されたエンティティで生成されたトラフィックを制御します。

# PS インターフェイス

## PS の外部インターフェイス

Zynq-7000 デバイスの PS 外部インターフェイスは、PL ピンとして割り当てることのできない専用ピンを使用します。これらのピンは次のとおりです。

- クロック、リセット、ブートモード、および基準電圧
- 最大 54 の専用多目的 I/O (MIO) ピン (内部の I/O ペリフェラルやスタティック メモリ コントローラーへ接続するためにソフトウェアで設定を変更できる)
- 32 ビットまたは 16 ビットの DDR2/DDR3/DDR3L/LPDDR2 メモリ

#### MIO の概要

MIO は、PS 内のペリフェラルおよびスタティック メモリ インターフェイスから PS ピンへ、コンフィギュレーション レジスタで定義 されたとおりに多重アクセスする役割を果たします。PS の IOP およびスタティック メモリ インターフェイスが使用できるピンは最大 54 個あります。表 3 にペリフェラル ピンのマッピングを示します。図 2 には MIO モジュールのブロック図を示します。

54 ピン以上の I/O が必要な場合は、PL を経由して PL に関連する I/O への配線が可能です。これらの I/O は EMIO (拡張可能な多目的 I/O) として分類されます。

ポート マッピングは複数の位置に割り当てることができます。たとえば、CAN ピンの場合は最大 12 箇所のポート マッピングが可能です。 ペリフェラルおよびスタティック メモリのピン マッピングには、PS コンフィギュレーション ウィザード (PCW) を使用します。

#### 表 3: MIO ペリフェラル インターフェイスのマッピング

ペリフェラル インターフェイス	MIO	EMIO
クワッド SPI NOR/SRAM NAND	Yes	No
USB 0,1	Yes — 外部 PHY	No
SDIO 0,1	Yes	Yes
SPI: 0,1 I2C: 0,1 CAN: 0,1 GPIO	Yes CAN:外部PHY GPIO:最大 54 ビット	Yes CAN: 外部 PHY GPIO: 最大 64 ビット
GigE: 0,1	RGMII v2.0 外部 PHY	プログラマブル ロジックで GMII、RGMII v2.0 (HSTL)、RGMII v1.3、MII、SGMII をサポート
UART: 0,1	簡易 UART: 2 ピンのみ (Tx と Rx)	フル機能 UART ( $Tx$ 、 $Rx$ 、 $DTR$ 、 $DCD$ 、 $DSR$ 、 $RI$ 、 $RTS$ 、 $CTS$ ) は、次のいずれかの使用が必要 MIO を介す $2$ つのプロセッシング システム ピン ( $Rx$ 、 $Tx$ ) と $6$ つのプログラマブル ロジック ピン、または $8$ つのプログラマブル ロジック ピン
デバッグ トレース ポート	Yes — 最大 16 トレース ビット	Yes — 最大 32 トレース ビット
プロセッサ JTAG	Yes	Yes

#### 注記:

1. CLG225 パッケージの場合は制限があります。詳細は、『Zynq-7000 All Programmable SoC テテクニカル リファレンス マニュアル (TRM)』(UG585) を参照してください。




図 2: MIO モジュールのブロック図



### PS-PL インターフェイス

PS-PL インターフェイスの特長は次のとおりです。

- プライマリ データ通信用の AMBA AXI インターフェイス
  - 32 ビット AXI マスター インターフェイス×2
  - 32 ビット AXI スレーブ インターフェイス×2
  - DDR メモリおよび OCM へ直接アクセスできる、64 ビット/32 ビットに設定可能なバッファー付き AXI スレーブ インターフェイス×4 (高性能 AXI ポートとも呼ばれる)
  - CPU への整合性の取れたアクセスを可能にする 64 ビット AXI スレーブ インターフェイス (ACP ポート)×1
- DMA、割り込み、イベント信号
  - CPU ヘイベント情報の信号を与えるためのプロセッサ イベント バス
  - **PS GIC** への **PL** ペリフェラル **IP** 割り込み信号
  - PL 用の 4 つの DMA チャネル信号
  - 非同期のトリガー信号
  - マップされていない PS ペリフェラルから PL I/O へのアクセスを可能にする EMIO
- クロック、リセット
  - PL への PS クロック出力 (開始/停止制御付き)×4
  - PL への PS リセット出力×4
- コンフィギュレーション、その他
  - フル/パーシャル PL コンフィギュレーションおよび PS ブート イメージの暗号化や認証機能をサポートするプロセッサ コンフィギュレーション アクセス ポート (PCAP)
  - PL から PS へ送信される eFUSE およびバックアップ バッテリを使用する RAM の信号
  - XADC インターフェイス
  - JTAG インターフェイス

PS と PL 間の最も高性能なデータ転送インターフェイスは、高性能 AXI ポートおよび ACP インターフェイスの 2 つです。高性能 AXI ポートは、PS と PL 間の高スループットデータ転送に使用されます。コヒーレンシは、必要に応じてソフトウェアで管理されます。CPU メモリへのアクセスでハードウェア レベルのコヒーレンシが必要な場合は、ACP ポートを使用してください。

### 高性能 AXI ポート

高性能 AXI ポートは、PL から PS の DDR および OCM へのアクセスに利用できます。PL から PS への 4 つの専用 AXI メモリ ポートは、32 ビットまたは 64 ビットのインターフェイスとしてコンフィギュレーション可能です。図 3 に示すとおり、これらのインターフェイスは FIFO コントローラーを介して PL とメモリ インターコネクトを接続しています。3 つの出力ポートのうち 2 つは DDR メモリ コントローラーへ接続され、3 つ目のポートはデュアル ポートのオンチップ メモリ (OCM) へ接続されています。






図 3: PS メモリ サブシステムとの PL インターフェイス

各高性能 AXI ポートの特長は次のとおりです。

- PL とプロセッシング システム メモリ間のレイテンシを削減
- 深さ1KBのFIFO
- 32 ビットまたは 64 ビットの AXI インターフェイスとして設定可能
- 読み出し受け入れ用に最大32ワードのバッファーをサポート
- AXI インターコネクトの帯域幅をより効率的に使用するため、書き込みアクセスにデータ リリース制御機能をサポート
- DDR および OCM への複数の AXI コマンド発行をサポート

# アクセラレータ コヒーレンシ ポート (ACP)

Zynq-7000 All Programmable SoC のアクセラレータ コヒーレンシ ポート (ACP) は、64 ビットの AXI スレーブ インターフェイスであり、APU と PL 内のアクセラレータ機能を接続します。ACP は、PL を ARM Cortex-A9 プロセッサのスヌープ制御ユニット (SCU) へ直接接続するため、L1 および L2 キャッシュの CPU データへ整合性の取れたアクセスが可能になります。また、従来の方法でキャッシュをフラッシュまたはロードする場合よりも低いレイテンシで PS と PL ベースのアクセラレータ間転送が可能です。

# プログラマブル ロジック (PL) の説明

PL の主な特長は次のとおりです。

- CLB
  - 1 つの CLB に 8 個の LUT があり、ロジックをインプリメントするか分散メモリを構築可能
  - メモリ LUT は、64x1 または 32x2 ビットの RAM として、またはシフト レジスタ (SRL) として使用可能
  - 各 CLB に 16 個のフリップフロップ
  - 演算用のカスケード接続可能な4ビット加算器が2個
- 36Kb ブロック RAM
  - 完全なデュアルポート
  - 最大 36 ビット幅
  - 2 つの 18Kb ブロック RAM として構成可能



- DSP スライス
  - 18 x 25 符号付き乗算
  - 48ビット加算/累算器
- プログラマブル I/O ブロック
  - LVCMOS、LVDS、SSTL などの一般的な I/O 規格をサポート
  - $1.2V \sim 3.3V I/O$
  - プログラム可能な I/O 遅延を内蔵
- 低電力シリアル トランシーバー (一部の Zyng-7000 のみ)
- PCI Express 用のエンドポイント/ルート ポート (PS へ接続した場合はルート コンプレックス) ブロックを内蔵 (一部の Zynq-7000 のみ)
- 2 つの 12 ビット XADC (アナログ/デジタル コンバーター)
  - オンチップ電圧および温度管理
  - 最大17チャネルの外部差動入力
- PL コンフィギュレーション モジュール

## CLB、スライス、および LUT

CLB アーキテクチャの主な特長は次のとおりです。

- 完全な6入力LUT
- LUT 内のメモリ機能
- レジスタおよびシフトレジスタ機能

Zynq-7000 All Programmable SoC のルックアップ テーブル (LUT) は、6 入力 LUT (64 ビット ROM) 1 出力として、または出力は別々でアドレスまたはロジック入力が共通の 2 つの 5 入力 LUT (32 ビット ROM) としてコンフィギュレーションできます。 各 LUT 出力はオプションとしてフリップフロップでラッチできます。このような LUT が 4 つ、それらのフリップ フロップ 8 つ、マルチプレクサー、そして演算キャリー ロジックがスライスを構成し、2 つのスライスが CLB (コンフィギャラブル ロジック ブロック) を構成します。各スライスの 8 つのフリップフロップのうち 4 つ (各 LUT から 1 つずつ) は、ラッチとして構成できます。

全スライスの  $25\sim50\%$  が LUT を 64 ビットの分散 RAM として、あるいは 32 ビットのシフト レジスタ (SRL32) か 2 つの SRL16 として使用できます。 最近の合成ツールでは、このような高効率のロジック、演算、およびメモリ機能を活かした合成が実行されます。

#### クロック管理

クロックマネージメントアーキテクチャの主な特長は次のとおりです。

- 低スキューのクロック分配を実現する高速バッファーおよび配線
- 周波数合成および位相シフト
- 低ジッターのクロック生成およびジッターのフィルタリング

Zynq-7000 All Programmable SoC には最大 8 個の CMT (クロック マネージメント タイル) が含まれ、各 CMT は MMCM (ミックスド モード クロック マネージャー) と PLL (位相ロック ループ) 1 つずつで構成されています。表 4 に、各 Zynq デバイスの MMCM の数を示します。

## 表 4: デバイス別の MMCM の数

Zynq デバイス	MMCM	PLL
XC7Z010	2	2
XC7Z020	4	4
XC7Z030	5	5
XC7Z045	8	8
XC7Z100	8	8



## MMCM および PLL

MMCM と PLL には共通の特長が多数あります。これらは共に、入力クロックの広範な周波数の合成回路およびジッター フィルターとしての機能を提供します。これらのコンポーネントの中心は、PFD (位相周波数検出回路) からの入力電圧に従って、それを高速化または低速化する VCO (電圧制御オシレーター)です。

また、これらには 3 つのプログラム可能な周波数分周回路 (D、M、O) があります。前置分周器 D (コンフィギュレーションおよび DRP を介してプログラム可能) は入力周波数を低減させ、従来の PLL 位相/周波数コンパレータの入力 1 つを供給します。フィードバック分周器 M (コンフィギュレーションおよび DRP を介してプログラム可能) は、位相コンパレータのその他の入力を供給する前に VCO 出力を分周するため、乗算器として機能します。D および M は、VCO が指定された周波数範囲内となるように適切に選択する必要があります。VCO には等分された 8 つの出力位相 ( $0^\circ$ 、 $45^\circ$ 、 $90^\circ$ 、 $135^\circ$ 、 $180^\circ$ 、 $225^\circ$ 、 $270^\circ$ 、 $315^\circ$ ) があります。それぞれが出力分周器の 1 つ (PLL の場合は 00 ~ 05 の 0 つ、0 の 0 の場合は 00 ~ 00 の 0 の

MMCM および PLL には入力ジッターのフィルター モードとして、狭帯域モード (ジッターの削減を優先)、広帯域モード (位相オフセットを優先)、最適化モード (ツールで最適な設定を選択) の 3 つがあります。

## MMCM のその他のプログラマブル機能

MMCM は、フィードバック パス (乗算器として機能) または出力パスの 1 つに部分的なカウンターを持つことができます。これらのカウンターは 1/8 という整数以外の増分をサポートするため、8 の倍数で周波数を合成できるようになります。

MMCM は、小さな単位で増分させる固定位相シフトまたは動作中に変更可能な位相シフトもサポートします。増分は VCO 周波数に依存し、たとえば 1,600MHz では 11.2ps となります。

# クロック分配

各 Zynq-7000 All Programmable SoC は異なる 6 タイプのクロック ライン (BUFG、BUFR、BUFIO、BUFH、BUFMR、高性能クロック) を提供し、大きなファンアウト、短い伝搬遅延、非常に小さなスキューなどのさまざまなクロッキング要件に対応します

#### グローバル クロック ライン

各 Zynq-7000 All Programmable SoC が備える 32 のグローバル クロック ラインは最大のファンアウトを提供し、全フリップフロップ クロック、クロック イネーブル、セット/リセット、および多数のロジック入力に使用できます。クロック領域には 12 のグローバル クロック ラインがあり、並行ラインのクロック バッファー (BUFH) で駆動されます。これらの BUFH はそれぞれを独立して、有効ある いは無効にできることから、特定の領域内にあるクロックをオフにすることでクロック領域の消費電力を細かく制御できるようになります。これらのラインはグローバル クロック バッファーで駆動できるだけでなく、グリッチなしでクロックを多重伝送したり、クロック イネーブルとしての機能を果たします。グローバル クロックは、通常 CMT から駆動されるため、基本的なクロック分散遅延が完全 に削除されます。

#### リージョナル クロック

リージョナル クロックは、それがある領域の全クロックを駆動できます。領域とは、I/O 50 個分と CLB 50 個分の高さ、およびデバイスの半分の幅を持つ任意のエリアと定義されます。Zynq-7000 All Programmable SoC には  $8\sim 24$  の領域があります。すべての領域に4つのリージョナル クロックトラックがあります。各リージョナル クロック バッファーは、4つの CC (クロック兼用) 入力ピンのいずれかから駆動でき、周波数はオプションとして  $1\sim 8$  の任意の整数で分周可能です。

# I/O クロック

I/O クロックは非常に高速で、I/O ロジックおよびシリアライザー/デシリアライザー (SerDes) 回路にのみ使用します (「I/O ロジック」を参照)。Zynq-7000 All Programmable SoC には、低ジッターで高性能なインターフェイス用に MMCM から I/O への直接接続があります。

# ブロック RAM

ブロック RAM の主な特長は次のとおりです。

- 最大ポート幅が 72 ビットのデュアルポート 36Kb ブロック RAM
- プログラム可能な FIFO ロジック
- オプションとして内蔵型エラー訂正回路



Zynq-7000 All Programmable SoC のすべてのデバイスに  $60 \sim 755$  個のデュアルポート ブロック RAM があり、それぞれが 36Kb を格納します。各ブロック RAM には、格納されたデータを共有する以外は完全に独立した 2 つのポートがあります。

# 同期動作

読み出しまたは書き込みのメモリアクセスは、クロックによって制御されます。すべての入力、データ、アドレス、クロックイネーブル、書き込みイネーブルはレジスタを通ります。入力アドレスは常にクロックされ、次の動作までデータを保持します。オプションとしての出力データのパイプラインレジスタは、1サイクル分のレイテンシが増加する代わりに、より高いクロックレートでの動作を可能にします。

書き込み動作中、データ出力は前に保存されたデータまたは新たに書き込まれたデータを反映させるか、変更なしでそのまま維持することができます。

## プログラム可能なデータ幅

各ポートは  $32K \times 1$ 、 $16K \times 2$ 、 $8K \times 4$ 、 $4K \times 9$  (または 8)、 $2K \times 18$  (または 16)、 $1K \times 36$  (または 32)、 $512 \times 72$  (または 64) のいずれかにコンフィギュレーションできます。2 つのポートには別々の比率を指定でき、これに対する制限はありません。

各ブロックRAM は完全に独立した 2 つの 18Kb ブロック RAM に分割でき、それぞれを  $16K \times 1 \sim 512 \times 36$  の任意のアスペクト比で構成できます。 36Kb ブロック RAM について説明した内容は、分割した各 18Kb ブロック RAM にも当てはまります。

シンプル デュアル ポート (SDP) モードでのみ、18 ビット (18Kb RAM の場合) または 36 ビット (36Kb RAM の場合) 以上のデータ幅 がサポートされます。このモードでは、一方のポートが読み出し専用、もう一方のポートが書き込み専用となります。そして、1 つ (読み出しまたは書き込み) のデータ幅がプログラム可能で、もう 1 つが 32/36 または 64/72 に固定されます。

デュアルポート 36Kb RAM の場合は、両方の幅がプログラム可能です。

2 つの隣接した 36Kb ブロック RAM をカスケード接続し、追加ロジックなしで  $64\text{K} \times 1$  のデュアル ポート RAM としてコンフィギュレーションできます。

# エラー検出および訂正機能

64 ビット幅のブロック RAM は、追加で 8 つのビットのハミング コード ビットを生成、格納、そして使用でき、読み出し動作中にシングル ビット エラーの修正、ダブル ビット エラーの検出 (ECC) を実行します。ECC ロジックは  $64 \sim 72$  ビット幅の外部メモリへの書き込み、またはそのメモリからの読み出しにも使用できます。

#### FIFO コントローラー

シングル クロック (同期) またはデュアル クロック (非同期/マルチレート) 動作に対応する内蔵型の FIFO コントローラーは、内部アドレス値を増分させ、Full、Empty、Almost Full、Almost Empty の 4 つのフラグを提供します。Almost Full および Almost Empty フラグは自由にプログラムできます。ブロック RAM と同様に、FIFO の幅およびワード数はプログラム可能ですが、書き込みポートと読み出しポートの幅は常に同一です。

First-Word Fall-Through モードでは、最初の読み出し前でも最初に書き込まれたワードがデータ出力に現れます。そして、最初のワードが読み出された後は、通常モードと同様に動作します。

# デジタル信号処理 - DSP スライス

DSP の主な特長は次のとおりです。

- 25 × 18 の 2 の補数乗算器/48 ビットの高分解能アキュームレータによる信号処理
- 対称フィルターアプリケーションに最適化され、消費電力を抑えることが可能な前置加算器
- その他の高度な機能:パイプライン処理のオプション、ALU オプション、専用カスケード接続

DSP アプリケーションは、専用の DSP スライスに最適に実装された多数のバイナリ乗算器およびアキュームレータを使用します。すべての Zynq-7000 All Programmable SoC は、専用で完全にカスタマイズされた低消費電力 DSP スライスを数多く装備し、システム デザインの柔軟性を維持しながら、高速処理および小型化を実現しています。

各 DSP スライスは基本的に、専用の 25x18 ビット 2 の補数乗算器および 48 ビット アキュームレータで構成され、これらは共に 741MHz で動作可能な性能を持ちます。乗算器は動作中にバイパス可能で、2 つの 48 ビット入力が SIMD (Single-Instruction-Multiple-Data) 演算ユニット (デュアルの 24 ビット加算/減算/累算、またはクワッドの 12 ビット加算/減算/累算)、またはオペランドが 2 つの 10 個の異なるロジック ファンクションから任意の 1 つを作成可能なロジック ユニットに入力できます。



DSP には、通常対称フィルターに使用される前置加算器が追加されています。この加算器により、高密度に実装されたデザインのパフォーマンスが向上し、DSP スライス数が最大 50% 削減されます。また、収束丸め (偶数丸めとも呼ばれる) あるいは対称丸めに使用できる 48 ビット幅のパターン検出回路も備えています。パターン検出回路をロジック ユニットと併用する場合には、96 ビット幅のロジック ファンクションが実装可能です。

DSP スライスは多数のパイプラインおよび拡張性能を提供し、デジタル信号処理だけでなくその他多くのアプリケーションで速度、そして効率性を向上させます。このようなアプリケーションには、バス幅の広いダイナミック シフター、メモリ アドレス ジェネレーター、多入力マルチプレクサー、メモリ マップされた I/O レジスタ ファイルが含まれます。また、アキュームレータは同期のアップ/ダウン カウンターとしても使用可能です。

# 入力/出力

PL 入力/出力の主な特長は次のとおりです。

- 最高 1866Mb/s の DDR3 インターフェイスをサポートする高性能 SelectIO テクノロジ
- シグナル インテグリティを向上させたパッケージに高周波数デカップリング キャパシタを搭載
- 低消費電力かつ高速な I/O 動作用のトライステート型デジタル制御インピーダンス

I/O ピン数は、デバイスおよびパッケージ サイズによって異なります。各 I/O ピンはコンフィギュレーション可能で、多数の規格に準拠しています。電源ピンおよび一部のコンフィギュレーション専用ピンを除き、すべての PL ピンは同一の I/O 性能を持ち、特定のバンク規則によってのみ制約されます。 Zynq-7000 AP SoC の SelectIO リソースは HR (High Range) と HP (High Performance) の 2 つに分類されます。 HR I/O は、 $1.2 \sim 3.3$ V までの最も広範にわたる I/O 電圧をサポートします。 HP I/O は最高性能の動作向けに最適化されており、 $1.2 \sim 1.8$ V の電圧をサポートします。

全 I/O ピンは、バンクごとに 50 ピンずつ分割されています。各バンクには 1 つの共通  $V_{CCO}$  出力電源があり、これは特定の入力バッファーにも電源を供給します。一部のシングルエンドの入力バッファーには、内部生成、あるいは外部に基準電圧  $(V_{REF})$  が必要です。バンクあたり 2 つの  $V_{REF}$  ピンがありますが (コンフィギュレーション バンク 0 は除く)、1 つのバンクで使用できる  $V_{REF}$  電圧値は 1 つのみです。

Zynq-7000 All Programmable SoC は、最もコストが低い小型フォーム ファクターのワイヤボンド パッケージ、高性能な従来型のフリップチップ パッケージ、小型フォーム ファクターと高性能のバランスを兼ね備えるリッドなしのフリップチップ パッケージまで、ユーザーのニーズに応える多様なパッケージで入手可能です。フリップチップ パッケージの場合、シリコン デバイスは高度なフリップチップ プロセスでパッケージ基板に実装されます。ESR 調整キャパシタがパッケージ上に分散して搭載されており、これによって同時スイッチング出力 (SSO) が生じる条件下でのシグナル インテグリティが最適化されます。

# I/O 電気特性

シングルエンド出力は従来型の CMOS プッシュ/プル出力構造を使用するもので、 $V_{CCO}$  は High を、グランドは Low を駆動し、ハイインピーダンス状態も可能です。システム設計者はスルー レートおよび駆動能力を指定できます。入力は常にアクティブですが、出力がアクティブの間は通常無視されます。また、各ピンはオプションとして、弱いプルアップまたはプルダウン抵抗を付けることができます。

ほとんどの信号ピンペアが、差動入力ペアまたは出力ペアとしてコンフィギュレーションできます。さらに、差動入力ペアを  $100\Omega$  の内部抵抗で終端できるオプションもあります。 Zynq-7000 All Programmable SoC のすべてのデバイスは、LVDS 以外の差動伝送規格としてHT、RSDS、BLVDS、差動 SSTL、差動 HSTL をサポートします。

各 I/O は、シングルエンドおよび差動の HSTL、SSTL などのメモリ I/O 規格をサポートします。SSTL I/O 規格は、データ レートが 1866 Mb/s までの DDR3 インターフェイス アプリケーションをサポート可能です。

# トライステート型デジタル制御インピーダンスおよび低消費電力 I/O 機能

トライステート型デジタル制御インピーダンス (T\_DCI) は、出力駆動インピーダンス (直列終端) を制御したり、あるいは  $V_{CCO}$  に対して入力信号を並列終端、 $V_{CCO}/2$  に対して分割 (テブナン) 終端を構成可能です。 $T_DCI$  を使用した信号には、オフチップの終端は不要です。これはボード スペースを節約するだけでなく、出力モードまたはトライステートの場合には、終端が自動的にオフになるため、外部終端の消費電力も大幅に削減されます。さらに、I/O の IBUF および IDELAY には低電力モードがあり、特にメモリ インターフェイスの実装時に、低消費電力化を図ることができます。



# 1/0 ロジック

#### 入力および出力遅延

すべての入力および出力は組み合わせ、またはレジスタ付きとして設定でき、ダブルデータレート (DDR) が全入力および出力でサポートされています。すべての入力および一部の出力は、それぞれを 78ps または 52ps 単位で最大 32 タップ分個別に遅延させることができ、これは IDELAY、ODELAY としてインプリメントされます。遅延タップ数はコンフィギュレーションで設定でき、使用中にインクリメントまたはデクリメントできます。

#### ISERDES および OSERDES

アプリケーションの多くは、デバイス内部で高速なビット シリアル I/O とより低速なパラレル動作を組み合わせます。そして、これには I/O ストラクチャ内にシリアライザーおよびデシリアライザー (SerDes) が必要となります。各 I/O ピンには 8 ビットの IOSERDES (ISERDES と OSERDES) があり、2、3、4、5、6、7、または 8 ビットの幅 (プログラム可能) でシリアルからパラレル、あるいはパラレルからシリアルへデータを変換します。 さらに、2 つの隣接したピン (通常は差動 I/O) からの IOSERDES を 1 つずつカスケード接続することで、10 および 14 ビットの幅の広い変換がサポートされます。 ISERDES には、1.25Gb/s LVDS I/O ベースの SGMII インターフェイスなどのアプリケーション向けに非同期データ リカバリをサポートする特別なオーバーサンプリング モードがあります。

# 低電力シリアル トランシーバー

低電力シリアルトランシーバーの主な特長は次のとおりです。

- フリップチップ パッケージで最大 12.5Gb/s、リッドなしのフリップチップ パッケージで最大 6.6Gb/s のライン レートを実現した 高性能トランシーバー
- チップ間インターフェイス用に最適化された低電力モード
- 高性能な送信プリエンファシスおよびポストエンファシス、受信リニアライザ (CTLE)、およびマージンを増加させるための適用 等化回路を含む DFE (Decision Feedback Equalization)

光モジュールへの超高速シリアル データ転送はもとより、同一 PCB 上の IC 間、バックプレーン経由、あるいはさらに長距離間の超高速シリアル データ転送が一般的になっており、これらはデータ レート 200Gb/s のカスタム ライン カードを実現する上で重要です。このような転送には、高データ レートでのシグナル インテグリティの問題に対応する専用のオンチップ回路および差動 I/O が必要となります。

Zynq-7000 All Programmable SoC には、デバイスによって  $0\sim16$  個のトランシーバー回路が搭載されています。各シリアルトランシーバーは、トランスミッターとレシーバーの組み合わせで構成されています。Zynq-7000 EPP の各デバイスのシリアルトランシーバーは、リング オシレーターと LC タンク アーキテクチャの組み合わせを使用でき、デバイス間の IP の移植性を維持しながら柔軟性と性能の最適なバランスを実現しています。低速なデータ レートは、Zynq-7000 ロジックでのオーバーサンプリングによって実現可能です。シリアルトランスミッターおよびレシーバーは高度な PLL アーキテクチャを使用する独立した回路で、基準周波数入力をプログラム可能な  $4\sim25$  の値で逓倍することでビット シリアル データ クロックを生成します。トランシーバーそれぞれに、ユーザー定義可能な多数の機能およびパラメーターがあります。これらはすべてコンフィギュレーション中に定義でき、その多くは動作中にも変更できます。

### トランスミッター

トランスミッターは基本的に、変換比率が 16、20、32、40、64、または 80 のパラレル-シリアル コンバーターです。このため、データパス幅とタイミング マージンのトレードオフによって高性能が要求されるデザインにも対応できます。これらのトランスミッターの出力は、シングル チャネルの差動出力信号で PC ボードを駆動します。TXOUTCLK は適切に分周されたシリアル データ クロックで、内部ロジックからのパラレル データを直接ラッチするために使用できます。入力されるパラレル データはオプションの FIFO を通り、十分なデータ遷移が生じるようハードウェアでの 8B/10B、64B/66B、または 64B/67B エンコーディングがサポートされています。ビット シリアル出力信号は、差動信号によって 2 つのパッケージ ピンを駆動します。この出力信号ペアは、信号振幅幅とプリおよびポストエンファシスがプログラム可能で、PC ボードでの信号ロスやほかのインターコネクト特性を補います。より短いチャネルでは、振幅幅を小さくすることで低消費電力化が可能です。

#### レシーバー

レシーバーは基本的に、入力ビット シリアル差動信号をそれぞれ 16、20、32、40、64、または 80 ビット幅のパラレル ストリーム ワードに変換するシリアル-パラレル コンバーターです。これにより、内部データ幅とさまざまなロジックのタイミング マージンのバランスの取れた設計が可能になります。レシーバーは入力差動データ ストリームを受け取って、それを (PC ボードやほかのインターコネクト特性を補うため) プログラム可能なリニアライザおよび DFE を通し、基準クロック入力を使用してクロックの認識を開始します。個別



のクロック ラインは不要です。データ パターンは NRZ (Non-Return-to-Zero) エンコーディングを使用し、オプションとして選択した エンコーディング方式を用いることで十分なデータ遷移が生じるようにします。パラレル データは RXUSRCLK クロックを使用して PL に転送されます。短いチャネルの場合、トランシーバーを特別な低電力モード (LPM) で使用することで、消費電力をさらに削減できます。

## Out-of-Band 信号

トランシーバーは、高速シリアルデータ転送がアクティブでないときに、トランスミッターからレシーバーへ低速の信号を転送するためによく使用される Out-of-Band (OOB) 信号を提供します。通常、リンクがパワー ダウン ステートにあるか初期化されていない場合がこれに該当します。この機能は PCI Express および SATA/SAS のアプリケーションで有用です。

# PCI Express デザイン用の内蔵ブロック

PCI Express 用内蔵ブロックの主な特長は次のとおりです。

- PCI Express Base Specification 2.1 に準拠し、エンドポイントとルート ポート機能に対応
- Gen1 (2.5Gb/s) および Gen2 (5Gb/s) をサポート
- アドバンス コンフィギュレーション オプション、アドバンス エラー レポート (AER)、および End-to-End CRC (ECRC) のアドバ ンス エラー レポートと ECRC 機能

トランシーバーを備えるすべての Zynq-7000 All Programmable SoC には、PCI Express Base Specification Revision 2.1 または 3.0 に 準拠するよう設計され、エンドポイントまたはルート ポートとしてコンフィギュレーション可能な、PCI Express 用の内蔵ブロックが 1 つ搭載されています。ルート ポートは、ルート コンプレックス相当の機能を提供し、PCI Express プロトコルを用いた Zynq-7000 AP SoC とその他のデバイス間のカスタム通信を可能にするだけでなく、イーサネット コントローラーやファイバー チャネル HBA などの ASSP エンドポイント デバイスを Zynq-7000 All Programmable SoC に接続します。

このブロックはシステム デザイン要件に従うよう高度にコンフィギュレーション可能で、2.5Gb/s および 5.0Gb/s のデータ レートで 1、2、4、または 8 レーンの動作をサポートします。高性能アプリケーション向けには、ブロックの高度なバッファリング テクニックにより、1,024 バイトまでの柔軟性に優れた最大ペイロード サイズを提供します。また、シリアル コネクティビティ用に内蔵された高速トランシーバーと、データ バッファリング用にブロック RAM とインターフェイスします。全体として、これらのエレメントは PCI Express プロトコルの物理層、データ リンク層、そしてトランザクション層をインプリメントします。

ザイリンクスは、さまざまな構築ブロック (PCI Express 用内蔵ブロック、トランシーバー、ブロック RAM、クロック リソース)をエンドポイントまたはルート ポート ソリューションに活用できるようにする軽量、コンフィギャラブル、かつ使用が容易な LogiCORE™ IP ラッパーを提供しています。レーン幅、最大ペイロード サイズ、PL インターフェイス速度、リファレンス クロック周波数、ベースアドレス レジスタのデコードとフィルタリングなど、数多くのコンフィギュレーション可能なパラメーターをシステム設計者が制御できます。

ザイリンクスは、内臓ブロックの AXI4 (メモリ マップ) に対するラッパーを提供しています。 メモリ マップされた AXI4 はザイリンクス Platform Studio/EDK デザイン フローおよび  $MicroBlaze^{TM}$  プロセッサ ベースのデザイン用に提供されているものです。

PCI Express デザインのソリューションに関する資料および詳細は、次のサイトから入手できます。http://japan.xilinx.com/technology/protocols/pciexpress.htm

# XADC (Analog-to-Digital Converter)

XADC アーキテクチャの主な特長は次のとおりです。

- 2個の12ビット、1MSPSのアナログ-デジタルコンバーター(ADC)
- 最大 17 個の柔軟でユーザー コンフィギュレーション可能なアナログ入力
- オンチップ リファレンスまたは外部リファレンスを選択可能
- オンチップの温度 (最大誤差 ±4℃) および電源電圧 (最大誤差 ±1%) センサー
- JTAG を介して連続的に ADC の計測結果にアクセス

すべての Zynq-7000 All Programmable SoC デバイスは XADC と呼ばれる、柔軟性に優れた新しいアナログ インターフェイスを備えています。Zynq-7000 All Programmable SoC が持つプログラマブル ロジックの性能と XADC を組み合わせることにより、データ取得と計測に関する幅広い要件に対応できます。アナログ機能とプログラマブル ロジックを組み合わせたこの独自のソリューションは、アナログ ミックスド シグナルと呼ばれます。詳細は、http://japan.xilinx.com/ams を参照してください



XADC には専用のトラックおよびホールド アンプを持つ 12 ビットで 1MSPS の ADC が 2 つと、1 つのオンチップ アナログ マルチプレクサー (最大 17 の外部アナログ入力チャネルをサポート)、オンチップ温度/電源電圧センサーが含まれます。2 つの ADC は、2 つの外部アナログ入力チャネルを同時にサプリングするように構成できます。トラックおよびホールド アンプは、単極、双極、差動の幅広いアナログ入力をサポートします。アナログ入力は、1MSPS のサンプルレートで 500kHz 以上の信号帯域幅をサポートします。専用のアナログ入力を用いて外部アナログ マルチプレクサー モードを使用すると、さらに広いアナログ帯域幅をサポートできます(『7 シリーズ FPGA の XADC 12 ビット 1MSPS デュアルアナログ-デジタル コンバーター ユーザー ガイド』(UG480) 参照)。

**XADC** は、オプションとしてオンチップのリファレンス回路 (±1%) を使用するため、温度や電源レールの基本的なオンチップ モニタリング用に外部にアクティブなコンポーネントは必要ありません。ADC の 12 ビットの性能を十分に達成するには、外部に 1.25V のリファレンス IC を使用することを推奨します。

XADC をデザインにインスタンシエートしない場合のデフォルトでは、XADC はすべてのオンチップ センサーの出力をデジタル化します。最も新しい計測結果は、最大および最小の測定結果と共に専用のレジスタに格納され、JTAG インターフェイスを介して常時アクセスできます。また、ユーザー定義のアラームしきい値によって超過温度イベントおよび許容外の温度変動を自動的に知らせることができ、ユーザーが指定した制限値 (100°C など) を用いて自動的に電源を切断するようにもできます。

# システム レベルの機能

次の機能は、PS および PL の両範囲で担われています。

- リセット管理
- クロック管理
- デバイス コンフィギュレーション
- ハードウェア/ソフトウェアのデバッグ サポート
- 電力管理

#### リセット管理

リセット管理機能を使用すると、デバイス全体またはデバイス内のユニットを個別にリセットできます。PS は次のリセット機能および信号をサポートしています。

- 外部および内部のパワーオン リセット信号
- ・ ウォーム リセット
- ・ ウォッチドック タイマー リセット
- PL のユーザー リセット
- ソフトウェア、ウォッチドック タイマー、または JTAG によるリセット
- セキュリティ違反によるリセット (ロックダウン リセット)

## クロック管理

Zynq-7000 製品ファミリの PS には、3 つの位相ロック ループ (PLL) があり、PS 内でクロックドメインを柔軟に設定できるようになっています。 PS 内には 3 つの主要クロックドメインがあり、これらには APU、DDR コントローラー、I/O ペリフェラル (IOP) が含まれます。これらすべてのドメインの周波数はソフトウェアで個別に設定できます。インターコネクトは、同期化が必要な非同期境界で同期用回路を用いて設計されています。この動作モードでは、DDR が CPU クロック周波数の半分のレートで動作します。たとえば、CPU が同期モードで 800 MHz で動作している場合、DDR メモリは 400 MHz (800 Mb/s) で動作します。

# PS ブートおよびデバイス コンフィギュレーション

Zynq-7000 All Programmable SoC は複数ステージのブート プロセスを使用し、ノンセキュア ブートおよびセキュア ブートをサポート しています。 PS は、ブート プロセスとコンフィギュレーション プロセスのマスターとなります。 セキュア ブートの場合は、PL 内に あるセキュリティ ブロックの使用を有効にするために PL に電源を投入する必要があります。このブロックによって 256 ビットの AES および SHA 暗号/認証が提供されます。

リセット時にデバイス モード ピンが読み出されて、使用されるプライマリ ブート デバイス(NOR、NAND、クワッド SPI、SD または JTAG) が判断されます。JTAG はノンセキュア ブート ソースとしてのみ使用可能で、デバッグを目的としています。いずれか一方の



ARM Cortex-A9 CPU がオンチップ ROM からのコードを実行し、ブート デバイスから OCM  $\sim$  FSBL (ファースト ステージ ブートローダー) をコピーします。

FSBL が OCM ヘコピーされると、プロセッサが FSBL を実行します。ザイリンクスはサンプル FSBL を提供していますが、ユーザーが独自の FSBL を作成することも可能です。FSBL によって PS のブートが開始し、PL のロードまたはコンフィギュレーションが実行できるようになります。PL コンフィギュレーションは、後で実行することもできます。FSBL は通常、ユーザー アプリケーションをロードするか、オプションとして U-Boot などの SSBL (セカンド ステージブート ローダー)をロードします。 SSBL はザイリンクスまたはサード パーティから入手できますが、独自のものを作成することも可能です。 SSBL は、いずれかのプライマリ ブート デバイス、または USB、イーサネットなどその他のソースからコードをロードすることでブート プロセスを継続します。 FSBL で PL をコンフィギュレートしなかった場合は SSBL でそれを行うことができますが、ここでも先延ばしにしておくことができます。

スタティック メモリ インターフェイス コントローラー (NAND、NOR、またはクワッド SPI) は、デフォルト設定でコンフィギュレートされます。デバイスのコンフィギュレーション速度を上げるために、これらの設定はブート イメージ ヘッダーにある情報で変更可能です。ブート後に ROM のブート イメージをユーザーが読み出したり、呼び出すことはできません。

## ハードウェアおよびソフトウェアのデバッグ サポート

Zynq-7000 All Programmable SoC で使用されるデバッグ システムは、ARM 社の CoreSight アーキテクチャに基づいています。このシステムは、エンベデッド トレース バッファー (ETB)、プログラム トレース マクロセル (PTM)、およびインスツルメント トレース マクロセル (ITM) などを含む ARM CoreSight コンポーネントを使用します。これは命令トレース機能のほかに、ハードウェア ブレークポイントやトリガーもサポートします。プログラマブル ロジックは、ザイリンクスの ChipScope<sup>TM</sup> Pro に組み込まれたロジック アナライザーでデバッグできます。

# デバッグ ポート

JTAG ポートは 2 つあり、チェーン接続して使用するか個別に使用できます。チェーン接続した場合には、1 つのポートを使用して、ARM プロセッサ コードのダウンロードやランタイム制御動作、PL コンフィギュレーション、および ChipScope Pro に組み込まれたロ ジック アナライザーを使用する PL デバッグが可能です。これにより、ザイリンクスのソフトウェア開発キット (SDK) や ChipScope Pro アナライザーなどのツールは、ザイリンクスが提供する 1 つのダウンロード ケーブルを共有できます。

JTAG チェーンが分かれている場合、一方のポートは ARM DAP インターフェイスへのダイレクト アクセスなどの PS サポート用に使用されます。CoreSight インターフェイスによって、ARM 準拠のデバッグ ツールや Development Studio5 (DS-5 $^{TM}$ ) などのソフトウェア開発ツールが使用可能になります。もう一方の JTAG ポートは、コンフィギュレーション ビットストリームのダウンロードや ChipScope Pro アナライザーを使用したデバッグなど、ザイリンクス FPGA ツールによって PL アクセスするために使用されます。このモードの場合、ユーザーはスタンドアロン FPGA と同じ方法でダウンロードおよび PL のデバッグが可能です。

# 電力管理

PS と PL は異なる電力プレーン上にあります。このため、それぞれ専用の電源ピンを備えた別々の電源レールへ接続できます。PL のパワーオフ モードが不要な場合は、PS と PL の電源レールを結合できます。PS がパワーオフ モードの間、PL は永続的なリセット状態に保持されます。PL の電力制御は PL への外部ピンを介して実行されます。電力は外部の電力管理回路を使用して制御され、この回路はソフトウェアと PS GPIO で制御できます。

#### 雷カモード

Zynq-7000 All Programmable SoC で使用できる省電力モードには次があります。

- プログラマブルロジック パワー オフ (スリープ)
  - PS と PL は異なる電源プレーン上にあるため、PL の電源がオフの状態でも PS は動作可能です。セキュリティ上の理由から、PL の電源は PS より先に投入できません。PL は電源投入のたびにリコンフィギュレーションが必要です。この省電力モードを使用する場合、PL のコンフィギュレーション時間を考慮しなければなりません。
- PS クロック制御
  - 内部 PLL を使用すると、PS の動作クロック レートを 30MHz まで下げることができます。クロック レートは動的に変更可能です。動作中にクロック レートを変更する場合は、PS クロック制御レジスタまたはクロック生成制御レジスタへアクセスするために、システム制御レジスタのロックを解除する必要があります。



- シングル プロセッサ モード
  - このモードでは、クロック ゲーティング機能を使用して 2 つ目の CortexTM-A9 CPU をオフにし、1 つ目の CPU をフル稼働 させます。

## 雷力例

Zynq-7000 All Programmable SoC の消費電力は、PL リソースの使用率および PS と PL の動作周波数によって異なります。消費電力の概算には、<a href="http://japan.xilinx.com/products/design tools/logic design/xpe.htm">http://japan.xilinx.com/products/design tools/logic design/xpe.htm</a> からダウンロード可能なザイリンクス パワー エスティメーター (XPE) を使用してください。

# メモリ マップ

Zynq-7000 All Programmable SoC は、表 5 に示すような構成の 4GB アドレス空間をサポートしています。

#### 表 5: メモリ マップ

開始アドレス	サイズ (MB)	説明
0x0000_0000	1,024	DDR DRAM およびオンチップ メモリ (OCM)
0x4000_0000	1,024	PL AXI スレーブ ポート #0
0x8000_0000	1,024	PL AXI スレーブ ポート #1
0xE000_0000	256	IOP デバイス
0xF000_0000	128	予約領域
0xF800_0000	32	AMBA APB バス経由のプログラム可能なレジスタ アクセス
0xFA00_0000	32	予約領域
0xFC00_0000	64MB ∼ 256KB	クワッド SPI リニア アドレスのベース アドレス (OCM の最高位 256KB を除く)、 $64MB$ 予約領域、現時点では $32MB$ のみサポート
0xFFFC_0000	256 KB	高位アドレス空間へマップされる場合は OCM

# 注文情報

表 6 に、このデバイスファミリで提供されているスピード グレードおよび温度グレードを示します。一部のデバイスでは、入手可能なスピード グレードと温度グレードに制限があります。

## 表 6: スピード グレードと温度範囲

	スピード	・グレードとジャンクション)	<b>温度範囲</b>
デバイス	コマーシャル温度 (C) 0°C ~ +85°C	拡張温度 (E) 0°C ~ +100°C	インダストリアル温度 (I) -40°C ~ +100°C
Zynq-7000	-1	-2、-3	-1、-2

図 4 に示す注文情報は、鉛フリーパッケージを含むすべてのパッケージに適用されます。

この文書に示す一部の注文情報はシリコンの注文が可能になる前に提供されるプレリリース版です。Zynq-7000 All Programmable SoC アーリーアクセスプログラムの詳細は、ザイリンクスの販売代理店までお問い合わせください。






図 4:注文情報

# 改訂履歴

次の表に、この資料の改訂履歴を示します。

日付	バージョン	内容
2012年3月23日	1.0	初版
2012年5月8日	1.1	表 2 および表 3 を更新。
2012年6月11日	1.1.1	誤植の修正。
2012年8月21日	1.2	「デュアルコア ARM® Cortex <sup>TM</sup> -A9 ベースの アプリケーション プロセッサ ユニット (APU)」、「I/O ペリフェラルおよびインターフェイス」、「2 つの $12$ ビット A/D コンバーター (ADC)」、表 $1$ 、表 $2$ 、「アプリケーション プロセッサ ユニット (APU)」、「I/O ペリフェラル (IOP)」、「PS の外部 インターフェイス」、「MIO の概要」、表 $3$ 、「プログラマブル ロジック (PL) の説明」、および「PS ブートおよびデバイス コンフィギュレーション」を更新。
2013年3月15日	1.3	表 1、表 2 (FFG1156 パッケージを含む)、および「アプリケーション プロセッサ ユニット (APU)」に XC7Z100 デバイスの情報を追加。表 3 および「クロック管理」を更新。表 4 を追加。「ブロック RAM」を更新。表 5 (電力例) を削除。

# Notice of Disclaimer

The information disclosed to you hereunder (the "Materials") is provided solely for the selection and use of Xilinx products. To the maximum extent permitted by applicable law:(1) Materials are made available "AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including your use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same.Xilinx assumes no obligation to correct any errors contained in the Materials, or to advise you of any corrections or update. You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent. Certain products are subject to the terms and conditions of the Limited Warranties which can be viewed at <a href="http://www.xilinx.com/warranty.htm">http://www.xilinx.com/warranty.htm</a>; IP cores may be subject to warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are not designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk and liability for use of Xilinx products in Critical Applications: <a href="https://www.xilinx.com/warranty.htm#critapps">https://www.xilinx.com/warranty.htm#critapps</a>.

本資料は英語版 (v1.3) を翻訳したもので、内容に相違が生じる場合には原文を優先します。 資料によっては英語版の更新に対応していないものがあります。

日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

この資料に関するフィードバックおよびリンクなどの問題につきましては、jpn\_trans\_feedback@xilinx.com までお知らせください。いただきましたご意見を参考に早急に対応させていただきます。なお、このメール アドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。