

# Zynq-7000 All Programmable SoC：コンセプト、ツール、 テクニック ガイド (CTT)

効率的なエンベデッド システム構築を  
サポートするハンディ ガイド

UG873 (v14.3) 2012 年 10 月 16 日



#### Notice of Disclaimer

The information disclosed to you hereunder (the "Materials") is provided solely for the selection and use of Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available "AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including your use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes no obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or to product specifications. You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent. Certain products are subject to the terms and conditions of the Limited Warranties which can be viewed at <http://www.xilinx.com/warranty.htm>; IP cores may be subject to warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are not designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk and liability for use of Xilinx products in Critical Applications: <http://www.xilinx.com/warranty.htm#critapps>.

© Copyright 2012 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. All other trademarks are the property of their respective owners.

本資料は英語版(v14.3)を翻訳したもので、内容に相違が生じる場合には原文を優先します。

資料によっては英語版の更新に対応していないものがあります。

日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

この資料に関するフィードバックおよびリンクなどの問題につきましては、[jpn\\_trans\\_feedback@xilinx.com](mailto:jpn_trans_feedback@xilinx.com)までお知らせください。いただきましたご意見を参考に早急に対応させていただきます。なお、このメールアドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。

## 改訂履歴

次の表に、この文書の改訂履歴を示します。

日付	バージョン	内容
2012年4月24日	14.1	Zynq™-7000 EPP デバイスをサポートする 14.1 リリース
2012年5月28日	14.1	14.1 アップデート バージョン
2012年5月31日	14.1	22 ページおよび47 ページ の LED の表記を D23 から DS23 に修正
2012年7月25日	14.2	ISE Design Suite 14.2 向けアップデート。主なアップデート内容は次のとおり。 <ul style="list-style-type: none"><li>図のアップデート</li><li>14.2 ソフトウェア向けにデザイン ファイルをアップデート</li><li>アプリケーション ソフトウェアに関する情報を第3章の終わりに移動</li><li>第6章「プロセッキング システムの高性能スレーブ ポートを使用したシステム デザイン」を追加</li><li>第7章「SDK を使用したソフトウェア プロファイリング」を追加</li><li>第8章「アクセラレータ コヒーレンシ ポート (ACP)」を追加</li></ul>
2012年7月27日	14.2	Zynq シリコン 1.0 の情報を削除
2012年10月16日	14.3	ISE Design Suite 14.3 向けアップデート。主なアップデート内容は次のとおり。 <ul style="list-style-type: none"><li>タイトルのアップデート</li><li>図のアップデート</li><li>GUI の変更に伴い手順をアップデート</li><li>第9章「Linux OS に対応する独自の IP およびデバイス ドライバーを作成する」を追加</li></ul>

# 目次

## 第 1 章：はじめに

このガイドについて .....	5
チュートリアル .....	6
その他の資料 .....	6
トレーニング演習 .....	6
Zynq EPP および EDK でエンベデッド プロセッサ デザインを簡略化 .....	6
ISE Design Suite : Embedded Edition .....	7
エンベデッド開発キット .....	7
ISE ツールでデザイン プロセスを加速 .....	8
最初に必要なセットアップ .....	8
インストール要件 : EDK ツールの実行条件 .....	8
ハードウェア要件 .....	9

## 第 2 章：Zynq プロセッシング システムを使用するエンベデッド システム デザイン

エンベデッド システムの構築 .....	10
チュートリアル : Zynq プロセッシング システムの新規エンベデッド プロジェクトを作成する .....	10
チュートリアル : SDK へエクスポートする .....	16
チュートリアル : Hello World アプリケーションを実行する .....	18
その他の情報 .....	20

## 第 3 章：Zynq プロセッシング システムおよびプログラマブル ロジックを使用する エンベデッド システム デザイン

ファブリックでの Zynq PS への IP 追加 .....	21
チュートリアル : ファブリックでインスタンシエートされる IP の機能を確認する .....	23
チュートリアル : SDK を使用する .....	29
デザイン用のスタンドアロン アプリケーション ソフトウェア .....	29
アプリケーション ソフトウェアの構成手順 .....	30
アプリケーション ソフトウェアのコード .....	30

## 第 4 章：SDK および ChipScope を使用したデバッグ

チュートリアル : SDK を使用してソフトウェアをデバッグする .....	31
チュートリアル : ChipScope ソフトウェアを使用してハードウェアをデバッグする .....	33

## 第 5 章：SDK を使用した Linux のブートおよびアプリケーションのデバッグ

必要な環境 .....	36
Zynq ボード上で Linux をブートする .....	37
ブート方法 .....	37
JTAG から Linux をブートする .....	38
チュートリアル : JTAG モードで Linux をブートする .....	39
チュートリアル : SDK リモート デバッグを使用して Linux アプリケーションをデバッグする .....	42
チュートリアル : QSPI フラッシュから Linux をブートする .....	43
チュートリアル : SD カードから Linux をブートする .....	48

## 第 6 章：プロセッシング システムの高性能スレーブ ポートを使用したシステム デザイン

AXI CDMA を Zynq PS の HP スレーブ ポートと統合する .....	50
チュートリアル : AXI CDMA を PS の HP スレーブ ポートと統合する .....	52
デザイン用のスタンドアロン アプリケーション ソフトウェア .....	59
アプリケーション ソフトウェアのフロー .....	60
チュートリアル : SDK を使用してスタンドアロンの CDMA アプリケーションを実行する .....	60
CDMA システム向けの Linux OS ベースのアプリケーション ソフトウェア .....	62
アプリケーション ソフトウェアの構成手順 .....	62
チュートリアル : SDK を使用して Linux CDMA アプリケーションを実行する .....	63
ターゲット ポートで Linux をブートする .....	63
SDK を使用して、アプリケーションを構築してそれをターゲット ボードで実行する .....	63

## 第 7 章：SDK を使用したソフトウェア プロファイリング

SDK を使用したアプリケーションのプロファイリング .....	65
チュートリアル : SDK でアプリケーション ソフトウェアをプロファイリングする .....	65
チュートリアル : アプリケーションにプロファイリング オプションを適用する .....	68

## 第 8 章：アクセラレータ コヒーレンシ ポート (ACP)

ACP の要求 .....	71
コヒーレントな ACP 読み出し要求 .....	71
非コヒーレントな ACP 読み出し要求 .....	71
コヒーレントな ACP 書き込み要求 .....	72
非コヒーレントな ACP 書き込み要求 .....	72
ACP の制約 .....	72

## 第 9 章：Linux OS に対応する独自の IP およびデバイス ドライバーを作成する

必要な環境 .....	73
ペリフェラル IP の作成 .....	74
チュートリアル : ペリフェラル IP を作成する .....	75
PS の GP マスター ポートを用いてペリフェラル IP を統合する .....	75
チュートリアル : PS の GP マスター ポートを使用してペリフェラル IP を統合する .....	76
ペリフェラル IP 向け Linux ベースのデバイス ドライバーの開発 .....	78
チュートリアル : デバイス ドライバーを開発する .....	79
実行中のカーネルへのモジュールのロードおよびアプリケーションの実行 .....	79
モジュールをカーネル メモリへロードする .....	79
アプリケーション ソフトウェア .....	80
チュートリアル : モジュールをカーネルへロードし、アプリケーションを実行する .....	80

## 付録 A: その他のリソース

このガイドのリソース .....	83
トレーニング 演習 .....	83
ザイリンクスのリソース .....	83
EDK の資料 .....	84
EDK 関連のその他のリソース .....	84

# はじめに

## 1.1 このガイドについて

このガイドは、Zynq™-7000 All Programmable SoC を使用する場合のザイリンクス ISE® Design Suite フローについて説明します。ここに挙げるサンプルプロジェクトは、ザイリンクスの ZC702 Rev 1.0 評価ボードおよびツールバージョン 14.3 をターゲットとしています。

**注記 :** テスト ドライブ(以降「チュートリアル」)は、64 ビットの Windows 7 オペレーティング システムで作成されたものです。ほかのバージョンの Windows では結果が異なる場合があります。

**注記 :** 第 5、6、9 章のチュートリアルに記載している、ハードウェアにおける Linux のブート シーケンスは、14.2 向けにリリースされた Linux カーネルに特化されています。

このガイドは、次の各章で構成されています。

- 第 1 章では概要を説明します。
- 第 2 章「Zynq プロセッsing システムを使用する エンベデッド システム デザイン」では、Zynq プロセッsing システム (PS) を用いたシステムの作成、および簡単な Hello World アプリケーションの実行について説明します。
- 第 3 章「Zynq プロセッsing システムおよびプログラマブル ロジックを使用する エンベデッド システム デザイン」では、Zynq のプロセッsing システム (PS) とプログラマブル ロジック (PL、つまりファブリック) を使用してシステムを作成する方法に加えて、PS および PL を実行する簡単なアプリケーションの使用方法について説明します。
- 第 4 章「SDK および ChipScope を使用した デバッging」では、ソフトウェア (SDK デバッgingを使用) およびハードウェア (ChipScope™ ソフトウェアを使用) の観点からデバッging情報を提供します。
- 第 5 章「SDK を使用した Linux のブートおよび アプリケーションのデバッging」では、Zynq™-7000 AP SoC ボードにおける Linux OS のブート、およびアプリケーションのデバッgingについて情報を提供します。
- 第 6 章「プロセッsing システムの高性能スレーブ ポートを使用した システム デザイン」では、ファブリックで AXI CDMA IP をインスタンシエートする際の情報を提供し、この IP を PS の高性能 (HP) 64 ビット スレーブ ポートと結合させる方法について説明します。
- 第 7 章「SDK を使用した ソフトウェアプロファイリング」では、スタンダードアロン BSP のプロファイリング機能、および第 6 章で作成した AXI CDMA 関連のアプリケーションについて説明します。
- 第 8 章「アクセラレータ コヒーレンシ ポート (ACP)」では、ACP コヒーレントおよび ACP 非コヒーレントの場合の読み出し要求と書き込み要求に関する情報を提供します。
- 第 9 章「Linux OS に対応する 独自の IP および デバイス ドライバーを作成する」では、Create and Import Peripheral (CIP) ウィザードを使用して IP を作成する手順について説明します。さらに、ザイリンクス Zynq™-7000 AP SoC デバイス用に作成した IP を用いてシステムを設計します。
- 付録 A 「その他のリソース」では、このガイドに関連するその他の資料へのリンクを提供します。

### 1.1.1 チュートリアル

ソフトウェア ツールの使用方法を習得するには、使用してみるのが最良の方法です。このガイドには説明したツールを実際に使用してみるチュートリアルがあります。このチュートリアルでは、サンプルプロジェクトの仕様のほかにも、背景で何が起こっているかが説明されています。

チュートリアルには、タイトルの横にクルマのアイコンが付いています。

### 1.1.2 その他の資料

その他の資料一覧は、[付録 A 「その他のリソース」](#) に記載されています。

### 1.1.3 トレーニング演習

チュートリアルの中には関連するタスクをさらに実践するために利用可能なトレーニング演習が提供されているものがあります。演習がある場合、チュートリアル セクションの最後にその説明が記載されています。

トレーニング演習情報へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

---

## 1.2 Zynq EPP および EDK でエンベデッド プロセッサ デザインを簡略化

エンベデッド システムは複雑です。エンベデッド デザインのハードウェアとソフトウェアに該当する部分はそれぞれがプロジェクトとなります。2つのデザイン コンポーネントを1つのシステムとして機能するように統合することには、さらに課題が伴います。その統合されたものに FPGA デザイン プロジェクトを追加すると、状況は非常に複雑になると考えられます。

Zynq エクステンシブル プロセッsing プラットフォーム (EPP) ソリューションでは、ハード IP として ARM Cortex A9 デュアル コアが提供され、さらに1つの SoC 上でこのコアと共にプログラマブル ロジックを使用できるため、複雑性が緩和されます。Zynq EPP はこの種としては業界で初めてのソリューションであり、完全なシステムとして大きな可能性を持っています。

設計プロセスを単純にするために、ザイリンクスはいくつかのツールを提供しています。基本的なツールおよびプロジェクト ファイルの名前、これらツールの略称を把握しておくことを推奨します。EDK 固有の用語は、ザイリンクス用語集 ([http://japan.xilinx.com/support/documentation/sw\\_manuals/glossary.pdf](http://japan.xilinx.com/support/documentation/sw_manuals/glossary.pdf)) に記載されています。

エンベデッド 開発キット (EDK) は、Xilinx Platform Studio (XPS) とソフトウェア開発キット (SDK) が組み合わされたものです。ハードウェアとソフトウェアのアプリケーションの設計、デバッグ、実行が可能になるほか、検証や評価を目的としてデザインを実際のボードで動作させるのにも役立ちます。

### 1.2.1 ISE Design Suite : Embedded Edition

ザイリンクスは、ISE Design Suite と総称される開発システム ツールを複数提供しています。エンベデッド システム 開発向けに提供されているのが ISE Design Suite : Embedded Edition です。Embedded Edition は次のツールで構成されています。

- ISE (Integrated Software Environment)
- PlanAhead™ デザイン解析ツール
- FPGA デザインのオンチップ デバッグに有用な ChipScope Pro
- エンベデッド 開発キット (EDK)

EDK は DSP デザイン向けの ISE Design Suite : System Edition にも含まれます。

FPGA デザインに ISE ツールを使用する方法の詳細は、[付録 A 「その他のリソース」](#) に記載されている資料を参照してください。

### 1.2.2 エンベデッド 開発キット

EDK はザイリンクスの FPGA デバイスに実装する完全なエンベデッド プロセッサ システムを設計する際に使用可能なツールセットおよび IP コアです。

#### Xilinx Platform Studio

Xilinx Platform Studio (XPS) はエンベデッド プロセッサ システムのハードウェア部分の設計に使用する開発環境です。XPS はバッチ モードまたは GUI を使用して実行できます。このガイドでは、この実行例が示されています。

#### ソフトウェア開発キット

ソフトウェア開発キット (SDK) は XPS を補完する統合開発環境で、C/C++ エンベデッド ソフトウェア アプリケーションの作成および検証に使用します。SDK は、Eclipse オープンソース フレームワークで構築されているため、ソフトウェア 設計者や設計チームにとって使い慣れた環境です。Eclipse 開発環境の詳細は、<http://www.eclipse.org> を参照してください。

#### その他の EDK コンポーネント

EDK のその他のコンポーネントは次のとおりです。

- ザイリンクス エンベデッド プロセッサ用のハードウェア IP
- エンベデッド ソフトウェア開発用のドライバーおよびライブラリ
- Zynq プロセッシング システムの ARM Cortex-A9MP プロセッサをターゲットにした C/C++ ソフトウェア開発向けの GNU コンパイラおよびデバッガー
- 資料
- サンプル プロジェクト

## 1.3 ISE ツールでデザイン プロセスを加速

PlanAhead デザイン解析ツールではデザイン ソースをハードウェアに追加できます。このハードウェアシステムは XPS を用いて作成可能です。XPS を使用することで、必要な IP を簡単に既存のデザイン ソースへ追加してクロック やリセットなどのポート接続を作成できます。

- XPS は主に、エンベデッド プロセッサ システムの開発に使用します。マイクロプロセッサ、ペリフェラル、コンポーネントの相互接続やそれぞれに対する詳細な設定は XPS で可能です。
- ソフトウェア開発には SDK を使用します。SDK はスタンダードアロンのアプリケーションとして提供されています。このツールは、購入後、ロード先のマシンにほかのザイリンクスのツールがインストールされていなくても使用可能です。また、ソフトウェア アプリケーションのデバッグに使用できます。

Zynq プロセッシング システム (PS) は、FPGA プログラマブル ロジック (PL) に何もプログラムされていなくても、ブートして動作させることができます。ただし、ファブリックでソフト IP を使用したり、EMIO を用いて PS ペリフェラルを接続するには、PL をプログラムする必要があります。この手順は SDK から実行できます。

XPS に関するエンベデッド デザイン プロセスの詳細は、『エンベデッド システム ツール リファレンス マニュアル』の「デザイン プロセスの概要」を参照してください。この資料へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

注記 : Zynq 開発ツールの初期バージョンでは、プロセッシング システムの直接シミュレーションは利用できません。

## 1.4 最初に必要なセットアップ

ツールについて詳しく説明する前に、ツールが適切にインストールされ、セットアップした環境がこのガイドのチュートリアルセクションの記載要件に一致するかを確認します。

### 1.4.1 インストール要件 :EDK ツールの実行条件

#### PlanAhead ツールおよび EDK

PlanAhead デザイン ツールおよび EDK はいずれも ISE Design Suite : Embedded Edition ソフトウェアに含まれています。ソフトウェアと最新アップデートがインストールされていることを確認してください。最新のソフトウェアバージョンであるかどうかは、<http://japan.xilinx.com/support> にアクセスして確認できます。

#### ソフトウェアのライセンス

ザイリンクスのソフトウェアには、FLEXnet ライセンスが使用されています。ソフトウェアを初めて起動する際、ライセンスの検証プロセスが実行されます。有効なライセンスが検出されない場合、ライセンス ウィザードに従ってライセンスを取得し、ザイリンクス ツールがそのライセンスを使用できるようにします。ソフトウェアの評価のみが目的であれば、評価ライセンスを取得できます。

ザイリンクス ソフトウェアのライセンスの詳細は、『ザイリンクス デザイン ツール : インストールおよびライセンス ガイド』(UG798) を参照してください。この資料へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

## 1.4.2 ハードウェア要件

このガイドでは、Zynq ZC702 Rev C 評価ボードをターゲットとしています。このガイドを活用するにあたって、評価ボードに含まれている次のものを用意してください。

- ZC702 評価ボード
- AC 電源アダプター (12 VDC)
- USB Type-A/Mini-B ケーブル (UART 通信用)
- JTAG を介するプログラムおよびデバッグ用のザイリンクス プラットフォーム ケーブルおよび Digilent 社製ケーブル
- Linux ブート用の SD-MMC フラッシュ カード
- ターゲット ボードとホスト マシンの接続用のイーサネット ケーブル

# Zynq プロセッシング システムを使用する エンベデッド システム デザイン

ザイリンクスのエンベデッド開発キット (EDK) の概要に引き続き、このツールを活用して Zynq™-7000 AP SoC プロセッシング システムを使用するエンベデッド システムを開発する方法を説明します。

Zynq AP SoC は、ARM Cortex A9 ハード IP とプログラマブル ロジックで構成されています。これらは、次の 2 つの方法で使用できます。

1. Zynq PS は、ファブリックからの追加 IP なしでスタンダードアロン モードで使用できます。
2. IP は、ファブリックでインスタンシエートして Zynq PS で使用可能です。PS と PL を組み合わせて使用することで、1 つの SOC で複雑かつ高効率なデザインを実現できます。

---

## 2.1 エンベデッド システムの構築

Zynq システム デザインを作成するには、ブート デバイスおよびペリフェラルを適切に選択するために PS をコンフィギュレーションします。PS ペリフェラルと利用可能な MIO の接続がデザイン要件を満たしている限り、ビットストリームは必要ありません。この章では、このようなデザインの作成方法を説明します。

### 2.1.1 チュートリアル : Zynq プロセッシング システムの 新規エンベデッド プロジェクトを作成する

このチュートリアルでは、ISE® の PlanAhead™ デザイン解析ツールを起動し、エンベデッド プロセッサ システムのプロジェクトを最上位として作成します。

#### PlanAhead デザイン ツールでデザインを開始する

1. PlanAhead ツールを起動します。
2. [Create New Project] をクリックして New Project ウィザードを開きます。

3. 次の表の情報に基づいて、ウィザード画面で選択操作を行います。

ウィザード画面	システム プロパティ	設定または使用するコマンド
Project Name	プロジェクト名	プロジェクト名を指定する。
	プロジェクト ロケーション	プロジェクト ファイルを格納するディレクトリを指定する。
	プロジェクト サブディレクトリの作成	チェック ボックスをオンのままにする。
Project Type	デザインのソースのタイプを指定する。RTL または合成済み EDIF から開始できる。	デフォルトの [RTL Project] を使用する。
Add Sources	この画面では変更しない。	
Add Existing IP	この画面では変更しない。	
Add Constraints	この画面では変更しない。	
Default Part	指定	[Boards] を選択する。
	ボード	[Zynq-7 ZC702 Evaluation Board] を選択する。
New Project Summary	プロジェクト サマリ	[Finish] をクリックする前にプロジェクト サマリを再確認し、プロジェクトを作成する。

[Finish] をクリックすると New Project ウィザードが閉じ、作成したプロジェクトが PlanAhead デザイン ツールで開きます。

ここからは Add Sources ウィザードを使用して、エンベデッド プロセッサ プロジェクトを作成します。

1. [Project Manager] で [Add Sources] をクリックします。

Add Sources ウィザードが開きます。

2. [Add or Create Embedded Sources] をオンにして、[Next] をクリックします。
3. [Add or Create Embedded Source] ウィンドウで [Create Sub-Design] をクリックします。
4. モジュール名を入力して [OK] をクリックします。この例では、「**system**」という名前を入力します。

作成したモジュールがソース リストに表示されます。

5. [Finish] をクリックします。

PlanAhead デザイン ツールでエンベデッド デザイン ソース プロジェクトが作成されます。このツールは、エンベデッド プロセッサ システムの存在を認識し、XPS を起動します。

## XPS でデザインを継続する

XPS では、次の 2 つの方法で新しいエンベデッド システムを設計できます。

- Base System Builder (BSB) ウィザードを使用する

BSB ウィザードでは、プロセッシング システムの I/O インターフェイスを選択してコンフィギュレーションし、デフォルトのペリフェラルをファブリックに追加できます。ザイリンクスは、常に BSB ウィザードを使用して新しいエンベデッド デザインプロジェクトの基礎を作成することを推奨します。

- 空のプロジェクトを作成する

このオプションでは、プロセッシング システムを手動でデザインへ追加し、I/O インターフェイスをコンフィギュレーションする必要があります。

### BSB ウィザードを使用して新しいエンベデッド システムを設計する

1. BSB ウィザードを使用してベース システムを作成するかどうかを確認するダイアログ ボックスが表示されたら、[Yes] をクリックします。

BSB の最初のウィンドウでは、システムを AXI ベースにするか PLB ベースにするかの選択が求められます。

2. AXI システムを選択して [OK] をクリックします。
3. Base System Builder ウィザードで、次の表に記載されている設定を使用してプロジェクトを作成します。設定またはコマンドが表に記載されていない場合は、デフォルトの値に従います。

ウィザード画面	システム プロパティ	設定または使用するコマンド
Board and System Selection	ボード	デフォルトのオプションを使用して、Zynq ZC702 評価プラットフォーム リビジョン C 向けのシステムを作成する。 注記：ここでは、PlanAhead ツールで選択したボードが自動入力される。
	ボード コンフィギュレーション	ボードの選択に基づいて情報が自動入力される。
	システムの選択	Zynq プロセッシング システム 7
Peripheral Configuration	ペリフェラルの選択およびコンフィギュレーション	Included Peripherals リストから次を削除する。 <ul style="list-style-type: none"> <li>• GPIO_SW</li> <li>• LEDs_4Bits</li> </ul>

4. デザインを生成するには、[Finish] をクリックします。
5. XPS ウィンドウを閉じます。アクティブな PlanAhead ツール セッションが、プロジェクトの設定でアップデートされます。

ソフトウェア開発用にシステム情報を SDK にエクスポートする方法は、「[2.1.2 チュートリアル : SDK へエクスポートする](#)」を参照してください。

## 空のプロジェクトを使用して新しいエンベデッド システムを設計する

BSB ウィザードでデフォルトのエンベデッド システムを作成済みの場合は、このセクションを省略して「[2.1.2 チュートリアル: SDK へエクスポートする](#)」へ進んでください。

1. BSB ウィザードを使用してベース システムを作成するかどうかを確認するダイアログ ボックスが表示されたら、[No] をクリックします。

ここでは、プロセッサをシステムに手動で追加します。

2. IP カタログで [Processor] → [Processing System] をクリックし、プロセッサをシステムに追加します。

processing\_system7 4.02.a インスタンスを 1 つデザインに追加するかどうかを確認するダイアログ ボックスが表示されます。

3. [Yes] をクリックしてプロセッサ インスタンスを追加します。

4. [Bus Interfaces] タブをクリックします。processing\_system7 が追加されていることを確認します。




図 2-1 : XPS の [System Assembly] ビュー

5. [System Assembly] ビューで [Zynq] タブをクリックし、Zynq プロセッsing システムのブロック図を開きます。




図 2-2: Zynq プロセッsing システム

ブロック図の構成を確認します。Zynq プロセッsing システム ブロック図の緑色のブロックは、コンフィギュレーション可能です。ブロックをクリックすると、その協調コンフィギュレーション ウィンドウが開きます。

6. [Import Zynq Configurations] をクリックします。

[Import Zynq Configurations] ダイアログ ボックスが開きます。

7. ZC702 ボード用のコンフィギュレーション テンプレート ファイルを選択します。デフォルトで選択されるテンプレートは、ZC702 ボードに対応する、ローカルマシンのインストール パスにあります。




図 2-3 : [Import Zynq Processing System Configurations] ダイアログ ボックス

8. [OK] をクリックします。
9. Zynq MIO コンフィギュレーションとデザインがアップデートされることを確認するウィンドウが開いたら、[Yes] をクリックします。

10. Zynq のブロック図が変更されていることを確認します。I/O ペリフェラルがアクティブになります。




図 2-4: アップデート後の Zynq のブロック図

11. ブロック図に示す緑色の I/O Peripherals ボックスをクリックします。

ZC702 のボード レイアウトに従っていくつかの MIO ピンが複数のペリフェラルに割り当てられており、これらのペリフェラルはプロセッシング システムで有効となっています。たとえば、UART1 は有効で、UART0 は無効です。これは、UART1 が UART を経由して USB - UART コネクタを介し、ZC702 ボードの USB コンバーター チップへ接続されているためです。

12. [Zynq PS MIO Configurations] ダイアログ ボックスを閉じます。

13. XPS ウィンドウを閉じます。アクティブな PlanAhead ツール セッションが、プロジェクトの設定でアップデートされます。

ソフトウェア開発用にシステム情報を SDK にエクスポートする方法は、「[2.1.2 チュートリアル : SDK へエクスポートする](#)」を参照してください。

## 2.1.2 チュートリアル : SDK へエクスポートする

このチュートリアルでは、PlanAhead ツールから SDK を起動します。

- [Sources] ペインの [Design Sources] で、[system(system.xmp)] を右クリックして [Create Top HDL] をクリックします。PlanAhead がデザインの最上位モジュールである `system_stub.v` を生成します。
- PlanAhead ツールで、[File] → [Export] → [Export Hardware] をクリックします。[Export Hardware] ダイアログ ボックスが開きます。デフォルトでは、[Export Hardware] チェック ボックスがオンになっています。
- [Launch SDK] チェック ボックスをオンにします。

4. [OK] をクリックすると、SDK が開きます。

SDK が起動すると、ハードウェア記述ファイルが自動的に読み込まれます。[system.xml] タブは、プロセッsing システム全体のアドレスマップを表示します。




図 2-5 : SDK の [system.xml] タブのアドレスマップ

## ここまで

PlanAhead デザインツールによって、デザインのハードウェア プラットフォーム仕様(この例では system.xml)が SDK にエクスポートされました。system.xml に加えて、さらにファイル(ps7\_init.c, ps7\_init.h, ps7\_init.tcl, ps7\_init.html)が SDK にエクスポートされています。

SDK が起動すると、system.xml ファイルがデフォルトで開きます。このファイルから読み出されるシステムのアドレスマップがデフォルトで SDK ウィンドウに表示されます。

ps7\_init.c および ps7\_init.h ファイルには、Zynq プロセッsing システムの初期化コードのほかに、DDR、クロック、PLL、および MIO の初期化設定が含まれます。SDK は、アプリケーションがプロセッsing システムの最上位で実行可能となるように、これらの設定をプロセッsing システムの初期化時に使用します。プロセッsing システムの設定の中には ZC702 評価ボード向けに固定されているものがあります。

## 次に実行すること

これで、SDK を使用してプロジェクトのソフトウェア開発を開始できます。次のセクションでは、ハードウェア プラットフォーム向けのソフトウェア アプリケーションの作成に役立つ情報を提供します。

## 2.1.3 チュートリアル : Hello World アプリケーションを実行する

1. 電源ケーブルをボードに接続します。
2. 使用するケーブルの種類(ザイリンクスのプラットフォーム ケーブル USB II または Digilent 社製ケーブル)に応じて Windows ホスト マシンとターゲット ボードを次のように接続します。

表 2-1: SW10 スイッチの設定

ケーブルの種類	ビット 1 の位置	ビット 2 の位置
ザイリンクス プラットフォーム ケーブル USB II	ON	OFF
Digilent 社製ケーブル	OFF	ON

3. ザイリンクスのプラットフォーム ケーブル USB II を使用して Windows ホスト マシンとターゲット ボードを接続します。
4. USB ケーブルを Windows ホスト マシンと接続しているターゲット ボードのコネクタ J17 につなぎます。シリアル転送に USB を使用する際、このように接続します。
5. [図 2-6](#) に示すスイッチを使用して ZC702 ボードに電源を投入します。



**重要:** ジャンパー J27 および J28 は SD カード スロットから離れた側につけ、SW16 スイッチを [図 2-6](#) に示すとおりに設定します。




図 2-6: ZC702 ボードの電源スイッチ

6. SDK が開かれていない場合は、ここで開きます。

7. システムで割り当てられている COM ポートのシリアル通信ユーティリティを開きます。SDK ではシリアル ターミナルユーティリティが提供されています。[Window] → [Show View] → [Terminal] をクリックしてこのユーティリティを開きます。

注記 : Zynq プロセッsing システムの標準的なコンフィギュレーションは、「ポートレート 115200、8 ビット、パリティ:なし、停止:1 ビット、フロー制御:なし」です

8. [File] → [New] → [Application Project] をクリックします。

New Project ウィザードが開きます。

9. 次の表の情報に基づいて、ウィザード画面で選択操作を行います。

ウィザード画面	システム プロパティ	設定または使用するコマンド
Application Project	プロジェクト名	hello_world
	デフォルト ロケーションの使用	このオプションをオンにする。
	ハードウェア プラットフォーム	system_hw_platform
	プロセッサ	PS7_cortexa9_0
	OS プラットフォーム	スタンダードアロン
	言語	C
Templates	ボード サポート パッケージ	[Create New] をクリックして「hello_world_bsp」という名前を付ける。
	利用可能なテンプレート	Hello World

SDK によって **hello\_world** アプリケーションプロジェクトおよび **hello\_world\_bsp** BSP プロジェクトがプロジェクト エクスプローラー エリアに作成されます。これらの両プロジェクトは自動的にコンパイルされ、ELF ファイルが作成されます。

10. [hello\_world] を右クリックして [Run as] → [Run Configurations] をクリックします。

11. [Xilinx C/C++ ELF] を右クリックして [New] をクリックします。

SDK によって、**hello\_world Debug** という名前の新しい実行コンフィギュレーションが作成されます。

アプリケーションに関連するコンフィギュレーションは、起動コンフィギュレーションの [Main] タブに自動入力されます。

12. 起動コンフィギュレーションの [Device Initialization] タブをクリックし、設定を確認します。

初期化 TCL ファイルへのコンフィギュレーション パスがあることに着目してください。ここでは **ps7\_init.tcl** のパスです。このファイルは、デザインを SDK にエクスポートした際にエクスポートされたもので、プロセッsing システムの初期化情報を含みます。

13. [STDIO Connection] タブは、起動コンフィギュレーションの設定で使用できます。このタブを使用して STDIO をコンソールに接続することができます。ここからは、シリアル通信ユーティリティがすでに起動しているため、このタブを使用することはできません。起動コンフィギュレーションにはほかにもオプションがありますが、これらについては後半で説明します。

14. [Run] をクリックします。

15. シリアル通信ユーティリティに Hello World が表示されます。

**注記 :** Zynq 評価ボードで実行されるこのソフトウェア アプリケーション用にビットストリームをダウンロードする必要はありませんでした。ARM Cortex A9 デュアル コアはすでにボードに実装されています。簡単なアプリケーションを実行することを目的としたこのシステムの基本的な初期化は、デバイス初期化 TCL スクリプトで実行されます。

## ここまで

アプリケーション ソフトウェアによって、Hello World の文字列が PS の UART1 ペリフェラルに送信されました。

UART1 からホスト マシンで動作しているシリアルターミナル アプリケーションへ、Hello World の文字列がバイトごとに送信され、文字列として表示されます。

## 関連するトレーニング演習

このチュートリアルに対応するトレーニング演習は、『EDK: ソフトウェアの追加とダウンロード』です。この演習では、SDK ツールでソフトウェア ボード サポート パッケージおよびサンプル アプリケーションを作成します。次にデバイスをコンフィギュレーションし、アプリケーションをダウンロードしてテストします。

トレーニング演習情報へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

### 2.1.4 その他の情報

#### ボード サポート パッケージ

ボード サポート パッケージ (BSP) は、電源投入時の基本的な初期化やソフトウェア アプリケーションがハードウェア プラットフォームまたはボードの最上位で実行されるようにサポートする、ハードウェア プラットフォームまたはボードのサポート コードです。これは、ブートローダーおよびデバイス ドライバーを備えるオペレーティング システム固有のものにできます。

#### スタンドアロンの OS

スタンドアロンは、シンプルな下位ソフトウェア層です。これは、キャッシング、割り込み、例外などの基本的なプロセッサ機能およびホスト環境の基本的なプロセッサ機能へのアクセスを提供します。これらの基本的な機能には、標準の入力/出力、プロファイリング、停止、終了が含まれます。これはセミホスト型のシングルスレッド環境です。

この章で実行したアプリケーションが、スタンドアロン OS の最上位に作成されました。

# Zynq プロセッシング システムおよびプログラマブル ロジックを使用するエンベデッド システム デザイン

ザイリンクスの Zynq™-7000 AP SoC をエンベデッド デザインのプラットフォームとして使用する場合、独自の特徴の 1 つとして ARM Cortex A9 デュアルコア プロセッシング システムに Zynq のプロセッシング システム (PS) を使用できるだけでなく、プログラマブル ロジック (PL) も使用できます。

この章では、次を備えるデザインを作成します。

- AXI GPIO およびファブリックから PS への割り込みを持つ AXI タイマー
- PL でインスタンシエートされる ChipScope™ IP
- EMIO インターフェイスを介して PL 側のピンへ接続される Zynq PS GPIO ピン

この章のフローは、[第 2 章](#)で説明した内容と類似しています。ここでは、第 2 章の内容について繰り返し言及しているため、前章を省略した場合はその内容を確認する必要があります。

---

## 3.1 ファブリックでの Zynq PS への IP 追加

ファブリックで追加可能な Zynq PS と密に結合される IP は、どんなに複雑なものでも制限はありません。ここでは、AXI GPIO、割り込みを持つ AXI タイマー、EMIO インターフェイスを介して PL 側のピンへ接続される PS の GPIO ピン、そしてコンセプトを実証するための ChipScope インスタンシエーションを用いて簡単な例を説明します。

ここでは、デザインを作成して、AXI GPIO、ファブリックでインスタンシエートされた割り込み付き AXI タイマー、および EMIO インターフェイスを持つ PS の GPIO の機能を確認します。[図 3-1](#) に、システムのブロック図を示します。




図 3-1: ブロック図

このシステムは、次のように接続されています。

- ファブリック側の AXI GPIO は 1 ビット幅のチャネルのみを備え、ZC702 ボード上のプッシュボタンスイッチ SW5 へ接続されています。
- PS の GPIO も、EMIO インターフェイスを介してファブリックピンへ配線される 1 ビット幅のインターフェイスを備えており、ボード上のプッシュボタンスイッチ SW7 へ接続されています。
- PS では、別の 1 ビット GPIO が MIO ポートにあるボード上の LED DS23 へ接続されています。
- AXI タイマーの割り込みはファブリックから PS の割り込みコントローラへ接続されます。このタイマーは、ボード上の指定されたプッシュボタンを押すと開始します。タイマーが終了すると、その割り込みがトリガーされます。

アプリケーションソフトウェアのコードを書き込みます。コードを実行する際、シリアルターミナルにメッセージが表示され、ボードで使用するプッシュボタンスイッチ (SW7 または SW5 のいずれか) の選択が求められます。そのボタンを押すと、タイマーは動作を自動的に開始して LED DS23 をオフにし、タイマーの割り込みが発生するのを待機します。タイマーの割り込みが発生すると、LED DS23 がオンになり、タイマーは実行を再開してシリアルターミナルでプッシュボタンスイッチが再度選択されるのを待機します。

後半のセクションで AXI モニターを使用したハードウェアのデバッグ方法について説明するため、ICON (ChipScope Integrated Controller) IP および AXI Monitor IP をデザインに追加します。

第 2 章の該当セクションは、このデザインフローにも有効です。第 2 章で作成したシステムを使用し、「2.1.1 チュートリアル: Zynq プロセッシングシステムの新規エンベデッドプロジェクトを作成する」に従います。

### 3.1.1 チュートリアル：ファブリックでインスタンシエートされる IP の機能を確認する

このチュートリアルでは、AXI GPIO、ファブリックでインスタンシエートされる割り込み付き AXI タイマー、および EMIO インターフェイスの機能を確認します。

1. PlanAhead™ ツールの [Sources] ペインで、[system\_i-system(system.xmp)] をダブルクリックして XPS を起動します。これは、10 ページの「チュートリアル：Zynq プロセッシング システムの新規エンベデッド プロジェクトを作成する」で作成したエンベデッド ソースです。

2. [XPS System Assembly] ビューで [Bus Interfaces] タブをクリックします。

3. IP カタログで [General Purpose IO] を展開し、[AXI General Purpose IO] をダブルクリックして追加します。

axi\_gpio 1.01.b IP インスタンスをデザインへ追加するかどうかを確認するメッセージが表示されます。

4. [Yes] をクリックします。

GPIO のコンフィギュレーション ウィンドウが開きます。

5. [Channel 1] を展開してチャネル 1 のコンフィギュレーション パラメーターを表示させます。

6. [GPIO Data Channel Width] の値が 32 となっていることを確認します。デザインの動作には 1 ビットの入力のみが必要なため、この値を 1 に変更します。ほかのパラメーターは変更せずにそのままにします。

7. [OK] をクリックします。

「axi\_gpio IP with version number 1.01.b is instantiated with name axi\_gpio\_0」というメッセージが表示されたメッセージ ウィンドウが開きます。接続先のプロセッサを決定するように求められます。ここでは、デュアルコア ARM プロセッサを使用して設計しています。また、このメッセージには、XPS がバス インターフェイスの接続およびアドレスの割り当てを実行し、IO ポートを外部にすることが表示されます。

プロセッサのデフォルト選択は processing\_system7\_0 です。このままこれを使用します。

8. [OK] をクリックします。

一部自動ではなく手動で接続すべきものがあります。

注記：AXI インターコネクトは、ファブリックの IP および PS のインターフェイス間で自動的にインスタンシエートされます。この例では、AXI GPIO が AXI インターコネクトを介して PS へ接続されます。

9. IP カタログで [DMA and Timer] を展開し、[AXI Timer/Counter IP] をダブルクリックして追加します。

axi\_timer\_1.03.a IP インスタンスをデザインに追加するかどうかを確認するダイアログ ボックスが表示されます。

10. [Yes] をクリックします。

TIMER のコンフィギュレーション ウィンドウが開きます。ほかのパラメーターは変更せずにそのままにします。

11. [OK] をクリックします。

「axi\_timer IP with version number 1.03.a is instantiated with name axi\_timer\_0.」と表示されたメッセージ ウィンドウが開きます。接続先のプロセッサを決定するように求められます。ここでは、デュアルコア ARM プロセッサを使用して設計しています。また、このメッセージには、XPS がバス インターフェイスの接続およびアドレスの割り当てを実行し、IO ポートを外部にすることが表示されます。

プロセッサのデフォルト選択は processing\_system7\_0 です。このままこれを使用します。

12. [OK] をクリックします。

このセクションの後半では、AXI タイマーの割り込みを PS の割り込みに手動で接続します。

13. IP カタログで [Debug] を展開し、2 つの IP(ChipScope AXI Monitor と ChipScope Integrated Controller)をデザインに追加します。いずれの IP のコンフィギュレーションも変更しません。
14. IP およびそれらのポートがリストされている [Ports] タブをクリックします。axi\_interconnect\_1、axi\_gpio\_0、axi\_timer\_0、chipscope\_axi\_monitor\_0、および chipscope\_icon\_0 を展開します。
15. 次の IP の接続を確認します。接続されていないものがあれば、ここで接続します。

表 3-1: IP 接続

IP	ポート	接続
axi_interconnect_1	INTERCONNECT_ACLK	processing_system7_0 :FCLK_CLK0
	INTERCONNECT_ARESETN	processing_system7_0::FCLK_RESET0_N
axi_gpio_0	(BUS_IF) S_AXI::S_AXI_ACLK	processing_system7_0:FCLK_CLK0
	(IO_IF) gpio_0::GPIO_IO	External Port ::axi_gpio_0_GPIO_IO_pin
axi_timer_0	(BUS_IF) S_AXI::S_AXI_ACLK	processing_system7_0 :FCLK_CLK0
Chipscope_axi_monitor_0	CHIPSCOPE_ICON_CONTROL	Chipscope_icon_0 ::control0
	(BUS_IF) MON_AXI::MON_AXI_ACLK	processing_system7_0 :FCLK_CLK0
Chipscope_icon_0	Control0	Chipscope_axi_monitor0::CHIPSCOPE_ICON_CONTROL

[Ports] タブの内容が図 3-2 のようになります。

Name	Connected Port	Direction	Range	Class	Frequency(Hz)	Res
<b>External Ports</b>						
axi_interconnect_1						
INTERCONNECT_ACLK	processing_system7_0::FCLK_CLK0	I		CLK		
INTERCONNECT_ARESETN	processing_system7_0::FCLK_RESET0_N	I		RST		
<b>processing_system7_0</b>						
axi_gpio_0						
(BUS_IF) S_AXI	Connected to BUS axi_interconnect_1					
S_AXI_ACLK	processing_system7_0::FCLK_CLK0	I		CLK		
(IO_IF) gpio_0	Connected to External Ports					
GPIO_IO_I		I				
GPIO_IO_O		O				
GPIO_IO_T		O				
GPIO_IO	External Ports::axi_gpio_0_GPIO_IO_pin	IO				
axi_timer_0						
CaptureTrig0		I				
CaptureTrig1		I				
GenerateOut0		O				
GenerateOut1		O				
PWM0		O				
Interrupt		O		INTERRUPT		
Freeze		I				
(BUS_IF) S_AXI	Connected to BUS axi_interconnect_1	I		CLK		
S_AXI_ACLK	processing_system7_0::FCLK_CLK0	I				
chipscope_axi_monitor_0						
CHIPSCOPE_ICON_CONTROL	chipscope_icon_0::control0	I	[35:0]			
RESET		I				
MON_AXI_TRIG_OUT		O				
(BUS_IF) MON_AXI	Not connected to BUS or External Ports					
chipscope_icon_0						
control0	chipscope_axi_monitor0::CHIPSCOPE_ICON	O	[35:0]			

図 3-2: 完成したポート接続

16. すべての IP を非展開にし、[processing\_system7\_0] を展開します。次のようにポートが接続されていない場合は、ここで接続します。図 3-3 のように接続します。

IP	ポート	接続
Processing_system7_0	(BUS_IF) M_AXI_GP0::M_AXI_GPO_ACLK	processing_system7_0 ::FCLK_CLK0

Name	Connected Port	Direction	Range	Class	Frequency(Hz)
processing_system7_0					
M_AXI_GPO_ARESETN		✓ O		RST	
FCLK_CLK3		✓ O		CLK	
FCLK_CLK2		✓ O		CLK	
FCLK_CLK1		✓ O		CLK	
FCLK_CLK0	processing_system7_0::[M_AXI_GPO]::M_AXI_GP0::axi_gpio_0::[S_AXI]::S_AXI_ACLK axi_interconnect_1::[S_AXI_CTRL]::INTERCONNECT_ARESETN axi_timer_0::[S_AXI]::S_AXI_ACLK	✓ O		CLK	
FCLK_CLKTRIG3_N		✓ I			
FCLK_CLKTRIG2_N		✓ I			
FCLK_CLKTRIG1_N		✓ I			
FCLK_CLKTRIG0_N		✓ I			
FCLK_RESET3_N		✓ O		RST	
FCLK_RESET2_N		✓ O		RST	
FCLK_RESET1_N		✓ O		RST	
FCLK_RESET0_N	axi_interconnect_1::INTERCONNECT_ARESETN	✓ O		RST	
IRQ_F2P	L to H: No Connection	I		INTERRUPT	
Core0_nFIQ		I		INTERRUPT	
Core0_nIRQ		I		INTERRUPT	
Core1_nFIQ		I		INTERRUPT	
Core1_nIRQ		I		INTERRUPT	
IRQ_P2F_QSPI		✓ O		INTERRUPT	
IRQ_P2F_GPIO		✓ O		INTERRUPT	
IRQ_P2F_USB0		✓ O		INTERRUPT	
IRQ_P2F_ENET0		✓ O		INTERRUPT	
IRQ_P2F_ENET_WAKE0		✓ O		INTERRUPT	
IRQ_P2F_SDIO0		✓ O		INTERRUPT	
IRQ_P2F_I2C0		✓ O		INTERRUPT	
IRQ_P2F_CAN0		✓ O		INTERRUPT	
IRQ_P2F_UART1		✓ O		INTERRUPT	
(BUS_IF) M_AXI_GPO	Connected to BUS axi_interconnect_1				
M_AXI_GPO_ACLK	processing_system7_0::FCLK_CLK0	I		CLK	
( IO_IF ) MEMORY_0	Connected to External Ports				
( IO_IF ) PS_REQUIRED_EXTERNAL...	Connected to External Ports				

図 3-3 : Processing\_system7\_0 の展開および M\_AXI\_GPO\_ACLK の接続

17. 次の手順に従って、ファブリック側のタイマー割り込みを PS 側の割り込みコントローラへ接続します。

- a. [Processing\_System7\_0] の [Connected Port] 列で [1L to H:No Connection] をクリックします。

[Interrupt Connection] ダイアログ ボックスが開きます。




図 3-4 : [Interrupt Connection] ダイアログ ボックス

- b. [Unconnected Interrupts] リストで `axi_timer_0` を選択し、矢印をクリックして選択したアイテムを [Connected Interrupts] リストへ移動させます。

図 3-5 に、割り込み ID 91 に接続される `axi_timer_0` 割り込みインスタンスを示します。




図 3-5 : 接続された割り込みを示す [Interrupt Connection] ダイアログ ボックス

- c. [OK] をクリックします。

XPS はファブリック側のタイマー割り込みを PS の割り込みコントローラへ接続します。




図 3-6 : ファブリック側で接続されたタイマー割り込み

- [Bus Interfaces] タブをクリックし、[chipscope\_axi\_monitor\_0] を展開します。
- [Bus Name] 列で [No Connection] をクリックします。表示されるドロップダウンリストで `chipscope_axi_monitor` を `axi_gpio_0.S_AXI` に接続します。

このように接続することで、`axi_gpio_0` スレーブ AXI バス上のあらゆる AXI 関連のトランザクションを ChipScope Analyzer でモニタリングできます。




図 3-7 : 接続された chipscope\_axi\_monitor

- 次の手順に従い、EMIO インターフェイスを使用して PS の GPIO を PL 側のパッドへ配線します。
  - [XPS System Assembly] ビューで [Zynq] タブをクリックします。
  - [I/O Peripherals] をクリックして [Zynq PS Configuration] ダイアログ ボックスを開きます。
  - [Zynq PS Configuration] タブで [GPIO] のアイテムを展開します。

- d. [EMIO GPIO (Width)] チェック ボックスをオンにします。

[Width of EMIO GPIO] の設定は、次の行で有効になります。デフォルトの設定は 64 です。

- e. EMIO GPIO の幅を 1 に設定し、[Close] をクリックします。

- f. [System Assembly] ビューで [Ports] タブをクリックし、[processing\_system7\_0] を展開します。GPIO ポートが外部ポートに接続されていないことがわかります。




図 3-8 : 外部ポートに接続されていない GPIO ポート

21. [(IO\_IF) GPIO\_0] を展開し、[GPIO] を選択します。

22. [Connected Port] 列でドロップダウンリストの矢印をクリックし、[External Ports] を選択します。

この接続によって、この章の後半では PL のピン位置がユーザー制約ファイル (UCF) で PS GPIO に割り当てられます。

23. デザインルールチェックを実行します。コンソールにエラーがないことを確認します。

注記 : エラーがある場合は、実行した手順を再度確認します。




図 3-9 : デザインルールチェックの警告メッセージ

24. XPS を閉じます。PlanAhead™ デザインツール ウィンドウが再度アクティブになります。

25. [Design Sources] でエンベデッド ソースをクリックしてから右クリックし、[Create Top HDL] をクリックします。PlanAhead ツールによって `system_stub.v` ファイルが生成されます。

26. Flow Navigator の [Project Manager] リストで [Add Sources] を選択します。

27. ダイアログ ボックスが開くので、[Add or Create Constraints] を選択してから [Next] をクリックします。

28. [Create File] をクリックします。[Create Constraints File] ダイアログ ボックスが開くので、ファイル名に「`system`」と入力して [OK] をクリックします。

29. [Finish] をクリックします。

30. [Sources] ウィンドウで [Constraints] フォルダーを展開します。空の system.ucf ファイルが constrs\_1 に追加されていること確認します。




図 3-10 : system.ucf ファイルの追加

31. UCF ファイルで次のテキストを入力します。

```
# Connect to Push Button "SW5"
NET axi_gpio_0_GPIO_IO_pin IOSTANDARD=LVCMS25 | LOC=G19;
# Connect to Push Button "SW7"
NET processing_system7_0_GPIO_pin IOSTANDARD=LVCMS25 | LOC=F19;
```

次のように設定されます。

- NET 「axi\_gpio\_0\_GPIO\_IO\_pin」の LOC 制約によって、AXI GPIO ピンが PL の G19 ピンに接続され、さらにそのピンがボード上の SW5 プッシュボタンに物理的に接続されます。
- NET 「processing\_system7\_0\_GPIO\_pin」の LOC 制約によって、PS の GPIO が PL の F19 ピンに接続され、さらにそのピンがボード上の SW7 プッシュボタンに物理的に接続されます。
- IOSTANDARD=LVCMS25 制約によって、いずれのピンも LVCMS 2.5V I/O 規格に設定されます。

32. 変更したファイルをすべて保存します。

33. [Flow Navigator] の [Program and Debug] リストで [Generate Bitstream] をクリックします。表示される警告メッセージはすべて無視します。
34. ビットストリームの生成が完了したら、第 2 章の説明に従ってハードウェアをエクスポートして SDK を起動します。このデザインでは、PL ファブリック用に生成されたビットストリームがあるため、これも SDK へエクスポートされます。

## 関連するトレーニング演習

このチュートリアルに対応するトレーニング演習は、「SDK : 基本システムのインプリメンテーション」です。この演習では、Processing System Configuration ウィザード (Zynq EPP) を使用してハードウェア デザインを作成します。次に、基本となるソフトウェア プラットフォームを指定してシステムにソフトウェア アプリケーションを追加します。

トレーニング演習情報へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

### 3.1.2 チュートリアル : SDK を使用する

1. SDK は、[第 2 章](#)でスタンドアロン PS を用いて作成した Hello World プロジェクトで起動します。
2. [Project] → [Clean] をクリックし、プロジェクトを消去して再度構築します。
3. helloworld.c ファイルを開き、[29 ページ](#)の「[デザイン用のスタンドアロン アプリケーション ソフトウェア](#)」の説明に従ってアプリケーション ソフトウェア コードを変更します。
4. ポー レートが 115200 に設定されているシリアル通信ユーティリティを開きます。
5. ボードを接続します。
6. PL ファブリックのビットストリームがすでにあるため、これをダウンロードします。まず、[Xilinx Tools] → [Program FPGA] をクリックします。[図 3-11](#) に示す [Program FPGA] ダイアログ ボックスが開きます。PlanAhead からエクスポートされたビットストリームが表示されます。




図 3-11 : [Program FPGA] ダイアログ ボックス

7. [Program] をクリックし、ビットストリームをダウンロードして PL ファブリックをプログラムします。
8. [18 ページ](#)の「[チュートリアル : Hello World アプリケーションを実行する](#)」の手順と同じようにプロジェクトを実行します。
9. システムでは、AXI GPIO ピンがボード上のプッシュ ボタン SW5 に接続され、PS の GPIO ピンが EMIO インターフェイスを介してボード上のプッシュ ボタン SW7 に接続されます。
10. シリアルターミナルの手順に従って、アプリケーションを実行します。

## 3.2 デザイン用のスタンドアロン アプリケーション ソフトウェア

この章で設計したシステムをボードで実行するには、アプリケーション ソフトウェアが必要です。ここでは、アプリケーション ソフトウェアについて詳細に説明します。

アプリケーション ソフトウェアの `main()` 関数は、実行のエントリ ポイントです。この関数は、初期化およびシステムで接続されるすべてのペリフェラルに必要な設定を含みます。さらに、AXI GPIO や EMIO インターフェイスを使用する PS GPIO などのユース ケースを選択するための手順が含まれます。リアルターミナルの手順に従ってさまざまなユース ケースを選択できます。

### 3.2.1 アプリケーション ソフトウェアの構成手順

アプリケーション ソフトウェアは次の手順で構成されます。

1. AXI GPIO モジュールを初期化します。
2. AXI GPIO ピンが入力ピンとなるように方向を設定します。このピンは、ボード上の SW5 プッシュ ボタンに接続されます。この位置はシステムの構築中にユーザー制約ファイル (UCF) の LOC 制約で固定します。
3. AXI TIMER モジュールをデバイス ID 0 で初期化します。
4. タイマー コールバック関数を AXI timer ISR と関連付けます。

この関数は、タイマーの割り込みが発生するたびに呼び出されます。このコールバックにより、ボード上の LED DS23 がオンになります。割り込みフラグがセットされます。

- `main()` 関数は割り込みフラグを用いて実行を停止し、タイマー割り込みの発生を待機した後に実行を再開します。
5. タイマーのリセット値を設定します。この値は、リセットおよびタイマーの開始時にタイマーへロードされます。
  6. Interrupt モードや Auto Reload モードなどのタイマー オプションを設定します。
  7. PS の GPIO を初期化します。
  8. PS の GPIO (チャネル 0、ピン番号 10) を出力ピンに設定します。このピンは MIO ピンにマップされ、ボード上の LED DS23 に物理的に接続されます。
  9. PS の GPIO (チャネル 2、ピン番号 0) を入力ピンに設定します。このピンは、EMIO インターフェイスを介して PL 側のピンにマップされ、SW7 プッシュボタンスイッチに物理的に接続されます。
  10. スヌープ制御ユニットであるグローバル割り込みコントローラーを初期化します。タイマー割り込みルーチンを割り込み ID 91 に設定し、例外ハンドラーを登録して割り込みを有効にします。
  11. ループの中でシーケンスを実行し、シリアルターミナルで AXI GPIO または PS GPIO いずれかのユース ケースを選択します。

ソフトウェアは、選択したユース ケースをシリアルターミナルから受け取り、適宜手順を実行します。

シリアルターミナルでユース ケースを選択した後、ターミナルの手順に従ってボード上のプッシュ ボタンを押します。LED DS23 をオフにすると、タイマーが開始してタイマー割り込みが発生するまで関数を無限に待機させます。タイマー割り込みの発生後、LED DS23 がオンになって実行が再開されます。

API に関するデバイスドライバーの詳細は、『Zynq-7000 ソフトウェア開発者向けガイド』(UG821) を参照してください。この資料へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

### 3.2.2 アプリケーション ソフトウェアのコード

システムのアプリケーション ソフトウェアは、このガイドで提供されている `ug873_design_files.zip` ファイルから入手可能な `helloworld.c` に含まれています。この ZIP ファイルへのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

# SDK および ChipScope を使用したデバッグ

この章では、これまで説明してきたデザイン フローで可能な 2 通りのデバッグについて説明します。1 つ目は、SDK を使用してソフトウェアでデバッグする方法です。2 つ目の方法は、ChipScope™ ソフトウェアでサポートされるハードウェア デバッグです。

## 4.1 チュートリアル : SDK を使用してソフトウェアをデバッグする

まずは、SDK を使用してソフトウェアのデバッグを実行します。

1. [C/C++] パースペクティブでは、Hello\_world プロジェクト上で右クリックして [Debug As] → [Debug Configurations] をクリックします。設定がデバッグに適切であるかどうかを確認します。
  2. [Debug] をクリックします。
- システムのリセット プロパティに関して確認を求めるダイアログ ボックスが表示されます。
3. [OK] をクリックします。
- 別のダイアログ ボックスが表示され、このような起動は一時停止時に [Debug] パースペクティブを開くように設定されていることを知らせます。
4. [Yes] をクリックします。[Debug] パースペクティブが開きます。




図 4-1 : [Debug] パースペクティブの一時停止

注記 : このページに示されているアドレスは、システムで表示されているものと若干異なる場合があります。

プロセッサが main() の始め部分にあり、プログラム実行が 0x00100600 で停止していることがわかります。この情報は [Disassembly] ビューで確認できます。ここでは、アセンブリ レベルのプログラム実行についても 0x00100600 で一時停止されていることがわかります。

注記 : [Disassembly] ビューが表示されない場合は、[Window] → [Show view] → [Disassembly] をクリックします。

helloworld.c ウィンドウにも、実行が C コードの最初の実行可能な行で一時停止していることが表示されます。[Registers] ビューを選択し、プログラム カウンターである pc レジスタが 0x00100608 を含むことを確認します。

注記 : [Registers] ウィンドウが表示されない場合は、[Window] → [Show View] → [Registers] をクリックします。

5. `init_platform ()` を読み出すコードの行の横にある、helloworld.c ウィンドウの空白をダブルクリックします。これにより、`init_platform ()` でブレークポイントが設定されます。ブレークポイントの確認には、[Breakpoints] ウィンドウを参照します。

注記 : [Breakpoints] ウィンドウが表示されない場合は、[Window] → [Show View] → [Breakpoints] をクリックします。

6. [Run] → [Resume] をクリックし、ブレークポイントまでプログラムの実行を再開させます。

プログラムの実行は、`init_platform ()` を含むコードの行で停止します。[Disassembly] および [Debug] の両ウィンドウで、プログラムの実行が 0x00100628 で停止していることが示されます。

7. [Run] → [Step Into] をクリックし、`init_platform ()` ルーチンへステップインします。

プログラムの実行が 0x00100C3C の位置で一時停止します。コール スタックの深さはここで 2 レベルです。

8. [Run] → [Resume] を再度クリックし、プログラムを終了まで実行します。

プログラムの実行が完了すると、[Debug] ウィンドウはプログラムが `exit` というルーチンで一時停止していることを示します。これは、デバッガーの制御下で実行しているときに発生します。

9. コードを複数回再実行します。シングル ステップ、メモリの検査、ブレークポイント、コードの変更、および `print` 文の追加を試してみます。ビューの追加および移動を試します。

10. SDK を閉じます。

## 関連するトレーニング演習

このチュートリアルに対応するトレーニング演習は、「SDK : デバッグ」です。この演習では、SDK の [Debug] パークティブおよびストップウォッチ アプリケーションを起動します。これらを使用して、デバッグの演習、ブレークポイントの設定、割り込みレイテンシの計算、およびプログラム操作を実践できます。

トレーニング演習情報へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

## 4.2 チュートリアル : ChipScope ソフトウェアを使用してハードウェアをデバッグする

次に、「3.1.2 チュートリアル : SDK を使用する」で作成した同じアプリケーション使用し、ChipScope ソフトウェアでハードウェアのデバッグを実行します。

1. 「3.1.2 チュートリアル : SDK を使用する」の記載に従って、ビットストリームとアプリケーションを ZC702 に再度ダウンロードします。
2. アプリケーションを実行して SDK を閉じます。
3. ChipScope Pro™ Analyzer を開きます。
4. ハードウェアが、ザイリンクスのプラットフォーム ケーブルまたは Digilent 社製ケーブル経由でコンピューターの USB ポートへ接続されていることを確認します。ザイリンクスのプラットフォーム ケーブルドライバーもインストールしておく必要があります。
5. [Open/Search JTAG Cable]  をクリックします。
6. [OK] をクリックします。
7. \*.cdc ファイルを ChipScope でインポートし、次を実行します。
  - a. [Dev 1 Mydevice1(XC7020)] を選択します。
  - b. [File] → [Import] をクリックします。
  - c. [Select New File] をクリックして Chipscope\_axi\_monitor\_0.cdc ファイルを <project\_path>\<project\_name>.srcs\sources\_1\edk\system\implementation\chipscope\_axi\_monitor\_0\_wrapper から選択します。
  - d. [OK] をクリックします。
8. 次のように、ARVALID 信号にトリガーを設定します。
  - a. [Trigger Setup] ウィンドウを展開します。
  - b. M1:MON\_AXI\_ARADDRCONTROL ユニットで、axi\_gpio\_0\_S\_AXI\_MON\_AXI\_AVALID の値をデフォルトの X から 1 に変更します。これにより、この信号での有効なトランザクションによって波形が生成されます。




図 4-2 : [Trigger Setup] ウィンドウ : MON\_AXI\_AVALID の設定

- c. [Trigger Setup] ウィンドウの [Trig] セクションで、[Trigger Condition Equation] 列の [M0] をクリックします。  
[Trigger Condition] ダイアログ ボックスが開きます。
  - d. [Enable] 列で [M0] をオフにして [M1] をオンにします。
- トリガー チャネルが M0 から M1 に変更され、ARVALID 信号が M1 チャネル上に現れます。




図 4-3 : [Trigger Condition] ダイアログ ボックス

9. [OK] をクリックします。
10. [Trigger Setup] ウィンドウの [Capture] セクションで、[Position] の設定を 0 から 512 に変更します。  
サンプルのワード数が 1024 に変更されるので、トリガー ポイントが波形の中央に移動します。
11. [Run]  をクリックします。  
ChipScope Analyzer はトリガー イベントを待機します。

12. シリアルターミナルの手順に従って、AXI GPIO ユース ケースを選択します。これにより、波形が生成されます。




図 4-4: 波形

### 関連するトレーニング演習

このチュートリアルに対応する演習は、「エンベデッド システム開発 - 実践編 : ChipScope Pro Analyzer を使用したデバッグ」です。この演習では、ChipScope Pro Analyzer ソフトウェア、SDK Debug Perspective (GDP)、および XMD を用いてハードウェアとソフトウェアのデバッグを同時に実行します。

トレーニング演習情報へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

# SDK を使用した Linux のブートおよび アプリケーションのデバッグ

この章では、Zynq™-7000 AP SoC ボード上で Linux OS をブートする手順を説明します。また、JTAG インターフェイスを使用してターゲット メモリ上で Linux によってコンパイル済みのイメージをダウンロードする方法も提供します。この章の後半では、Linux でコンパイル済みのイメージがロードされている次の不揮発性メモリをプログラムする方法について説明します。これらのイメージは、ボードをオンにした後に Linux の自動ブートに使用されます。

- オンボード QSPI フラッシュ
- SD カード

SDK のリモート デバッグ機能を用いて、ターゲット ボードで実行している Linux アプリケーションをデバッグする方法についても解説します。SDK ツール ソフトウェアは Windows ホスト マシンで実行します。アプリケーションのデバッグ用に、Linux OS をすでに実行しているターゲット ボードへのイーサネット接続が SDK によって確立されます。

## 5.1 必要な環境

この章では、ターゲット プラットフォームとは Zynq ボードを指します。ホスト プラットフォームは ISE® Design Suite ツールを実行する Windows マシンのことです。

**注記 :**この章のチュートリアルには、一般的なブートローダーである Das U-Boot が必要です。これは、次にダウンロードするコンパイル済みのイメージに含まれます。

ザイリンクスの資料サイトから、ug873\_design\_files.zip ファイルをダウンロードします。この資料へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。この ZIP ファイルには、次のファイルが含まれています。

- `BOOT.bin` : bootgen で生成された FSBL および U-Boot イメージを含むバイナリ イメージ
- `boot.bif` : BOOT.BIN の作成中に bootgen を制御するファイル
- `cdma_app` : [第 6 章](#)で作成するシステム用のスタンドアロン アプリケーション ソフトウェア
- `devicetree.dtb` : Linux が使用するデバイス ツリーのバイナリ ラージ オブジェクト (blob)、U-Boot でメモリにロードされる
- `helloworld.c` : [第 3 章](#)で作成したシステム用のスタンドアロン アプリケーション ソフトウェア
- `linux_cdma_app` : [第 6 章](#)で作成するシステム用の Linux OS ベースのアプリケーション ソフトウェア
- `ramdisk8M.image.gz` : Linux が使用する Ramdisk イメージ、U-Boot でメモリにロードされる
- `README.txt` : リリースの説明
- `u-boot.elf` : BOOT.BIN イメージの作成に使用する U-Boot ファイル
- `zImage` : Linux カーネル イメージ、U-Boot でメモリにロードされる
- `zynq_fsbl_0.elf` : BOOT.BIN イメージの作成に使用する FSBL イメージ
- `stub.tcl` : [「5.2.3 チュートリアル : JTAG モードで Linux をブートする」](#) の手順で使用するスクリプト ファイル

## 5.2 Zynq ボード上で Linux をブートする

このセクションでは、「[5.1 必要な環境](#)」でダウンロードしたコンパイル済みのイメージを使用し、ターゲット ボード上で Linux をブートするフローについて説明します。

**注記** : カーネル イメージ、U-Boot、デバイスツリー、ルート ファイルなどのさまざまなイメージのコンパイルについては、このガイドでは割愛します。

### 5.2.1 ブート方法

次の 2 通りの方法でブート可能です。

- ・ [「マスター ブート方法」](#)
- ・ [「スレーブ ブート方法」](#)

#### マスター ブート方法

マスター ブート方法では、QSPI、NAND、NOR フラッシュ、および SD カードなどの異なる種類の不揮発性メモリにブート イメージを保存できます。この方法で、CPU は外部のブート イメージを不揮発性メモリからプロセッサ システム (PS) にロードして実行します。マスター ブート方法は、さらにセキュア モードと非セキュア モードがあります。詳細は、『[Zynq-7000 エクステンシブルプロセッシング プラットフォーム テクニカルリファレンスマニュアル](#)』(UG585) を参照してください。この資料へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

ブート プロセスは、プロセッシング システム (PS) にある ARM Cortex-A9 CPU のうちの 1 つで開始され、オンチップ ROM コードを実行します。このオンチップ ROM コードが、FSBL (第 1 段階ブートローダー) をロードします。FSBL は次を実行します。

- ・ ハードウェア ビットストリームがある場合は、これで FPGA をコンフィギュレーションする
- ・ MIO インターフェイスをコンフィギュレーションする
- ・ DDR コントローラーを初期化する
- ・ クロック PLL を初期化する
- ・ Linux の U-Boot イメージを不揮発性メモリから DDR へロードして実行する

U-Boot はカーネル イメージ、ルート ファイル システムおよびデバイスツリーを不揮発性 RAM から DDR へロードし、これらの実行を開始します。ターゲット プラットフォームでの Linux のブートを終了させます。

#### スレーブ ブート方法


JTAG は、スレーブ ブート モードでしか使用できません。外部のホスト コンピューターがマスターとして動作し、JTAG 接続を使用してブート イメージを OCM へロードします。

**注記** : ブート イメージのロード中、PS CPU はアイドル モードのままであります。スレーブ ブート方法でのブートは常に非セキュア モードです。

JTAG ブート モードでは、CPU はセキュリティ関連のすべてのアイテムへのアクセスを無効にし、JTAG ポートを有効にした直後に停止 モードに遷移します。CPU の実行を再開させる前に、ブート イメージを DDR メモリにダウンロードする必要があります。

### 5.2.2 JTAG から Linux をブートする

次のフロー図は、ターゲット プラットフォームで Linux をブートするためのプロセスを示しています。



X12762

図 5-1: ターゲット プラットフォームでの Linux ブート プロセス

### 5.2.3 チュートリアル : JTAG モードで Linux をブートする

1. JTAG モードを使用して Linux をブートする場合は、次のボード接続および設定を確認してください。
  - 18 ページの「チュートリアル : Hello World アプリケーションを実行する」の説明に従って、ジャンパー J27 および J28 が設定されていることを確認します。
  - 図 5-2 に示すとおりに SW16 スイッチが設定されていることを確認します。
  - Zynq ボードとネットワーク間をイーサネットケーブルで接続します。
  - Windows ホストマシンをネットワークに接続します。
  - 電源ケーブルをボードに接続します。




図 5-2 : SW16 スイッチの設定の確認

2. ザイリンクスのプラットフォームケーブル USB II または Digilent 社製ケーブルを用いて Windows ホストマシンとターゲットボードを次のように接続します。

表 5-1 : SW10 スイッチの設定

ケーブルの種類	ビット 1 の位置	ビット 2 の位置
ザイリンクス プラットフォームケーブル USB II	ON	OFF
Digilent 社ケーブル	OFF	ON

3. USB ケーブルを Windows ホストマシンと接続しているターゲットボードのコネクタ J17 につなぎます。シリアル転送に USB を使用する際、このように接続します。
4. 図 5-3 のようにイーサネットジャンパー J30 および J43 を変更します。




図 5-3: ジャンパー J30 および J43 の変更

5. ターゲット ボードに電源を投入します。
6. SDK を起動して、[第 2 章](#)および[第 3 章](#)と同じワークスペースを開きます。
7. シリアルターミナルが開かない場合は、シリアル通信ユーティリティを 115200 に設定されているボーレートに接続します。
8. [Xilinx Tools] → [Program FPGA] をクリックしてから [Program] をクリックし、ビットストリームをダウンロードします。
9. [Xilinx Tools] → [XMD console] をクリックして XMD ツールを開きます。
10. XMD プロンプトで次を実行します。
  - a. 「`connect arm hw`」と入力して PS の CPU1 に接続します。
  - b. 「`source <Project Dir>/project_1/project_1.sdk/SDK/SDK_Export/`」と入力します。  
`system_hw_platform/ps7_init.tcl` と入力した後、「`ps7_init`」と入力して PS を初期化します（クロック PLL、MIO、および DDR などの初期化）。
  - c. 「`init_user`」と入力し、PS と PL 間のレベルシフターを有効にしてファブリックポートリセットをクリアします。
  - d. 「`source directory/stub.tcl`」と入力します。

CPU2 は CPU1 からのイベントを継続的に待機します。

注記: stub.tcl ファイルは、このガイドで提供されている `ug873_design_files.zip` から入手できます。この ZIP ファイルへのリンクは、[付録 A 「その他のリソース」](#) に記載されています。
- e. 「`target 64`」と入力して実行制御を CPU1 に与えます。

- f. 「**dow directory/u-boot.elf**」と入力して Linux U-Boot をダウンロードします。
  - g. 「**con**」と入力して U-Boot の実行を開始します。  
シリアルターミナルに、次のような自動ブート カウントダウン メッセージが表示されます。  
?Hit any key to stop autoboot:3
  - h. [Enter] をクリックします。  
U-Boot からの自動ブートが停止し、シリアルターミナルにコマンド プロンプトが表示されます。
  - i. XMD プロンプトに「**stop**」と入力します。  
U-Boot の実行が停止します。
  - j. 「**dow -data directory/zImage 0x8000**」と入力して、Linux カーネルイメージ (zImage) を 0x8000 にダウンロードします。
  - k. 「**dow -data directory/ramdisk8M.image.gz 0x800000**」と入力して、Linux のルート ファイルシステムのイメージを 0x800000 にダウンロードします。
  - l. 「**dow -data directory/devicetree.dtb 0x1000000**」と入力して Linux のデバイス ツリーを 0x1000000 にダウンロードします。
  - m. 「**con**」と入力して U-Boot の実行を開始します。
11. シリアルターミナルのコマンド プロンプトに「**go 0x8000**」と入力します。  
Linux OS が起動します。ブートが完了すると、**zynq>** プロンプトがシリアルターミナルに表示されます。
12. **zynq>** プロンプトで次を実行します。
    - a. **zynq>** プロンプトで次のコマンドを入力してボードの IP アドレスを確認します。  
**ifconfig eth0**  
このコマンドは、現時点でアクティブなインターフェイスの詳細をすべて表示します。表示されるメッセージでは、**inet addr** 値は Zynq に割り当てられている IP アドレスを示しています。
    - b. Windows マシンのコマンド プロンプトで「**ping**」と入力した後に IP アドレスを入力し、ボードとの接続を確認します。ping 応答がループ内に表示されます。  
この応答は、Windows ホスト マシンとターゲット ボード間の接続が確立されていることを意味します。
    - c. **Ctrl+C** キーを押して、ping 応答の表示を停止させます。
- ターゲット ボードでの Linux のブートが終了し、ホスト マシンとターゲット ボード間の接続が完了します。次のチュートリアルでは、SDK を使用して Linux アプリケーションをデバッグする方法を説明します。

## 5.2.4 チュートリアル: SDK リモート デバッグを使用して Linux アプリケーションをデバッグする

このセクションでは、SDK を使用してデフォルトの Linux `hello_world` アプリケーションを作成し、Windows ホスト マシンから Linux アプリケーションをデバッグする手順を実行します。

1. SDK が開かれていらない場合は、ここで開きます。
2. [File] → [New] → [Application Project] をクリックします。

New Project ウィザードが開きます。

3. 次の表の情報に基づいて、ウィザード画面で選択操作を行います。

ウィザード画面	システム プロパティ	設定または使用するコマンド
Application Project	プロジェクト名	<code>linux_hello_world</code>
	デフォルト ロケーションの使用	このオプションをオンにする。
	ハードウェア プラットフォーム	<code>system_hw_platform</code>
	プロセッサ	<code>PS7_cortexa9_0</code>
	OS プラットフォーム	<code>Linux</code>
	言語	<code>C</code>
Templates	利用可能なテンプレート	<code>Linux Hello World</code>

4. [Finish] をクリックします。

New Project ウィザードが閉じられ、SDK によって `linux_hello_world` プロジェクトがプロジェクト エクスプローラー下に作成されます。SDK はさらに、自動的にプロジェクトをコンパイルして `linux_hello_world.elf` ファイルを生成します。

5. [`linux_hello_world_0`] を右クリックして [Debug as] → [Debug Configurations] をクリックします。

Debug Configuration ウィザードが開きます。

6. Debug Configuration ウィザードで、[Remote ARM Linux Application] を右クリックして [New] をクリックします。
7. [Connection] ドロップダウンリストで [New] をクリックします。

New Connection ウィザードが開きます。

8. [SSH Only] タブをクリックして [Next] をクリックします。
9. [Host Name] タブでターゲット ボード IP を入力します。

注記: ターゲット IP を確認するには、シリアルターミナルの Zynq> プロンプトで `ipconfig eth0` と入力します。ボードに割り当てられているターゲット IP がシリアルターミナルに表示されます。

10. 接続の名前および説明を、それぞれに対応するタブで設定します。
11. [Finish] をクリックして接続を作成します。
12. Debug Configuration ウィザードで、「Remote Absolute File Path for C/C++ Application」の下にある [Browse] をクリックします。Select Remote C/C++ Application File ウィザードが開きます。

13. ウィザードで次を実行します。
    - a. ルート ディレクトリを展開して Enter Password ウィザードを開きます。
    - b. ユーザー ID およびパスワード (**root/root**) を入力し、[Save ID] および [Save Password] オプションをオンにします。
    - c. [OK] をクリックします。

注記 : 警告メッセージが表示されたら、[YES] をクリックして閉じても問題ありません。

Windows ホスト マシンとターゲット ボード間の接続がすでに確立されているため、ウィンドウにルート ディレクトリの内容が表示されます。

    - d. パス名の「/」で右クリックし、新しいフォルダーを「**Apps**」という名前で作成します。
    - e. 「Remote Absolute File Path for C/C++ Application」の下にある、パスに「/Apps/linux\_hello\_world.elf」と入力します。
  14. [Apply] をクリックします。
  15. [Debug] をクリックします。
- [Debug] パースペクティブが開きます。
16. 31 ページの「チュートリアル : SDK を使用してソフトウェアをデバッグする」に従ってデバッグを実行します。
- 注記 : Linux アプリケーションの出力は、Linux の実行に使用したターミナル ウィンドウではなく、SDK コンソールに表示されます。
17. Linux アプリケーションのデバッグ終了後、SDK を閉じます。

## 5.2.5 チュートリアル : QSPI フラッシュから Linux をブートする

このチュートリアルでは次を実行します。

1. 「第 1 段階ブート ローダーの実行ファイルを作成する」
2. 「QSPI フラッシュ用に Linux のブート可能なイメージを作成する」
3. 「JTAG および U-Boot コマンドを使用し、ブート イメージで QSPI フラッシュをプログラムする」
4. 「QSPI フラッシュから Linux をブートする」

### 第 1 段階ブート ローダーの実行ファイルを作成する

1. SDK が開かれていらない場合は、ここで開きます。
2. SDK で [File] → [New] → [Application Project] をクリックします。

New Project ウィザードが開きます。

3. 次の表の情報に基づいて、ウィザード画面で選択操作を行います。

ウィザード画面	システム プロパティ	設定または使用するコマンド
Application Project	プロジェクト名	zynq_fsbl_0
	デフォルト ロケーションの使用	このオプションをオンにする。
	ハードウェア プラットフォーム	system_hw_platform
	プロセッサ	PS7_cortexa9_0
	OS プラットフォーム	スタンドアロン
	言語	C
	ボード サポート パッケージ	[Create New] をクリックして「 <b>zynq_fsbl_0_bsp</b> 」という名前を付ける。
Templates	利用可能なテンプレート	Zynq FSBL

4. [Finish] をクリックします。

New Project ウィザードが閉じます。SDK によって、zynq\_fsbl\_0 アプリケーション プロジェクトおよび zynq\_fsbl\_0\_bsp BSP プロジェクトがプロジェクト エクスプローラー下に作成されます。SDK はさらに、自動的にアプリケーションをコンパイルして linux\_cdma\_app.elf ファイルを生成します。

## QSPI フラッシュ用に Linux のブート可能なイメージを作成する

1. SDK で [Xilinx Tools] → [Create Boot Image] をクリックします。

Create Zynq Boot Image ウィザードが開きます。

2. [FSBL ELF] タブで zynq\_fsbl\_0.elf へのパスを提供します。

注記 : zynq\_fsbl\_0.elf は、  
<project\_dir>/project\_1/project\_1.sdk/SDK/SDK\_Export/zynq\_fsbl\_0/Debug にあります。

「[5.1 必要な環境](#)」でダウンロードしたファイルから zynq\_fsbl\_0.elf を使用することもできます。

3. U-Boot イメージを追加します。

4. zImage.bin などの Linux カーネルイメージを追加し、**0x100000** オフセットに指定します。



**重要 :** Bootgen コマンドには既知の問題があります。このコマンドはファイル拡張子なしのファイルを受け入れません。この問題を回避するには、ダウンロードした zImage ファイルを zImage.bin に変更してください。

5. デバイスツリー イメージ (devicetree.dtb) を追加し、**- 0x600000** オフセットに指定します。

6. ルート ファイル システム イメージ (ramdisk8M.image.gz) を追加し、**0x800000** オフセットに指定します。

提供したオフセットは U-Boot で定義済みのものです。U-Boot は、QSPI フラッシュからのブート時にこれらのアドレスを予測します。オフセットを変更する場合は、U-Boot を変更して再構築する必要があります。

7. [Output Folder] タブで出力フォルダ名を提供します。




図 5-4 : Zynq ブート イメージの作成

8. [Create Image] をクリックします。

Create Zynq Boot Image ウィンドウで、指定した出力フォルダーに次のファイルが作成されます。

- bootimage.bif
- u-boot.bin
- u-boot.mcs

## JTAG および U-Boot コマンドを使用し、ブート イメージで QSPI フラッシュをプログラムする

JTAG および U-Boot コマンドを使用し、ブート イメージで QSPI フラッシュをプログラムできます。

1. ZC702 ボードに電源を投入します。
2. シリアルターミナルが開かない場合は、これを 115200 に設定されているボーレートに接続します。
3. [Xilinx Tools] > [XMD Console] とクリックして XMD ツールを開きます。
4. XMD プロンプトで次を実行します。
  - a. 「`connect arm hw`」と入力して PS の CPU に接続します。
  - b. 「`source <Project Dir>/project_1/project_1.sdk/SDK/SDK_Export/system_hw_platform/ps7_init.tcl`」と入力した後、「`ps7_init`」と入力して PS セクションを初期化します。

- c. 「**init\_user**」と入力し、PS と PL 間のレベルシフターを有効にしてファブリックポートリセットをクリアします。
- d. 「**dow directory/u-boot.elf**」と入力して Linux U-Boot を QSPI フラッシュにダウンロードします。
- e. 「**dow -data qspi\_boot.bin 0x08000000**」と入力し、Linux のブート可能なイメージを 0x08000000 のターゲットメモリにダウンロードします。

**注記** : 2進数の実行可能ファイルを DDR メモリにダウンロードするだけです。この2進数の実行可能ファイルは、DDR メモリのどのアドレスにもダウンロードできますが、0x04000000 にロードされる U-Boot の実行可能ファイルは変更しないでください。このファイルは、**qspi\_boot.bin** データファイルのロード後に実行します。

- f. 「**con**」と入力して U-Boot の実行を開始します。

シリアルターミナルに、次のような自動ブートカウントダウンメッセージが表示されます。

?Hit any key to stop autoboot:3

5. [Enter] をクリックします。

U-Boot からの自動ブートが停止し、シリアルターミナルに U-Boot コマンドプロンプトが表示されます。

6. 次の手順に従って、U-Boot をブート可能なイメージでプログラムします。

- a. プロンプトに「**sf probe 0 0 0**」と入力して QSPI フラッシュを選択します。
- b. 「**sf erase 0 0x01000000**」と入力してフラッシュデータを消去します。

このコマンドにより、16MB のオンボード QSPI フラッシュメモリが完全に消去されます。

- c. 「**sf write 0x08000000 0 0xFFFFFFF**」と入力して QSPI フラッシュにブートイメージを書き込みます。

ブート可能なイメージが既に DDR の 0x08000000 に書き込まれていることを確認します。このコマンドにより、ブート可能なイメージと同じサイズのデータが、DDR から 0x0 の QSPI にコピーされました。

16MB のフラッシュメモリが対象のこの例では、16MB のデータをコピーしたことになります。ブート可能なイメージのサイズは引数を変更して調整できます。

7. ボードへの電源を切断します。

## QSPI フラッシュから Linux をブートする

1. QSPI フラッシュのプログラム後、ボードの SW16 スイッチを図 5-5 のように設定します。




図 5-5 : QSPI フラッシュから Linux をブートする際に必要なジャンパーの設定

2. シリアルターミナルを 115200 に設定されているボーレートへ接続します。
3. ボード電源をオンにします。

Linux ブート メッセージがシリアルターミナルに表示されます。ブート完了後、Zynq> プロンプトが表示されます。

4. 39 ページの「チュートリアル : JTAG モードで Linux をブートする」の説明に従ってボード IP アドレスを設定し、コネクティビティを確認します。

Linux アプリケーションの作成およびデバッグは、42 ページの「チュートリアル : SDK リモート デバッグを使用して Linux アプリケーションをデバッグする」を参照してください。

## 5.2.6 チュートリアル : SD カードから Linux をブートする

1. 図 5-6 に示すとおりに SW16 スイッチの設定を変更します。




図 5-6: SD カードから Linux をブートする際のジャンパーの設定

2. ボードを 39 ページの「チュートリアル : JTAG モードで Linux をブートする」の説明に従ってボードを設定します。
3. 43 ページの「第 1 段階ブート ローダーの実行ファイルを作成する」の説明に従ってデザインの FSBL を作成します。

注記: デフォルトの FSBL イメージを変更する必要がない場合、このガイドの .zip ファイルに含まれる zynq\_fsbl\_.elf ファイルをダウンロードして使用できます。

4. SDK で [Xilinx Tools] → [Create Boot Image] とクリックし、Create Zynq Boot Image ウィザードを開きます。



ヒント: ダウンロードした zynq\_fsbl\_0.elf と u-boot.bin ファイルに変更がない場合は、ダウンロード済みの BOOT.bin ファイルをブート可能なイメージとして使用でき、手順 5、6、および 7 を省略できます。

5. zynq\_fsbl\_0.elf および u-boot.elf を追加します。

6. 出力フォルダーパスを [Output folder] に提供します。




図 5-7 : Zynq ブート イメージを作成する

7. [Create Image] をクリックします。SDK によって、u-boot.bin ファイルが指定のフォルダーに生成されます。
8. u-boot.bin、zImage、devicetree.dtb および ramdisk8M.image.gz を SD カードにコピーします。



**重要 :** ファイル名は変更できません。U-Boot は、システムのブート中に SD カード内でこれらの名前でファイルを検索します。

9. ボード電源を投入し、シリアルターミナルに表示されるメッセージを確認します。ターゲット ボードで Linux のブートが完了すると、Zynq> プロンプトが表示されます。
10. 39 ページの「チュートリアル : JTAG モードで Linux をブートする」の説明に従ってボード IP アドレスを設定し、接続を確認します。

Linux アプリケーションの作成およびデバッグは、42 ページの「チュートリアル : SDK リモート デバッグを使用して Linux アプリケーションをデバッグする」を参照してください。

# プロセッシング システムの高性能スレーブ ポートを使用したシステム デザイン

この章では、プロセッシング システムの高性能 (HP) 64 ビット スレーブ ポートを用いて AXI CDMA IP をファブリックでインスタンシエートします。このシステムでは、AXI CDMA はマスター デバイスとして機能し、多くのデータを転送元バッファーから DDR システム メモリの転送先バッファーへコピーします。AXI CDMA は、プロセッシング システムの HP スレーブ ポート経由で DDR システム メモリに対する読み出し/書き込みアクセスを実行します。

`mmap()` を用いて、スタンドアロンのアプリケーション ソフトウェアおよび Linux OS ベースのアプリケーション ソフトウェアを記述し、AXI CDMA ブロックを使用するデータ転送を実現します。また、スタンドアロンおよび Linux ベースの両アプリケーション ソフトウェアを ZC702 ボードで個別に実行します。

---

## 6.1 AXI CDMA を Zynq PS の HP スレーブ ポートと 統合する

ザイリンクスの Zynq™-7000 AP SoC デバイスは、4 つの高性能 (HP) AXI スレーブ インターフェイスを備えています。これらを使用し、広帯域幅データパスを用いるプログラマブル ロジック (PL) のバス マスターをダブル データ レート (DDR) のオンチップ メモリに接続します。

4 つの高性能 (HP) スレーブ AXI インターフェイスを用いてプログラマブル ロジック (PL) をプロセッシング システム (PS) の非同期 FIFO インターフェイス (AFI) ブロックに接続します。このようなモジュールを使用する目的は、PL の AXI マスターと PS のメモリ システム (DDR およびオンチップ メモリ) 間で高スループットのデータ パスを実現することです。HP スレーブ ポートは、64 ビットまたは 32 ビットのインターフェイスにコンフィギュレーション可能です。

ここでは、AXI CDMA IP をファブリックのマスターとして使用してデザインを作成し、これを PS の HP 64 ビットスレーブ ポートに統合します。図 6-1 に、システムのブロック図を示します。




図 6-1: ブロック図

このシステムは、次のように接続されています。

1. AXI CDMA スレーブ ポートは、PS の汎用マスター ポート 1 (M\_AXI\_GP1) に接続されます。PS CPU はこれを用いて、データ転送用の AXI CDMA レジスタ セットをコンフィギュレーションし、そのステータスを確認します。
2. AXI CDMA マスター ポートは、PS の高性能 (HP) スレーブ ポート 0 (S\_AXI\_HP0) に接続されます。AXI CDMA はこれを用いて、DDR システム メモリからデータを読み出します。これは、データ転送中は CDMA の転送元バッファー位置となります。
3. AXI CDMA マスター ポートは PS の高性能 (HP) スレーブ ポート 2 (S\_AXI\_HP2) に接続されます。AXI CDMA はこれを用いて、DDR システム メモリにデータを書き込みます。これは、データ転送中は CDMA の転送先バッファー位置となります。
4. AXI CDMA の割り込みは、ファブリックから PS の割り込みコントローラへ接続されます。データの転送後、またはデータ トランザクション中のエラー発生時に、AXI CDMA の割り込みが開始します。

このシステムでは、HP のスレーブ ポート 0 を 0x20000000 ~ 0x2FFFFFFF 範囲の DDR メモリ位置にアクセスするようにコンフィギュレーションします。DDR システムのこのメモリ位置は、CDMA のデータ読み出し時における転送元バッファー位置となります。

さらにユーザーは HP スレーブ ポート 2 を 0x30000000 ~ 0x3FFFFFFF 範囲の DDR メモリ位置にアクセスするようにコンフィギュレーションします。DDR システムのこのメモリ位置は、CDMA のデータ書き込み時における転送先の位置となります。

データ転送チャネルの AXI CDMA IP データ幅を、最大バースト長を 256 とした 1024 ビットにコンフィギュレーションします。この設定により、CDMA の最大転送サイズは、各トランザクションにつき 1024x256 ビットとなります。

上記のシステム向けにアプリケーションソフトウェアコードを記述します。このコードを実行すると、指定したデータパターンでソースバッファーメモリが初期化され、転送先バッファーメモリはすべてゼロが書き込まれてクリアされます。次に、DMA転送向けにCDMAレジスタのコンフィギュレーションを開始します。転送元バッファー位置、転送先バッファー位置、およびCDMAレジスタへ転送されるバイトの数を書き込んでCDMA割り込みを待機します。割り込みが発生すると、DMA転送のステータスを確認します。

データ転送のステータスが正常の場合、転送元バッファーデータと転送先バッファーデータを比較し、シリアルターミナルにその結果を表示します。

データ転送のステータスがエラーの場合、シリアルターミナルにエラーステータスを表示し、実行を停止します。

## 6.1.1 チュートリアル :AXI CDMA を PS の HP スレーブ ポートと統合する

1. 次のいずれかから開始します。
    - 23ページの「チュートリアル：ファブリックでインスタンシエートされるIPの機能を確認する」で作成したシステムを使用する
    - 10ページの「チュートリアル：Zynqプロセッシングシステムの新規エンベデッドプロジェクトを作成する」の説明に従って新しいプロジェクトを作成する
  2. PlanAheadツールの[Sources]ペインで[system\_i-system(system.xmp)]をダブルクリックし、XPSを起動します。
  3. [XPS System Assembly]ビューで[Bus Interfaces]タブをクリックします。
  4. IPカタログで[DMA and Timer]を展開し、[AXI Central DMA]をダブルクリックして追加します。  
axi\_cdma\_3.03.a IPインスタンスをデザインに追加するかどうかを確認するメッセージが表示されます。
  5. [Yes]をクリックします。  
CDMAのコンフィギュレーションウィンドウが開きます。
  6. [CDMA Configuration]ウィンドウで[User]タブをクリックします。データ転送チャネルオプションのデータ幅を**1024**に、オプションを使用するための最大バースト長を**256**に変更します。
  7. [OK]をクリックします。
- 「axi\_cdma IP with version number 3.03.a is instantiated with name axi\_cdma\_0」というメッセージが表示されたメッセージウィンドウが開きます。XPSによって、接続先のプロセッサを決定するように求められます。
8. [User will make necessary connections and settings]を選択します。

注記：この設定では、AXI CDMAを手動で接続することが必要になります。

## 9. [OK] をクリックします。

未接続の `axi_cdma_0` IP がデザインでインスタンシエートされます。クロスチェックするために、[XPS System Assembly] ビューの [Bus Interfaces] タブをクリックします。リストで未接続の `axi_cdma_0` が検出されます。

## 10. IP カタログで [Bus and Bridge] を展開し、[AXI Interconnect IP] をダブルクリックして追加します。

`axi_interconnect 1.06.a` IP インスタンスをデザインに追加するかどうかを確認するダイアログ ボックスが開きます。

## 11. [Yes] をクリックします。

AXI インターコネクトのコンフィギュレーション ウィンドウが開きます。コンポーネントのインスタンス名として `axi_interconnect_gp1` と入力します。

## 12. [OK] をクリックします。

XPS によって未接続の AXI インターコネクト IP、`axi_interconnect_gp1` がシステムへ追加されます。クロスチェックするために、[XPS System Assemblyify] ビューの [Bus Interface] タブをクリックします。

**注記** : この章の後半では、このインターフェイスを用いて AXI CDMA スレーブ ポートと PS の GP マスター ポート 1 を接続します。このインターフェイスを利用して、PS CPU から設定された CDMA レジスタをコンフィギュレーションします。

13. 前述の 3 つの手順を繰り返し、さらに `axi_interconnect_hp` というインスタンス名の AXI インターコネクト IP をもう 1 つ追加します。

**注記** : この章の後半では、このインターフェイスを用いて AXI CDMA マスター ポートおよび PS HP スレーブ ポート 0 とポート 2 を接続します。そして、このインターフェイスを使用してデータを転送元から転送先 DDR メモリ位置へコピーします。

## 14. [XPS System Assembly] ビューで [Zynq] タブをクリックし、Zynq プロセッsing システムのブロック図を開きます。

15. 緑色の [32b GP AXI Master Port] ブロックをクリックして `processing_system7_0 Configuration` ウィザードを開きます。

## 16. [User] タブで、[General Purpose Master AXI Interface] を展開し、[Enable M\_AXI\_GP1 Interface] オプションをオンにします。

## 17. [OK] をクリックし、PS とファブリック間の GP マスター ポート 1 インターフェイスを有効にします。

18. Zynq プロセッsing システムのブロック図で、緑色の [high performance AXI 32/64b Slave Ports] ブロックをクリックして `processing_system7_0 Configuration` ウィザードを開きます。

## 19. [User] タブで、[High Performance Slave AXI Interface] を展開し、次のように設定します。

- [Enable S\_AXI\_HP0 interface] チェック ボックスをオンにして PS とファブリック間の HP スレーブ ポート 0 インターフェイスを有効にします。

b. HP0 ベース アドレスを `0x20000000` に、HP0 上位アドレスを `0x2FFFFFFF` に変更します。

これにより、HP スレーブ ポート 0 が `0x20000000` ~ `0x2FFFFFFF` の DDR システム メモリへアクセスするようになります。これは、CDMA がデータを読み出す転送元バッファー位置となります。

- [Enable S\_AXI\_HP2 interface] チェック ボックスをオンにして、PS とファブリック間の HP スレーブ ポート 2 インターフェイスを有効にします。

- d. HP2 ベース アドレスを 0x30000000 に、HP2 上位アドレスを 0x3FFFFFFF に変更します。

これにより、HP スレーブ ポート 2 が 0x30000000 ~ 0x3FFFFFFF の DDR システム メモリへアクセスするように設定されます。これは、CDMA がデータを書き込む転送先の位置となります。




図 6-2 : [XPS Core Configuration] ウィンドウの設定

注記 : デフォルトでは、HP スレーブ ポートは 64 ビット インターフェイスにコンフィギュレーションされています。

- e. [OK] をクリックします。
20. [Bus Interfaces] タブをクリックして、次のように接続します。
- [processing\_system7\_0] の下で [M\_AXI\_GP1] をクリックし、[Bus Name] 列で [No Connection] をクリックします。表示されるドロップダウンリストで [M\_AXI\_GP1] を [axi\_interconnect\_gp1] に接続します。
  - [processing\_system7\_0] を非展開にします。
  - [axi\_cdma\_0] の下で [S\_AXI\_LITE] をクリックし、[Bus Name] 列で [No Connection] をクリックして [Connection] ダイアログ ボックスを開きます。

- d. [Select AXI Interconnect] リストで [axi\_interconnect\_gp1] をクリックします。

[processing\_system7\_0.M\_AXI\_GP1] が [Select Master(s)] リストに表示されていることを確認します。  
[processing\_system7\_0.M\_AXI\_GP1] チェック ボックスをクリックしてオンにします。




図 6-3 : [AXI Connection] ダイアログ ボックス

- e. [OK] をクリックします。

XPS によって、axi\_cdma\_0 スレーブ ポート インターフェイスは axi\_interconnect\_gp1 を介して processing\_system7\_0 GP マスター ポート 1 インターフェイスへ接続されます。

- f. [axi\_cdma\_0] で [M\_AXI] を選択し、[Bus Name] 列では [No Connection] を選択します。表示されるドロップダウン リストで [M\_AXI] を [axi\_interconnect\_hp] に接続します。
- g. [processing\_system7\_0] を展開して [S\_AXI\_HPO] をクリックします。[Bus Name] 列で [No Connection] をクリックし、[Connection] ダイアログ ボックスを開きます。
- h. [Select AXI Interconnect] リストで [axi\_interconnect\_hp] をクリックします。

[axi\_cdma\_0.M\_AXI] が [Select Master(s)] リストに表示されていることを確認します。  
[axi\_cdma\_0.M\_AXI] チェック ボックスをオンにします。

- i. [OK] をクリックします。

XPS によって、axi\_cdma\_0 マスター ポートは axi\_interconnect\_hp を介して processing\_system7\_0 HP スレーブ ポート 0 へ接続されます。

- j. 先述の 3 つの手順を繰り返し、axi\_cdma\_0 マスター ポートを axi\_interconnect\_hp を介して processing\_system7\_0 HP スレーブ ポート 2 へ接続します。




図 6-4 : [Ports] タブ

- IP およびそれらのポートがリストされている [Ports] タブをクリックします。[axi\_interconnect\_gp1]、[axi\_interconnect\_hp]、および [axi\_cdma\_0] を展開します。
- 次の IP の接続を確認します。これらの中で接続されていないものがあれば、すぐに接続します。

表 6-1 : IP 接続

IP	ポート	接続
axi_interconnect_gp1	INTERCONNECT_ACLK	processing_system7_0 :FCLK_CLK0
	INTERCONNECT_ARESETN	processing_system7_0::FCLK_RESET0_N
axi_interconnect_hp	INTERCONNECT_ACLK	processing_system7_0 :FCLK_CLK0
	INTERCONNECT_ARESETN	processing_system7_0::FCLK_RESET0_N
axi_cdma_0	(BUS_IF) S_AXI_LITE::s_axi_lite_aclk	processing_system7_0 :FCLK_CLK0
	(BUS_IF) M_AXI::m_axi_aclk	processing_system7_0 :FCLK_CLK0

[Ports] タブの内容が図 6-5 のようになります。




図 6-5 : 完成したポート接続

23. すべての IP を非展開にし、[processing\_system7\_0] を展開します。次のようにポートが接続されていない場合は、ここで接続します。図 6-6 のように接続します。

表 6-2 : Processing\_system7\_0 ポートの接続

IP	ポート	接続
Processing_system7_0	(BUS_IF) M_AXI_GP1::M_AXI_GP1_ACLK	processing_system7_0::FCLK_CLK0
	(BUS_IF) S_AXI_HP0::S_AXI_HP0_ACLK	processing_system7_0::FCLK_CLK0
	(BUS_IF) S_AXI_HP2::S_AXI_HP2_ACLK	processing_system7_0::FCLK_CLK0

Zynq	Bus Interfaces	Ports	Addresses				
Name	Connected Port	Direction	Range	Class	Frequency(Hz)	Reset Polarity	Sensitivity
processing_system7_0							
M_AXI_GP0_ARESETN		✓	0	RST			
M_AXI_GP1_ARESETN		✓	0	RST			
S_AXI_HP0_ARESETN		✓	0	RST			
S_AXI_HP2_ARESETN		✓	0	RST			
FCLK_CLK3		✓	0	CLK			
FCLK_CLK2		✓	0	CLK			
FCLK_CLK1		✓	0	CLK			
processing_system7_0::[M_AXI_GP0]::M_AXI_GP0_ACLK		✓	0				
processing_system7_0::[M_AXI_GP1]::M_AXI_GP1_ACLK		✓	0				
processing_system7_0::[S_AXI_HP0]::S_AXI_HP0_ACLK		✓	0				
processing_system7_0::[S_AXI_HP2]::S_AXI_HP2_ACLK		✓	0				
axi_gpio_0::[S_AXI]::S_AXI_ACLK		✓	0				
axi_interconnect_1::[S_AXI_CTRL]::INTERCONNECT_ACLK		✓	0	CLK			
axi_timer_0::[S_AXI]::S_AXI_ACLK		✓	0				
chipscope_axi_monitor_0::[MON_AXI]::MON_AXI_ACLK		✓	0				
axi_cdma_0::[S_AXI_LITE]::axi_lite_adk		✓	0				
axi_interconnect_gp0::[S_AXI_CTRL]::INTERCONNECT_ACLK		✓	0				
axi_interconnect_hp::[S_AXI_CTRL]::INTERCONNECT_ACLK		✓	0				
FCLK_CLKTRIG3_N		✓	1				
FCLK_CLKTRIG2_N		✓	1				
FCLK_CLKTRIG1_N		✓	1				
FCLK_CLKTRIG0_N		✓	1				
FCLK_RESET3_N		✓	0	RST			
FCLK_RESET2_N		✓	0	RST			
FCLK_RESET1_N		✓	0	RST			
FCLK_RESET0_N		✓	0	RST			
IRQ_F2P	L to H: axi_timer_0_interrupt	✓	1	INTER...			EDGE_RIS
Core0_nFIQ		✓	1	INTER...			EDGE_RIS
Core0_nIRQ		✓	1	INTER...			EDGE_RIS
Core1_nFIQ		✓	1	INTER...			EDGE_RIS
Core1_nIRQ		✓	1	INTER...			EDGE_RIS
IRQ_P2F_QSPI		✓	0	INTER...			EDGE_RIS
IRQ_P2F_GPIO		✓	0	INTER...			EDGE_RIS
IRQ_P2F_USB0		✓	0	INTER...			EDGE_RIS
IRQ_P2F_ENET0		✓	0	INTER...			EDGE_RIS
IRQ_P2F_ENET_WAKE0		✓	0	INTER...			EDGE_RIS
IRQ_P2F_SDIO0		✓	0	INTER...			EDGE_RIS
IRQ_P2F_I2C0		✓	0	INTER...			EDGE_RIS
IRQ_P2F_CAN0		✓	0	INTER...			EDGE_RIS
IRQ_P2F_UART1		✓	0	INTER...			EDGE_RIS
[BUS_I/F] M_AXI_GP0	Connected to BUS axi_interconnect_1	✓	1				
[BUS_I/F] M_AXI_GP1	Connected to BUS axi_interconnect_0n1	✓	1				
M_AXI_GP1_ACLK	processing_system7_0::FCLK_CLK0	✓	1	CLK			
[BUS_I/F] S_AXI_HP0	Connected to BUS axi_interconnect_hp	✓	1	CLK			
S_AXI_HP0_ACLK	processing_system7_0::FCLK_CLK0	✓	1	CLK			
[BUS_I/F] S_AXI_HP2	Connected to BUS axi_interconnect_hp	✓	1	CLK			
S_AXI_HP2_ACLK	processing_system7_0::FCLK_CLK0	✓	1	CLK			
[IO_I/F] GPIO_0	Connected to External Ports	✓	1				
[IO_I/F] MEMORY_0	Connected to External Ports	✓	1				

図 6-6 : Processing\_system7\_0 の接続

24. 次の手順に従って、ファブリック側の CDMA 割り込みを PS 側の割り込みコントローラへ接続します。

- [Processing\_System7\_0] の [Connected Port] 列で [1L to H:No Connection] をクリックします。

注記：第 3 章で作成したシステムを変更する場合、  
[Connected Port] タブの [L to H : axi\_timer\_0\_interrupt] を選択します。

[Interrupt Connection] ダイアログ ボックスが開きます。

- [Unconnected Interrupts] リストで [axi\_cdma\_0] を選択し、矢印をクリックして選択したアイテムを [Connected Interrupts] リストへ移動させます。
- [OK] をクリックします。

XPS はファブリック側の CDMA 割り込みを PS の割り込みコントローラへ接続します。

25. [Addresses] タブをクリックし、[Generate Addresses]  をクリックしてマップされていないデバイスのアドレスを生成します。

[axi\_cdma\_0] が [processing\_system7\_0] アドレス範囲内のアドレスに割り当てられていることを確認します。

26. processing\_system7\_0 のアドレス マップで、axi\_cdma\_0 ベース アドレスを 0x80200000 に、上位アドレスを 0x8020FFFF に変更します。

これにより、axi\_cdma\_0 のアドレス範囲が確実に processing\_system7\_0 アドレス空間内の 0x80200000 ～ 0x8020FFFF に固定されます。

27. デザイン ルール チェックを実行します。コンソールにエラーがないことを確認します。
28. XPS を閉じます。PlanAhead™ デザイン ツール ウィンドウが再度アクティブになります。
29. [Design Sources] でエンベデッド ソースをクリックしてから右クリックし、[Create Top HDL] をクリックします。PlanAhead ツールによって system\_stub.v ファイルが生成されます。
30. 変更したファイルをすべて保存します。
31. [Flow Navigator] の [Program and Debug] リストで [Generate Bitstream] をクリックします。PlanAhead が生成するすべての警告メッセージを無視します。
32. ビットストリームの生成が完了したら、[第 2 章](#)の説明に従ってハードウェアをエクスポートして SDK を起動します。このデザインでは、PL ファブリック用に生成されたビットストリームがあるため、これも SDK へエクスポートされます。

---

## 6.2 デザイン用のスタンドアロン アプリケーション ソフトウェア

この章で設計した CDMA ベースのシステムをボードで実行するには、アプリケーション ソフトウェアが必要です。ここでは、CDMA ベースのスタンドアロン アプリケーション ソフトウェアについて詳細に説明します。

アプリケーション ソフトウェアの main() 関数は、実行のエントリ ポイントです。これは、指定したテスト パターンで転送元メモリ バッファーを初期化し、転送先メモリ バッファーにすべてゼロを書き込むことでこれをクリアします。

次に、アプリケーション ソフトウェアは、転送元バッファーおよび転送先バッファーの開始位置を提供して CDMA レジスタ セットをコンフィギュレーションします。DMA 転送を開始するために、CDMA レジスタで転送されるバイト数を書き込み、CDMA の割り込みが発生するのを待機します。割り込み後、DMA 転送のステータスを確認し、転送元バッファーを転送先バッファーと比較します。最後に、シリアルターミナルにその比較結果を出力し、実行を停止します。

## 6.2.1 アプリケーション ソフトウェアのフロー

アプリケーション ソフトウェアは次を実行します。

1. 転送元バッファーを指定したテスト パターンで初期化します。転送元バッファー位置は 0x20000000 ～ 0x2FFFFFFF の範囲です。

転送先バッファーにすべてゼロを書き込むことでこれをクリアします。転送先バッファー位置は、0x30000000 ～ 0x3FFFFFFF の範囲です。

2. XI CDMA IP を初期化して次を実行します。

- a. CDMA コールバック関数を AXI CDMA ISR と関連付け、割り込みを有効にします。

このコールバック関数は、CDMA の割り込み中に実行されます。これは、DMA 転送のステータスに応じて割り込み Done/Error フラグを設定します。

アプリケーション ソフトウェアは、コールバック関数がこれらのフラグを設定するまで待機し、そのステータス フラグに応じて実行します。

- b. CDMA をシンプル モードでコンフィギュレーションします。
- c. CDMA IP のステータス レジスタを確認して、CDMA アイドルステータスを検証します。
- d. 転送元のバッファー開始位置 0x20000000 を CDMA レジスタに設定します。
- e. 転送先のバッファー開始位置 0x30000000 を CDMA レジスタに設定します。
- f. CDMA レジスタへ転送するバイト数を設定します。アプリケーション ソフトウェアは DMA 転送を開始します。

3. CDMA 割り込みがトリガーされた後、DMA 転送のステータスを確認します。

転送のステータスが正常の場合、アプリケーション ソフトウェアは転送元バッファー位置と転送先バッファー位置を比較し、シリアルターミナルにその結果を表示して実行を終了します。

転送のステータスがエラーの場合、ソフトウェアはシリアルターミナルにエラーステータスを出力し、実行を停止します。

## 6.2.2 チュートリアル :SDK を使用してスタンドアロンの CDMA アプリケーションを実行する

1. SDK が開かれていない場合は、ここで開きます。
2. SDK で [File] → [New] → [Application Project] をクリックします。

New Project ウィザードが開きます。

3. 次の表の情報に基づいて、ウィザード画面で選択操作を行います。

ウィザード画面	システム プロパティ	設定または使用するコマンド
Application Project	プロジェクト名	cdma_app
	デフォルト ロケーションの使用	このオプションをオンにする。
	ハードウェア プラットフォーム	system_hw_platform
	プロセッサ	PS7_cortexa9_0
	OS プラットフォーム	スタンドアロン
	言語	C
	ボード サポート パッケージ	[Create New] をクリックして「cdma_app_bsp」という名前を付ける。
Templates	利用可能なテンプレート	空のアプリケーション

4. [Finish] をクリックします。

New Project ウィザードが閉じ、SDK によって dma\_app アプリケーションプロジェクトおよび cdma\_app\_bsp BSP プロジェクトがプロジェクトエクスプローラー下に作成されます。SDK はさらに、自動的にプロジェクトをコンパイルして BSP を生成します。

- [Project Explorer] タブで [cdma\_app] プロジェクトを展開して [src] ディレクトリを右クリックし、[Import] を選択して [Import] ダイアログ ボックスを開きます。
- [Import] ダイアログ ボックスで [General] を展開し、[File System] をクリックします。
- [Next] をクリックします。
- cdma\_app.c ファイルを追加して [Finish] をクリックします。

SDK は自動的にアプリケーションを構築し、コンソール ウィンドウにステータスを表示します。

**注記** : システムのアプリケーション ソフトウェアのファイル名は cdma\_app.c です。このファイルは、このガイドで提供されている ug873\_design\_files.zip から入手できます。この ZIP ファイルへのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

- ポートレートが 115200 に設定されているシリアル通信ユーティリティを開きます。
- ハードウェア ボードがセットアップされ、オンになっていることを確認します。

**注記** : ボードのセット アップは、[「2.1.3 チュートリアル : Hello World アプリケーションを実行する」](#) を参照してください。

- SDK で [Xilinx Tools] → [Program FPGA] とクリックし、[Program FPGA] ダイアログ ボックスを開きます。ダイアログ ボックスにはビットストリーム パスが表示されます。
- [Program] をクリックし、ビットストリームをダウンロードして PL ファブリックをプログラムします。
- [「2.1.3 チュートリアル : Hello World アプリケーションを実行する」](#) の手順と同じようにプロジェクトを実行します。
- シリアルターミナルで CDMA 転送のステータスを確認します。転送が正常の場合、「DMA Transfer is Successful」というメッセージが表示されます。エラーの場合、シリアルターミナルにエラー メッセージが表示されます。

## 6.3 CDMA システム向けの Linux OS ベースの アプリケーション ソフトウェア

このセクションでは、Linux で提供される `mmap()` システム コールを使用して CDMA 向けの Linux ベース アプリケーション ソフトウェアを作成し、これをハードウェアで実行して CDMA IP の機能を確認します。

メモリのマップ中に提供される属性に応じて読み出しありまたは書き込みができるように、`mmap()` システム コールを使用して指定した Kernel メモリ領域をユーザー層に割り当てます。`mmap()` システム コールについての詳細は、このガイドでは割愛します。



**注意 :** `mmap()` Linux アプリケーションの書き込みに推奨する方法ではありません。Kernel の一部の制限領域または共有リソースへ間違ってアクセスすると、Kernel がクラッシュする可能性があります。

アプリケーション ソフトウェアの `main()` 関数は、実行のエントリ ポイントです。これは、指定したテスト パターンで転送元アレイを初期化し、転送先アレイをクリアします。その後、転送元アレイの内容を `0x20000000` から開始する DDR メモリへコピーし、転送先への DMA 転送を開始するように DMA レジスタを設定します。DMA 転送後、アプリケーションは転送のステータスを読み出し、その結果をシリアルターミナルに表示します。

### 6.3.1 アプリケーション ソフトウェアの構成手順

アプリケーション ソフトウェアは次の手順で構成されます。

1. `0xA5A5A5A5` 値を持つユーザー層にある転送元アレイ全体を初期化します。

ユーザー層にある転送先バッファー全体にすべてゼロを書き込むことでこれをクリアします。

2. `0x20000000` から開始する Kernel のメモリ位置を、`mmap()` システム コールを使用して書き込み許可を持つユーザー層にマップします。

このようにマッピングすることで、指定した Kernel メモリへの書き込みが可能になります。

3. 転送元アレイの内容をマップ済みの Kernel メモリへコピーします。
4. ユーザー層から Kernel メモリのマップを解除します。
5. AXI CDMA レジスタのメモリ位置を、`mmap()` システム コールを使用して読み出し許可および書き込み許可を持つユーザー層にマップします。ユーザー層から CDMA レジスタを次のように設定します。
  - a. DMA をリセットして前の通信を停止します。
  - b. 割り込みを有効にして、DMA 転送のステータスを取得します。
  - c. CDMA をシンプル モードで設定します。
  - d. CDMA がアイドル状態であることを確認します。
  - e. 転送元バッファーの開始位置 `0x20000000` を CDMA レジスタに設定します。
  - f. 転送先バッファーの開始位置 `0x30000000` を CDMA レジスタに設定します。
  - g. CDMA レジスタで転送されるバイト数を設定します。このレジスタへの書き込みにより DMA 転送を開始します。
6. DMA 転送のステータスを、転送が終了するまで継続して読み出します。
7. CDMA 転送の終了後、`munmap()` システム コールを使用するユーザー層からの変更に備え、CDMA レジスタ メモリのマップを解除します。
8. `0x30000000` から開始する Kernel メモリ位置を、読み出し属性と書き込み属性を備えるユーザー層にマップします。

9. 0x30000000 から開始する Kernel メモリの内容をユーザー層の転送先アレイにコピーします。
10. ユーザー層から Kernel メモリのマップを解除します。
11. 転送元アレイを転送先アレイと比較します。
12. シリアル ターミナルに比較結果が表示されます。比較結果が正常の場合、「DATA Transfer is Successful」というメッセージが表示されます。エラーの場合、シリアル ターミナルにエラー メッセージが表示されます。

## 6.4 チュートリアル : SDK を使用して Linux CDMA アプリケーションを実行する

Linux OS ベースのアプリケーションを実行する手順は次のとおりです。

1. 「ターゲット ボードで Linux をブートする」
2. 「SDK を使用して、アプリケーションを構築してそれをターゲット ボードで実行する」

### 6.4.1 ターゲット ボードで Linux をブートする

第 5 章「SDK を使用した Linux のブートおよびアプリケーションのデバッグ」の説明に従って、Zynq ZC702 ターゲット ボードで Linux をブートします。

ブートが完了すると、`zynq>` プロンプトがシリアル ターミナルに表示されます。「5.2.3 チュートリアル : JTAG モードで Linux をブートする」の手順 12 の説明に従って、ボードの IP アドレスを設定します。

### 6.4.2 SDK を使用して、アプリケーションを構築してそれをターゲット ボードで実行する

1. 「5.2.4 チュートリアル : SDK リモート デバッグを使用して Linux アプリケーションをデバッグする」の手順 1 に従って、Windows マシンをホストとしてセットアップします。
2. SDK で [Xilinx Tools] → [Program FPGA] をクリックし、ビットストリーム パスが表示される [Program FPGA] ダイアログ ボックスを開きます。
3. [Program] をクリックし、ビットストリームをダウンロードして PL ファブリックをプログラムします。
4. [File] → [New] → [Application Project] をクリックします。
5. 次の表の情報に基づいて、ウィザード画面で選択操作を行います。

ウィザード画面	システム プロパティ	設定または使用するコマンド
Application Project	プロジェクト名	Linux_cdma_app
	ハード ウェア プラットフォーム	system_hw_platform
	プロセッサ	PS7_cortexa9_0
	OS プラットフォーム	Linux
	言語	C
Templates	利用可能なテンプレート	Linux の空のアプリケーション

6. [Finish] をクリックします。

New Project ウィザードが閉じ、SDK によって Linux\_blinkled\_app プロジェクトがプロジェクト エクスプローラー下に作成されます。

7. [Project Explorer] タブで [linux\_cdma\_app] プロジェクトを展開して [src] ディレクトリを右クリックし、[Import] を選択して [Import] ダイアログ ボックスを開きます。
8. [Import] ダイアログ ボックスで [General] を展開し、[File System] をクリックします。
9. [Next] をクリックします。
10. linux\_cdma\_app.c ファイルを追加して [Finish] をクリックします。

SDK は自動的にアプリケーションを構築し、linux\_cdma\_app.elf ファイルを生成します。コンソール ウィンドウでステータスを確認します。

**注記** : システムのアプリケーション ソフトウェア ファイル名は linux\_cdma\_app.c です。このファイルは、このガイドで提供されている ug873\_design\_files.zip ファイルから入手できます。この ZIP ファイルへのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

11. [linux\_cdma\_app] を右クリックし、[Run As] → [Run Configurations] をクリックして Run Configuration ウィザードを開きます。
12. Run Configuration ウィザードで [Remote ARM Linux Application] を右クリックし、[New] をクリックします。
13. [Connection] ドロップダウン リストで [New] をクリックし、New Connection ウィザードを開きます。
14. [SSH Only] タブをクリックして [Next] をクリックします。
15. [Host Name] タブでターゲット ボード IP を入力します。

**注記** : ターゲット IP を確認するには、シリアルターミナルの Zynq> プロンプトで 「**ipconfig eth0**」 と入力します。ボードに割り当てられているターゲット IP がシリアルターミナルに表示されます。

16. 接続の名前および説明を、それぞれに対応するタブで設定します。
17. [Finish] をクリックして接続を作成します。
18. [Run Configuration] ウィザードでは、「Remote Absolute File Path for C/C++ Application」 の下にある [Browse] をクリックします。Select Remote C/C++ Application File ウィザードが開きます。
19. 次を実行します。
  - ルート ディレクトリを展開します。Enter Password ウィザードが開きます。
  - ユーザー ID およびパスワード (**root/root**) を入力し、[Save ID] および [Save Password] オプションをオンにします。
  - [OK] をクリックします。

Windows ホスト マシンとターゲット ボード間の接続がすでに確立されているため、ウィンドウにルート ディレクトリの内容が表示されます。

- パス名の「/」で右クリックし、新しいフォルダーを 「**Apps**」 という名前で作成します。
  - /Apps/linux\_cdma\_app.elf などのアプリケーションへの絶対パスを提供します。
20. [Apply] をクリックします。
  21. [Run] をクリックしてアプリケーションの実行を開始します。
  22. シリアルターミナルで CDMA 転送のステータスを確認します。転送が正常の場合、「DMA Transfer is Successful」 というメッセージが表示されます。エラーの場合、シリアルターミナルにエラー メッセージが表示されます。
  23. Linux アプリケーションのデバッグ終了後、SDK を閉じます。

# SDK を使用したソフトウェアプロファイリング

この章では、[第 6 章](#)で作成したスタンドアロン BSP と AXI CDMA 関連のアプリケーションに対応するプロファイリング機能を有効にします。

## 7.1 SDK を使用したアプリケーションのプロファイリング

プロファイリングは、各ルーチンにおけるソフトウェアの実行時間を決定する方法です。この情報を用いて、コードの重要な部分、およびデザインでの最適なコード配置を判断できます。頻繁に呼び出されるルーチンは、キャッシュメモリなど高速メモリに配置するのが最適です。プロファイリング情報を用いることで、コードをハードウェアに配置可能かどうかも判断でき、その結果全体的な性能が向上します。

### 7.1.1 チュートリアル : SDK でアプリケーション ソフトウェアをプロファイリングする

1. ザイリンクスの SDK を起動し、[第 2 章](#)および[第 3 章](#)で使用したワークスペースと同じものを開きます。
2. シリアルターミナルが開かない場合は、シリアル通信ユーティリティを 115200 に設定されているポートに接続します。
3. SDK で [File] → [New] → [Application Project] をクリックします。

New Project ウィザードが開きます。

4. 次の表の情報に基づいて、ウィザード画面で選択操作を行います。

ウィザード画面	システム プロパティ	設定または使用するコマンド
Application Project	プロジェクト名	cdma_app_profile
	デフォルト ロケーションの使用	このオプションをオンにする。
	ハードウェア プラットフォーム	system_hw_platform
	プロセッサ	PS7_cortexa9_0
	OS プラットフォーム	スタンドアロン
	言語	C
	ボード サポート パッケージ	[Create New] をクリックして「 <code>cdma_app_profile_bsp</code> 」という名前を付ける。
Templates	利用可能なテンプレート	空のアプリケーション

- [Finish] をクリックします。

New Project ウィザードが閉じ、SDK によって cdma\_app アプリケーションプロジェクトおよび cdma\_app\_bsp BSP プロジェクトがプロジェクトエクスプローラー下に作成されます。SDK はさらに、自動的に BSP を生成します。

- [Project Explorer] タブで [cdma\_app\_profile] プロジェクトを展開して [src] ディレクトリを右クリックし、[Import] を選択して [Import] ダイアログ ボックスを開きます。
- [Import] ダイアログ ボックスで [General] を展開し、[File System] をクリックします。
- [Next] をクリックします。
- cdma\_app.c ファイルを追加して [Finish] をクリックします。

SDK は自動的にアプリケーションを構築し、コンソール ウィンドウにステータスを表示します。

**注記 :** システムのアプリケーション ソフトウェアのファイル名は cdma\_app.c です。このファイルは、このガイドで提供されている ug873\_design\_files.zip ファイルから入手できます。この ZIP ファイルへのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

- [Project Explorer] タブで [cdma\_app\_profile\_bsp] を右クリックし、[Board Support Package Settings] をクリックして [Board Support Package Settings] ダイアログ ボックスを開きます。
- [Board Support Package Settings] ダイアログ ボックスで、左側のナビゲーション ペインにある [standalone] をクリックします。リストの [enable\_sw\_intrusive\_profiling] オプションを選択し、その値を true に設定します。




図 7-1: BSP 設定 : スタンドアロン コンフィギュレーション

この設定により、ソフトウェアの即効型 (intrusive) プロファイリングが有効になります。このプロファイリング方法は評価対象のプログラムにコードを埋め込むことで実現するため、即効型ととらえられています。

12. [Board Support Package Settings] ダイアログ ボックスの左側のナビゲーション ペインで、[drivers] の下にある [cpu\_cortexa9] を選択します。[extra\_compiler\_flags] の設定で、次のように [Value] 列に 「-pg」 と入力します。




図 7-2 : BSP 設定 : cup\_cortexa9 の設定

13. [OK] をクリックします。

SDK は、新しいプロファイリング オプションで再度 BSP の構築を開始します。

14. [Project Explorer] タブで、[cdma\_app\_profile] を右クリックし、[C/C++ Build] をクリックして [Properties] ダイアログ ボックスを開きます。
15. [Properties] ダイアログ ボックスが表示されたら、[Tool Settings] タブをクリックします。[ARM gcc compiler] を開き、[Profiling] をクリックしてから [Enable Profiling (-pg)] オプションを選択します。
16. プロパティ リストで [Optimization] を選択し、最適化レベルを None (-O0) に設定します。
17. プロパティ リストで [Debugging] を選択し、デバッグ レベルを Default (-g) に設定します。
18. [OK] をクリックします。

SDK はアプリケーションを再構築し、cdma\_app\_profile.elf ファイルを生成します。コンソール ウィンドウでステータスを確認します。

## 7.1.2 チュートリアル：アプリケーションにプロファイリング オプションを適用する

- 「2.1.3 チュートリアル：Hello World アプリケーションを実行する」の説明に従ってハードウェア ボードがセットアップされ、電源が投入されていることを確認してください。
- SDK で [Xilinx Tools] → [Program FPGA] をクリックし、ビットストリーム パスが表示される [Program FPGA] ダイアログ ボックスを開きます。
- [Program] をクリックし、ビットストリームをダウンロードして PL ファブリックをプログラムします。
- [Project Explorer] タブで [cdma\_app\_profile] プロジェクトを右クリックし、[Run As] → [Run Configurations] をクリックして [Run Configuration] ダイアログ ボックスを開きます。
- [Run Configuration] ダイアログ ボックスで、[Xilinx C/C++ ELF] をダブルクリックして新しいコンフィギュレーションを作成します。
- [Profile Options] タブをクリックし、68 ページの図 7-3 のようにパラメーターを設定します。
  - [Enable Profiling] チェック ボックスをオンにします。
  - [Sampling Frequency (Hz)] を 10000 に設定します。

サンプリング周波数は、どの関数がその時点で実行されているかをプロファイリング ルーチンが周期的に確認するために使用する割り込み間隔です。このルーチンは、割り込みごとにプログラム カウンターを確認し、サンプリングを実行します。

- [Histogram Bin Size (Words)] を 4 に設定します。

ヒストグラムの bin のサイズは、現時点で実行されている関数を判断するために使用されるプログラム カウンター位置を確認する際の精度です。

- スクラッチ メモリ アドレスを 0x00300000 に設定します。

スクラッチ メモリ アドレスは、BSP プロファイリングがデータ収集に使用可能な DDR メモリの位置を示します。アプリケーション プログラムはこの空間を使用できません。




図 7-3: プロファイリングを有効にする

- [Run] をクリックしてコンフィギュレーションを作成し、実行します。

8. [Reset Status] ダイアログ ボックスで [OK] をクリックします。  
プロファイリングが完了すると、ダイアログ ボックスが開いて結果ファイルの位置が表示されます。
9. [OK] をクリックします。
10. [Project Explorer] タブで [cdma\_app\_profile] の下にある [Debug] フォルダーを展開し、[gmon.out] をダブルクリックして [Gmon File Viewer] ダイアログ ボックスを開きます。




図 7-4 : [Gmon File Viewer] ダイアログ ボックス

11. [OK] をクリックし、ウィンドウの右側にある [gprof] タブでプロファイリング結果 (gmon.out) を開きます。図 7-5 と類似した表示になります。




図 7-5 : gmon.out ファイルの表示

## アクセラレータ コヒーレンシ ポート (ACP)

プロセッシング システムの ACP はスヌープ制御ユニット (SCU) の AXI 準拠の 64 ビット スレーブ ポート インターフェイスで、プロセッサ ロジック (PL) とプロセッシング システム (PS) の Cortex-A9 MP-Core プロセッサ システムを直接接続し、キャッシュ コヒーレントな非同期アクセス ポイントとして機能します。ACP ポートのトランザクションは、コヒーレントまたは非コヒーレントとマーク付けられます。ファブリック側の AXI マスターは、AXI バスに関連する信号を用いてコヒーレントな読み出しトランザクションを ARUSERS [0] と ARCACHEES [1] で、書き込みトランザクションを AWUSERS [0] と AWCACHEES [1] で示します。デバイスまたは厳しく順序付けられたトランザクションは常に非コヒーレントとして処理されます。

**注記 :** デバイスまたは厳しく順序付けられたトランザクションは、AXI マスター インターフェイスで生成される転送タイプです。これらは、非コヒーレント、かつバッファリング不可のトランザクションです。固定サイズで決まった数のトランザクションが常に生成されます。

非コヒーレントなトランザクションは SCU を通過し、変更されずに AXI マスター インターフェイスへ渡されます。ACP スレーブのコヒーレントな AXI トランザクションは、一部の属性が適宜変更されて AXI マスター インターフェイスで増加または減少します。

コヒーレントな書き込み要求が外部のマスターから ACP で受信されると、SCU はコアの L1 データ キャッシュでアドレスを確認します。存在する場合は、コヒーレンシプロトコルがキャッシュの該当するラインをクリーニングして無効化し、クリーニング後のデータを書き込み要求と結合させます。

外部マスターからコヒーレントなメモリ領域への読み出し要求は SCU と協調し、必要なデータがプロセッサの L1 キャッシュに格納されているかどうかを確認します。L1 キャッシュに格納されている場合、SCU はそのデータを要求発行元のコンポーネントに直接返します。格納されていない場合、L2 キャッシュ内を検索して最後にメイン メモリにアクセスします。

図 8-1 に、AXI インターコネクトを活用した、AXI-4 準拠のマスターと ACP 64 ビット ポート間の接続を示します。




図 8-1 : AXI-4 準拠のマスターと ACP 64 ビット ポート間の接続

## 8.1 ACP の要求

ACP に対して読み出しおよび書き込み要求を実行した場合の動作は、その要求がコヒーレントかどうかによって次のように異なります。

### 8.1.1 コヒーレントな ACP 読み出し要求

ARVALID と一緒に ARUSER[0] = 1 および ARCACHE[1] = 1 が送信された場合、ACP の読み出し要求はコヒーレントです。この場合、SCU はコヒーレンシを維持します。データがいずれかの Cortex-A9 プロセッサにある場合、PS コアはそのプロセッサからデータを直接読み出して ACP に返します。データがいずれの Cortex-A9 プロセッサにもない場合、ロックされている属性を除くすべての AXI のパラメーターと共に読み出し要求が L2 キャッシュまたはいずれの Cortex-A9 プロセッサ AXI マスター ポートのメイン メモリへ発行されます。

### 8.1.2 非コヒーレントな ACP 読み出し要求

ARVALID と共に ARUSER[0] = 0 または ARCACHE[1] = 0 が送信された場合、ACP の読み出し要求は非コヒーレントです。この場合、SCU はコヒーレンシを維持せず、読み出し要求はいずれか 1 つの SCU AXI マスター ポート L2 キャッシュまたは OCM へ直接転送されます。

### 8.1.3 コヒーレントな ACP 書き込み要求

AWVALID と一緒に AWUSER[0] = 1 および AWCACHE[1] = 1 が送信された場合、ACP の書き込み要求はコヒーレントです。この場合、SCU はコヒーレンシを維持します。データがいずれかの Cortex-A9 プロセッサの L1 キャッシュにある場合、PS のロジックは最初にその CPU のデータをクリーニングして無効化します。データがいずれかの Cortex-A9 プロセッサにもない場合、または既にクリーニングと無効化が実行されている場合、ロックされている属性を除くすべての AXI パラメーターと共に書き込み要求が L2 キャッシュまたはいずれかの Cortex-A9 プロセッサ AXI マスター ポートのメイン メモリへ発行されます。

注記：書き込みパラメーターの設定によっては、トランザクションを L2 キャッシュに割り当てることもできます。

### 8.1.4 非コヒーレントな ACP 書き込み要求

AWVALID と共に AWUSER[0] = 1 または AWCACHE[1] = 0 が送信された場合、ACP の書き込み要求は非コヒーレントです。この場合、SCU はコヒーレンシを維持せず、書き込み要求はいずれか 1 つの SCU AXI マスター ポートに直接転送されます。

---

## 8.2 ACP の制約

アクセラレータ コヒーレンシ ポート (ACP) には次の制約があります。

- コヒーレントなメモリへの排他的アクセスはできない
- コヒーレントなメモリへは、ロック属性を有効にしたアクセスはできない
- 長さ = 3、サイズ = 3、および書き込みストローブ  $\#11111111$  の書き込みトランザクションを実行すると、CPU のキャッシュ ラインが破損する
- CP から OCM へのアクセスを連続すると、ほかの AXI マスターからのアクセスができないことがある

ほかのマスターからアクセスできるようにするには、ACP から OCM への帯域幅を OCM の最大帯域幅よりも小さく設定する必要があります。具体的には、バースト サイズを 64 ビット ワード x8 未満に抑えることで可能です。

注記：PS プロセッサ コアを使用すると、3 番目の制約 (キャッシュ ラインの破損) を検出できます。

この IP を有効にすると、キャッシュを破損する可能性のあるトランザクションをザイリンクス ACP アダプターが監視し、書き込み要求発行元のマスターにエラー応答を返します。書き込みトランザクションは ACP インターフェイスに送信されるため、キャッシュ破損の可能性は残りますが、問題発生の可能性がマスターに通知されるので適切な対処をとることができます。ACP アダプターには CPU への割り込み信号を生成する機能もあり、この信号をソフトウェアで使用して問題発生の可能性を検出できます。

ACP ポートの詳細は、次の資料を参照してください。これらの資料へのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

- 『Zynq™-7000 AP SoC テクニカル リファレンス マニュアル』(UG585)
- 『The Effect and Technique of System Coherence in ARM Multicore Technology』、著者 : John Goodacre (Senior Program Manager, ARM Processor Division)
- 『ARM Cortex-A9 MPCore Technical Reference Manual』、セクション 2.4 「Accelerator Coherency Port」

# Linux OS に対応する独自の IP および デバイス ドライバーを作成する

この章では、Create and Import Peripheral (CIP) ウィザードを使用して IP を作成します。さらに、作成された IP を使用して Zynq™-7000 AP SoC デバイスを活用するシステムを開発します。

IP については、実行中のカーネルに動的にロード可能なモジュールとして、Linux ベースのデバイス ドライバーを開発します。

このようなシステムに対応する Linux ベースのアプリケーション ソフトウェアも開発し、Zynq-7000 ZC702 ボードこれを行ないます。

---

## 9.1 必要な環境

この章では、ターゲット プラットフォームは ZC702 ボードを指します。ホスト プラットフォームは ISE® Design Suite ツールを実行する Windows マシンのことです。

Linux ベースのデバイス ドライバーの開発およびカーネルのコンパイルにおける要件は次のとおりです。

- Linux ベースのワークステーション。このワークステーションを使用して IP 用にカーネルおよびデバイス ドライバーを構築します。
- CodeSourcery ツールチェーン。ターゲット アーキテクチャのクロス開発用に GNU ツールチェーンを導入した Eclipse ベースの統合開発環境 (IDE) です。ツールに関する情報およびインストールは、<http://wiki.xilinx.com/zynq-tools> を参照してください。
- カーネルソース コードおよび構築環境。<http://wiki.xilinx.com/zynq-linux> では、Zynq FPGA 固有の Linux カーネルに関する詳細が提供されています。カーネルソース ファイルのダウンロードだけでなく、Zynq FPGA 向けに Linux カーネルを構築するための情報もここから入手できます。

注記：「xilinx-14.2-build1」タグが含まれたカーネルソース ファイルと U-Boot ファイルを <http://git.xilinx.com> からダウンロードできます。

- デバイス ドライバー ソフトウェア ファイル (blink.c) および対応するヘッダー ファイル (blink.h)。これらのファイルは、このガイドで提供されている ug873\_design\_files.zip ファイルから入手できます。
- アプリケーション ソフトウェア (linux\_blinkled\_apps.c) および対応するヘッダー ファイル (blink.h)。これらのファイルは、このガイドで提供されている ug873\_design\_files.zip ファイルから入手できます。
- カーネルおよびデバイス ドライバーのコンパイルを省略したい場合は、このセクションで必要なコンパイル済みのイメージを使用してください。これらのイメージは、ug873\_design\_files.zip ファイルで入手できます。

注記：ug873\_design\_files.zip ファイルへのリンクは、[付録 A 「その他のリソース」](#) に記載されています。



注意: ペリフェラル IP の LKM (Loadable Kernel Module) は、ベース カーネル イメージを生成する同じカーネル構築プロセスの一部として構築する必要があります。カーネルまたは LKM 構築プロセスを省略したい場合は、このセクション用にすでにコンパイルされているカーネルおよび LKM モジュール向けのイメージを使用してください。これは、ug873\_design\_files.zip で提供されています。

## 9.2 ペリフェラル IP の作成

このセクションでは、CIP ウィザードを使用して AXI4-Lite 準拠のスレーブ ペリフェラル IP フレームワークを作成します。さらに、このペリフェラル IP フレームワークに機能およびポート割り当てを追加します。

作成するペリフェラル IP は、AXI4-Lite に準拠するスレーブ IP です。これには 28 ビット カウンターが含まれます。このカウンターの 4 MSB ビットは、ペリフェラル IP の 4 つの出力ポートを駆動しています。図 9-1 にブロック図を示します。




図 9-1: ペリフェラル IP のブロック図

ブロック図には次のコンフィギュレーション レジスタがあります。

表 9-1: ブロック図のコンフィギュレーション レジスタの詳細

レジスタ名	制御レジスタ
相対アドレス	0x0000_0000
幅	1 ビット
アクセス タイプ	読み出し/書き込み
説明	カウンターの開始/停止

フィールド名	ビット	タイプ	リセット値	説明
制御ビット	0	R/W	0x0	1: カウンターの開始 0: カウンターの停止

## 9.2.1 チュートリアル: ペリフェラル IP を作成する

このセクションでは、AXI4-lite に準拠するスレーブ ペリフェラル IP を作成します。

1. 「[2.1.1 チュートリアル: Zynq プロセッsing システムの新規エンベデッド プロジェクトを作成する](#)」の説明に従って新しいプロジェクトを作成します。
2. ペリフェラル IP を作成するには、『EDK コンセプト、ツール、テクニック』(UG683) の次のセクションを参照してください。
  - 「[Take a Test Drive! Generating and Saving Templates \(チュートリアル : テンプレートの生成および保存\)](#)」
  - 「[Take a Test Drive! Modifying the CIP Wizard Template Files \(チュートリアル : CIP ウィザード テンプレート ファイルの変更\)](#)」

注記:『EDK コンセプト、ツール、テクニック』(UG683)へのリンクは、[付録 A 「その他のリソース」](#)に記載されています。

## 9.3 PS の GP マスター ポートを用いてペリフェラル IP を統合する

Zynq のプロセッsing ロジック (PL) セクションで、ペリフェラル IP をスレーブとしてインスタンシエートして ZC702 ボード用のシステムを作成し、これをプロセッsing システム (PS) の汎用 (GP) マスター ポートを用いて PS プロセッサと接続します。図 9-2 に、システムのブロック図を示します。




図 9-2: ブロック図

このシステムでは、次の接続が確立されています。

- ペリフェラル IP は PS 汎用マスター ポート 0 (M\_AXI\_GP0) へ接続されています。PS CPU はこの接続を使用して、ペリフェラル IP レジスタをコンフィギュレーションします。
- ペリフェラル IP の 4 つの出力ポートはオンボード LED (DS15、DS16、DS17、および DS18) へ接続されています。

このシステムでは、アプリケーションコードを実行するとシリアルターミナルにメッセージが表示され、点滅を開始または停止させる LED の選択が求められます。

- シリアルターミナルで開始を選択すると、4つの LED すべてが点滅を開始します。
- 停止を選択すると、4つの LED すべてが点滅を停止し、以前の状態を保持します。

### 9.3.1 チュートリアル : PS の GP マスター ポートを使用してペリフェラル IP を統合する

1. PlanAhead™ ツールの [Sources] ペインで、[system\_i-system(system.xmp)] をダブルクリックして XPS を起動します。

2. XPS で [File] → [Open] をクリックします。

3. blink pcore の MPD ファイルを <project\_dir>\project\_1\project\_1.srcts\sources\_1\edk\system\pcores\blink\_v1\_00\_a\data ディレクトリから開きます。

4. コメント ##Ports の下に次の行を追加します。

```
PORT LEDs = "", DIR = O, VEC = [3:0]
```

5. ファイルを保存します。

6. XPS で [Project] → [Rescan User Repositories] をクリックし、XPS が blink pcore への変更を認識できるようにします。

7. IP カタログで [Project Local PCores] の下にある [USER] を展開し、[BLINK] をダブルクリックして追加します。

blink 1.00.a IP インスタンスをデザインに追加するかどうかを確認するメッセージが表示されます。

8. [Yes] をクリックします。

Blink のコンフィギュレーション ウィンドウが開きます。

9. BLINK コンフィギュレーション ウィンドウでは、デフォルト設定のままにしておいて [OK] をクリックします。

「blink IP with version number 1.00.a is instantiated with name blink\_0」というメッセージが表示されたメッセージウィンドウが開きます。接続先のプロセッサを決定するように求められます。ここでは、デュアルコア ARM プロセッサを使用して設計しています。また、このメッセージには、XPS がバスインターフェイスの接続およびアドレスの割り当てを実行し、IO ポートを外部にすることが表示されます。

プロセッサのデフォルト選択は processing\_system7\_0 です。このままこれを使用します。

10. [OK] をクリックします。

11. IP およびそれらのポートがリストされている [Ports] タブをクリックします。[axi\_interconnect\_1] および [blink\_0] を展開します。

12. 次の IP の接続を確認します。これらの中で接続されていないものがあれば、すぐに接続します。

IP	ポート	接続
axi_interconnect_1	INTERCONNECT_ACLK	processing_system7_0::FCLK_CLK0
	INTERCONNECT_ARESETN	processing_system7_0::FCLK_RESET0_N
blink_0	LED	External Ports::blink_0_LEDs_pin

13. すべての IP を非展開にし、[processing\_system7\_0] を展開します。次のようにポートが接続されていない場合は、ここで接続します。

IP	ポート	接続
Processing_system7_0	(BUS_IF) M_AXI_GP0::M_AXI_GPO_ACLK	processing_system7_0::FCLK_CLK0

14. [Addresses] タブをクリックし、[Generate Addresses]  をクリックしてマップされていないデバイスのアドレスを生成します。

[blink\_0] が [processing\_system7\_0] アドレス範囲内のアドレスに割り当てられていることを確認します。

注記：エラーがある場合は、前の手順を再度確認します。

15. processing\_system7\_0 のアドレス マップでは、次を実行します。
- [blink\_0] のベース アドレスを **0x7C600000** に変更します。
  - [blink\_0] の上位 アドレスを **0x7C60FFFF** に変更します。
16. デザインルールチェック (DRC) を実行します。コンソールにエラーがないことを確認します。
17. XPS を閉じます。

PlanAhead™ デザイン ツール ウィンドウが再度アクティブになります。

18. [Design Sources] でエンベデッド ソースをクリックしてから右クリックし、[Create Top HDL] を選択します。PlanAhead ツールによって **system\_stub.v** ファイルが生成されます。
19. Flow Navigator の [Project Manager] リストで [Add Sources] を選択します。
20. ダイアログ ボックスが開くので、[Add or Create Constraints] を選択します。
21. [Next] をクリックします。
22. [Create File] をクリックします。
23. [Create Constraints File] ダイアログ ボックスが開くので、ファイル名に「system」と入力して [OK] をクリックします。
24. [Finish] をクリックします。
25. [Sources] ウィンドウで [Constraints] フォルダーを展開します。空の **system.ucf** ファイルが **constrs\_1** に追加されていることを確認します。




図 9-3 : [Sources] ウィンドウ

26. UCF ファイルに次のテキストを入力します。

```
# Connect to LED DS17
NET blink_0_LEDs_pin<0> IOSTANDARD=LVC MOS18 | LOC=V7;
# Connect to LED DS16
NET blink_0_LEDs_pin<1> IOSTANDARD=LVC MOS18 | LOC=W10;
# Connect to LED DS15
NET blink_0_LEDs_pin<2> IOSTANDARD=LVC MOS18 | LOC=P18;
# Connect to LED DS14
NET blink_0_LEDs_pin<3> IOSTANDARD=LVC MOS18 | LOC=P17;
```

これにより、Blink IP の 4 つの出力ポートとボードの 4 つの LED が接続されます。

27. [Flow Navigator] の [Program and Debug] リストで [Generate Bitstream] をクリックします。

注記 : 表示される警告メッセージは、無視しても問題ありません。

28. ビットストリームの生成が完了したら、[第 2 章「Zynq プロセッシングシステムを使用する エンベデッド システム デザイン」](#) の説明に従ってハードウェアをエクスポートし、SDK を起動します。

## 9.4 ペリフェラル IP 向け Linux ベースのデバイス ドライバーの開発

Linux のモジュールは、必要に応じてカーネルにロード/アンロードできるコードです。このように追加したコードは、ロード可能なカーネル モジュール (Loadable Kernel Module (LKM)) と呼ばれます。LKM は、システムをリブートせずにカーネルの機能を拡張します。これらのモジュールがなければ、モノリシック カーネルを構築し、カーネルイメージに直接新しい機能を追加する必要があります。より大規模なカーネルを持つことのほかに、新しい機能が必要となるたびにカーネルの再構築とリブートが求められるという欠点もあります。

LKM は一般に次のいずれかとなります。

- デバイス ドライバー。デバイス ドライバーは特定のハードウェア向けに設計されています。カーネルは、このデバイス ドライバーを使用することでハードウェアがどのように機能するかを詳細に把握していなくてもハードウェアと通信できます。
- ファイルシステム ドライバー。ファイルシステム ドライバーは、ファイルシステムのコンテンツをファイルおよびディレクトリとして解釈します。
- システム コール。ユーザー空間プログラムは、システム コールを使用してカーネルにサービスを要求します。

Linux では、各ハードウェアはデバイス ファイルと呼ばれるファイルで表されます。このファイルは、それぞれのハードウェアとの通信手段を提供します。ほとんどのハードウェア デバイスが出力および入力に使用されるため、デバイス ファイルはハードウェアとのデータ送受信を実行する入力/出力制御 (ioctl) を提供します。各デバイスは、次のような独自の ioctl コマンドを持つことができます。

- **read ioctl** : プロセスからカーネルへ情報を送信する
- **write ioctl** : プロセスへ情報を返す
- read ioctl および write ioctl の両方
- read ioctl も write ioctl もなし

LKM の詳細は、<http://tldp.org/LDP/lkmpg/2.6/html/index.html> を参照してください。

このセクションでは、ペリフェラル IP のデバイス ドライバーを、実行中のカーネルに動的にロード可能な LKM として開発します。ペリフェラル IP の LKM は、ベース カーネルイメージを生成する同じカーネル構築プロセスの一部として構築する必要があります。

注記：デバイス ドライバーのコンパイルが必要ない場合は、このセクションのチュートリアルを省略して [「9.5 実行中のカーネルへのモジュールのロード およびアプリケーションの実行」](#) へ進むことができます。セクション 9.5 では、ペリフェラル IP 用にすでにコンパイルされたカーネル オブジェクト イメージ (blink.ko) を使用します。これは、このガイドで提供されている [ug873\\_design\\_files.zip](#) ファイルから入手できます。この ZIP ファイルへのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

カーネルのコンパイルおよびデバイス ドライバーの開発には、Linux ワークステーションを使用してください。

デバイス ドライバーの開発を開始する前に、次の手順を実行しておく必要があります。

1. CodeSourcery ツールチェーン パスをユーザーの Linux ワークステーションで設定します。
2. カーネル ソース コードをダウンロードし、それをコンパイルします。ダウンロードおよびコンパイルについては、<http://wiki.xilinx.com/zynq-linux> に記載されている手順を参照してください。

### 9.4.1 チュートリアル：デバイス ドライバーを開発する

ここでは Linux ワークステーションを使用します。デバイス ドライバー ソフトウェアおよび make ファイルは、ug873\_design\_files.zip ファイルの LKM フォルダーで提供されています。この ZIP ファイルへのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

1. LKM フォルダーをユーザーの Linux ワークステーションにコピーします。
2. LKM フォルダーで、make ファイルを開き、KER\_DIR パラメーターを、ダウンロードした Linux カーネル ディレクトリのパスと共に指定します。

注記：モジュールのコンパイルの詳細は、linux/Documentation/kbuild/modules.txt ファイルを参照してください。

3. LKM フォルダーでは、コマンド プロンプトで **「make clean」** と入力して既存のオブジェクト ファイルをクリーニングします。
4. コマンド プロンプトで **「make」** と入力してデバイス ドライバーを構築します。コンパイル メッセージを確認します。

完了後、デバイス ドライバーによって blink.ko カーネル オブジェクトが生成されます。この後、実行中のカーネルへ \*.ko をロードしてください。

## 9.5 実行中のカーネルへのモジュールのロード およびアプリケーションの実行

このセクションでは、Zynq ボードで Linux をブートし、ペリフェラル IP を LKM としてこのボードへロードします。システム用のアプリケーションを開発し、これをハードウェアで実行します。

### 9.5.1 モジュールをカーネル メモリへロードする

LKM を挿入する基本的なプログラムは、**insmod** です。insmod は、init\_module システム コールを呼び出して LKM をカーネル メモリへロードします。init\_module システム コールは、LKM をロードした直後に LKM の初期化ルーチンを開始します。この初期化ルーチンの一環として、insmod は init\_module へサブルーチンのアドレスを渡します。

ペリフェラル IP のデバイス ドライバーでは、init\_module はサブルーチンを登録するカーネル 関数を呼び出すようにすでに設定されています。これは、カーネルの register\_chrdev サブルーチンを呼び出し、駆動する傾向があるデバイスのメジャー番号とマイナー番号、および独自の open ルーチンのアドレスを引数で渡します。register\_chrdev サブルーチンはカーネルのベース テーブルの中で、カーネルが特定デバイスを開く必要があるときにユーザーの LKM で open ルーチンを呼び出すように指定しています。

## 9.5.2 アプリケーション ソフトウェア

アプリケーション ソフトウェアの `main()` 関数は、実行のエントリ ポイントです。この関数はペリフェラル IP のデバイス ファイルを開いた後、シリアルターミナルにおけるユーザーの選択を待機します。

シリアルターミナルで開始オプションが選択されると、4 つの LED がすべて点滅を開始します。停止オプションが選択されると、4 つの LED がすべて点滅を停止し、前のステートを保持します。

## 9.5.3 チュートリアル：モジュールをカーネルへロードし、アプリケーションを実行する

### ターゲット ボードで Linux をブートする

「[5.2 Zynq ボード上で Linux をブートする](#)」の説明に従って、Zynq ZC702 ターゲット ボードで Linux をブートします。

### モジュールをロードして、アプリケーションを実行する

注記：このセクションでは、Windows マシンにインストールされている SDK ツールを使用します。

1. SDK が開かれていらない場合は、ここで開きます。
2. SDK で [File] → [New] → [Application Project] をクリックします。

New Project ウィザードが開きます。

3. 次の表の情報に基づいて、ウィザード画面で選択操作を行います。

ウィザード画面	システム プロパティ	設定または使用するコマンド
Application Project	プロジェクト名	<code>linux_blinkled_app</code>
	デフォルト ロケーションの使用	このオプションをオンにする。
	ハードウェア プラットフォーム	<code>system_hw_platform</code>
	プロセッサ	<code>PS7_cortexa9_0</code>
	OS プラットフォーム	<code>Linux</code>
	言語	<code>C</code>
Templates	利用可能なテンプレート	Linux の空のアプリケーション

4. [Finish] をクリックします。

New Project ウィザードが閉じ、SDK によって `linux_blinkled_app` プロジェクトがプロジェクト エクスプローラー下に作成されます。

5. [Project Explorer] タブで `[linux_blinkled_app]` プロジェクトを展開して [src] ディレクトリを右クリックし、[Import] を選択します。

[Import] ダイアログ ボックスが開きます。

6. [Import] ダイアログ ボックスで [General] を展開し、[File System] をクリックします。

7. [Next] をクリックします。

8. `linux_blinkled_app.c` および `blink.h` ファイルを追加します。

注記 : システム用のアプリケーションソフトウェアファイル名は `linux_blinkled_app.c` で、ヘッダーファイル名は `blink.h` です。これらのファイルは、このガイドで提供されている `ug873_design_files.zip` ファイルの `LKM` フォルダーから入手できます。この ZIP ファイルへのリンクは、[付録 A 「その他のリソース」](#) に記載されています。

- [Finish] をクリックします。

SDK は自動的にアプリケーションを構築し、`linux_blinkled_app.elf` ファイルを生成します。コンソール ウィンドウでこの動作のステータスを確認します。

- 「[9.4.1 チュートリアル : デバイスドライバーを開発する](#)」で作成した `blink.ko` を、Linux ワークステーションから Windows マシンにコピーします。

注記 : このセクションの後半では、Windows マシンとボード間の接続を確立し、`blink.ko` およびアプリケーション ELF ファイルをボード メモリへコピーして実行します。

- [Windows] → [Open Perspective] → [Other] をクリックします。

[Open] パースペクティブ ウィンドウが表示されます。

- [Remote System Explorer] をクリックして [OK] をクリックします。

SDK によって、[Remote Systems] パースペクティブ エクスプローラーが開きます。

- [Remote Systems] パースペクティブで次を実行します。

- [New] → [Connection] を右クリックして選択します。

New Connection ウィザードが開きます。

- [SSH Only] タブをクリックして [Next] をクリックします。

- [Host Name] タブでターゲット ボード IP を入力します。

注記 : ターゲット IP を確認するには、シリアルターミナルの `zynq>` プロンプトで `ifconfig eth0` と入力します。ボードに割り当てられたターゲット IP が表示されます。

- 接続名を「`blink`」とし、詳細を入力します。

- [Finish] をクリックして接続を作成します。

- [blink] → [sftp Files] → [Root] と展開します。Enter Password ウィザードが開きます。

- ユーザー ID およびパスワード (`root/root`) を入力し、[Save ID] および [Save Password] オプションをオンにします。

- [OK] をクリックします。

Windows ホスト マシンとターゲット ボード間の接続がすでに確立されているため、ウィンドウにルート ディレクトリの内容が表示されます。

- パス名の「/」で右クリックし、新しいディレクトリを「`Apps`」という名前で作成します。

- [Remote Systems] パースペクティブ エクスプローラーを使用し、`linux_blinkled_app.elf` ファイルを `<project-dir>/project_1/project_1.sdk/SDK/SDK_Export/linux_blinkeds_apps/Debug` フォルダーからコピーして /`Apps` ディレクトリに貼り付けます。

- Linux ワークステーションから Windows マシンへすでに移動させた `blink.ko` ファイルをコピーし、`blink connection` の下にある /`Apps` フォルダーに貼り付けます。

- シリアルターミナルでは、`zynq>` プロンプトで「`cd Apps`」と入力し、`Apps` ディレクトリを開きます。

- `zynq>` プロンプトで「`insmod blink.ko`」と入力し、モジュールをカーネル メモリへ挿入します。

注記 : 「Registration is a success」というメッセージが、モジュールに割り当てられたメジャー番号と共に表示されます。このメッセージは、モジュールがカーネル メモリ内に正しく挿入されていることを確認するものです。

ここからは、デバイス ファイルを作成して使用します。シリアルターミナルに表示されているメッセージを確認します。表示されているメッセージは、引数を持つ `mknod` コマンドに関連するものです。

16. zynq> プロンプトで前の手順から表示されている mknod コマンド メッセージを表示どおりに入力します。  
これにより、mknod コマンド メッセージに表示されたとおりの名前およびメジャー番号を含むデバイス ファイルが作成されます。
17. zynq> プロンプトで「**chmod 777 linux\_blinkled\_app.elf**」と入力し、linux\_blinkled\_app.elf ファイル モードを実行ファイル モードに変更します。
18. zynq> プロンプトで「**./linux\_blinkled\_app.elf**」と入力し、アプリケーションを実行します。
19. シリアルターミナルの手順に従って、アプリケーションを実行します。
20. Linux アプリケーションのデバッグが終了したら、SDK を閉じます。

# その他のリソース

---

## このガイドのリソース

- この資料に関連する ZIP ファイルには、[第 5 章のチュートリアルのデザイン ファイル](#)が含まれます。  
ug873\_design\_files.zip は次のサイトから入手できます。  
[http://japan.xilinx.com/support/documentation/zynq-7000\\_user\\_guides.htm](http://japan.xilinx.com/support/documentation/zynq-7000_user_guides.htm)
  - 『EDK コンセプト、ツール、テクニク ガイド』、第 6 章「独自の IP を作成する」  
[http://japan.xilinx.com/support/documentation/sw\\_manuals/xilinx14\\_3/edk\\_ctt.pdf](http://japan.xilinx.com/support/documentation/sw_manuals/xilinx14_3/edk_ctt.pdf)
  - 『The Effect and Technique of System Coherence in ARM Multicore Technology』、著者 : John Goodacre (ARM Processor Division、Senior Program Manager) ([www.mpsoc-forum.org/previous/2008/slides/8-6%20Goodacre.pdf](http://www.mpsoc-forum.org/previous/2008/slides/8-6%20Goodacre.pdf))
  - 『ARM Cortex-A9 MPCore Technical Reference Manual』、セクション 2.4 「Accelerator Coherency Port」  
(<http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0407e/CACGGBCF.html>)
- 

## トレーニング演習

このガイドのチュートリアルに関連するトレーニング演習は次のサイトで提供されています。  
<http://japan.xilinx.com/training/embedded/embedded-design-tutorials.htm>

---

## ザイリンクスのリソース

- 『ザイリンクス デザイン ツール：インストールおよびライセンス ガイド』(UG798)：  
[http://japan.xilinx.com/support/documentation/sw\\_manuals/xilinx14\\_3/iil.pdf](http://japan.xilinx.com/support/documentation/sw_manuals/xilinx14_3/iil.pdf)
- 『ザイリンクス デザイン ツール：リリース ノート ガイド』(UG631)：  
[http://japan.xilinx.com/support/documentation/sw\\_manuals/xilinx14\\_3/irn.pdf](http://japan.xilinx.com/support/documentation/sw_manuals/xilinx14_3/irn.pdf)
- ザイリンクス®資料：  
<http://japan.xilinx.com/support/documentation>
- ザイリンクス用語集：  
[http://japan.xilinx.com/support/documentation/sw\\_manuals/glossary.pdf](http://japan.xilinx.com/support/documentation/sw_manuals/glossary.pdf)
- ザイリンクス サポート サイト：<http://japan.xilinx.com/support/>

## EDK の資料

EDK に関する一連の資料は次のサイトから入手できます。

[http://japan.xilinx.com/support/documentation/dt\\_edk\\_edk14-3.htm](http://japan.xilinx.com/support/documentation/dt_edk_edk14-3.htm)

- ・『EDK のコンセプト、ツール、テクニック』(UG683)：  
[http://japan.xilinx.com/support/documentation/sw\\_manuals/xilinx14\\_3/edk\\_ctt.pdf](http://japan.xilinx.com/support/documentation/sw_manuals/xilinx14_3/edk_ctt.pdf)
- ・『エンベデッド システム ツール リファレンス マニュアル』(UG111)：  
[http://japan.xilinx.com/support/documentation/xilinx14\\_3/est\\_rm.pdf](http://japan.xilinx.com/support/documentation/xilinx14_3/est_rm.pdf)
- ・『MicroBlaze™ プロセッサ リファレンス ガイド』(UG081)：  
[http://japan.xilinx.com/support/documentation/sw\\_manuals/xilinx14\\_3\(mb\\_ref\\_guide.pdf](http://japan.xilinx.com/support/documentation/sw_manuals/xilinx14_3(mb_ref_guide.pdf)
- ・『プラットフォーム仕様フォーマットのリファレンス マニュアル』(UG642)：  
[http://japan.xilinx.com/support/documentation/xilinx14\\_3/psf\\_rm.pdf](http://japan.xilinx.com/support/documentation/xilinx14_3/psf_rm.pdf)
- ・『Zynq-7000 AP SoC ソフトウェア開発者向けガイド』(UG821)：  
[http://japan.xilinx.com/support/documentation/user\\_guides/j\\_ug821-zynq-7000-swdev.pdf](http://japan.xilinx.com/support/documentation/user_guides/j_ug821-zynq-7000-swdev.pdf)
- ・『Zynq-7000 AP SoC テクニカル リファレンス マニュアル』(UG585)  
[http://japan.xilinx.com/support/documentation/zynq-7000\\_user\\_guides.htm](http://japan.xilinx.com/support/documentation/zynq-7000_user_guides.htm)
- ・Zynq™-7000 AP SoC 関連の資料一覧  
<http://japan.xilinx.com/support/documentation/zynq-7000.htm>

## EDK 関連のその他のリソース

- ・ Xilinx Platform Studio および EDK のウェブサイト：  
[http://japan.xilinx.com/ise/embedded\\_design\\_prod/platform\\_studio.htm](http://japan.xilinx.com/ise/embedded_design_prod/platform_studio.htm)
- ・ Xilinx Platform Studio および EDK の資料一覧：  
[http://japan.xilinx.com/ise/embedded/edk\\_docs.htm](http://japan.xilinx.com/ise/embedded/edk_docs.htm)
- ・ ザイリンクス XPS/EDK がサポートする IP のウェブサイト：  
[http://japan.xilinx.com/ise/embedded/edk\\_ip.htm](http://japan.xilinx.com/ise/embedded/edk_ip.htm)
- ・ ザイリンクス チュートリアルのウェブサイト：  
[http://japan.xilinx.com/support/documentation/dt\\_edk\\_edk14-3\\_tutorials.htm](http://japan.xilinx.com/support/documentation/dt_edk_edk14-3_tutorials.htm)
- ・ ザイリンクス データシートの一覧：  
[http://japan.xilinx.com/support/documentation/data\\_sheets.htm](http://japan.xilinx.com/support/documentation/data_sheets.htm)
- ・ ザイリンクス トラブルシュート：  
<http://japan.xilinx.com/support/troubleshoot/psolvers.htm>
- ・ ザイリンクス ISE® Design Suite の資料一覧：  
[http://japan.xilinx.com/support/software\\_manuals.htm](http://japan.xilinx.com/support/software_manuals.htm)
- ・ GNU の資料一覧：  
<http://www.gnu.org/manual>