# 单周期CPU实验报告

计63 康鸿博 2016011314 计65 王艺涵 2016011365


完成了32位的单周期CPU设计、模拟。

### 项目说明

给出整个项目目录。

仿真文件在srcs/sim\_1/new/test.sv中

## 试验结果



仿真结果:OutReg为寄存器,OutMem为数据内存(后8位)。计算Fibonacci。

### 工程说明

控制信号定义、计算机结构与 PPT 结构相同,各文件功能与文件名相同。模块功能十分简单,这里不做赘述。

1. MUX5, MUX32: 5、32位数据选择器

2. PC:负责更新PC。

3. InstMem:指令地址空间,负责根据PC读指令。

4. DataMem:数据地址空间,负责数据读写。


5. Extend:完成16到32位的数据转换(立即数)。

6. Control:生成控制信号(与PPT中相同)

7. ALU:完成数值计算。

8. Register:完成寄存器堆读写。

9. thinpad\_top:顶层。约定各模块连接关系。



单周期结构。控制信号由Control生成。

ор	00 0000	00 1101	10 0011	10 1011	00 0100	00 0010
	R-type	ori lw		sw	beq	jump
RegDst	1	0	0	х	X	х
ALUSrc	0	1	1	1	0	х
MemtoReg	0	0	1	х	X	х
RegWrite	1	1	1	0	0	0
MemWrite	0	0	0	1	0	0
Branch	0	0	0	0	1	0
Jump	0	0	0	0	0	1
ExtOp	X	0	1	1	X	X
ALUop <n:0></n:0>	"R-type"	Or	Add	Add	Subtrac	XXX

控制信号生成。实现时x取0。

# 计算 Fibonacci

满足PPT中规定的语言格式。

```
sub $0 $0 $0 // numA
sub $1 $1 $1 // numB
sub $2 $2 $2 // save addr
sub $3 $3 $// inc
sub $4 $4 $4 // end pos
or $0 1
or $1 1
or $3 8
or $4 40
sw $2 $0 0
sw $2 $1 4
add $2 $3 $2
add $0 $1 $0
add $0 $1 $1
beq $2 $4 1
jmp 9
jmp 0
```

00000000	00000000	00000000	00100010	
00000000	00100001	00001000	00100010	
00000000	01000010	00010000	00100010	
00000000	01100011	00011000	00100010	
00000000	10000100	00100000	00100010	
00110100	00000000	00000000	00000001	
00110100	00100001	00000000	00000001	
00110100	01100011	00000000	00001000	
00110100	10000100	00000000	00101000	
10101100	01000000	00000000	00000000	
10101100	01000001	00000000	00000100	
00000000	01000011	00010000	00100000	
00000000	00000001	00000000	00100000	
00000000	00000001	00001000	00100000	
00010000	01000100	00000000	00000001	
00001000	00000000	00000000	00001001	
00001000	00000000	00000000	00000000	