## WS 11/12

Klausur: Rechnerarchitektur

Datum: 08.02.12

Prüfer:

Prof. Dr. J. Neuschwander

Zeitdauer: 90 Min.

Name: Matr.-Nr.: - HUSTERLOSUNG -

### Hinweise:

Beschriften Sie jedes weitere abgegebene Lösungsblatt deutlich lesbar mit Ihrem Namen und Ihrer Matrikelnummer.

Es sind für diese Klausur als Hilfsmittel nur Taschenrechner, ein DIN-A4 Blatt als Formelsammlung sowie der Befehlssatzes des Prozessors M68000 zugelassen.

Bei einer angegebenen Lösung muss der Lösungsweg nachvollziehbar sein.

Maximal erreichbare Punktzahl der Klausur:

37 Punkte

Mindestpunktzahl zum Bestehen der Klausur:

17 Punkte

Aufgabe 1:

8 Punkte

Aufgabe 2:

4 Punkte

Aufgabe 2:

6 Punkte

Aufgabe 4:

7 Punkte

Aufgabe 5:

/ Fullkie

Aulyane 3

6 Punkte

Aufgabe 6:

6 Punkte

## 1. Aufgabe: (8 P)

Gegeben sei folgende Programmsequenz für einen RISC-Prozessor:

S1:	ADD	R1, R2, 2	; R1:= R2 + 2
S2:	SUB	R4, R3, R1	; R4:= R3 - R1
S3:	LOAD	R5, (A1)	; R5:= <(A1)>
S4:	MUL	R3, R5, 5	; R3:= R5 * 5
S5:	ADD	R3, R3, 3	; R3:= R3 + 3
S6:	ADD	R2, R1, R5	; R2:= R1 + R5

Die einzelnen Befehle werden in einer DLX-Pipeline verarbeitet: Die Latenzzeit jeder Pipelinestufe beträgt 6 ns.


Beim Start des Programmstücks sind die Register folgendermaßen belegt:

R1	R2	R3	R4	R5	<(A1)>
3	5	7	9	2	1

R1 R2 R3 R4 R5 7 8 10 4 1

R4:=7-3=4 R5:=1 R3:=2.5=10 R3:=7+3=10 RL:=7+1=8

 Markieren Sie mit Pfeilen die Datenabhängigkeiten, die im gegebenen Programm zu Pipeline-Konflikten führen.



Seite 2

c) Die auftretenden Pipeline-Konflikte sollen vom Compiler behandelt werden. Ergänzen Sie obiges Programmstück mit möglichst wenigen NOP-Befehlen so, dass das Ergebnis dem der normalen, sequentiellen Bearbeitung entspricht.



d) Wie viele Takte werden benötigt, um dieses Programm aus c) abzuarbeiten?

920

e) Die DLX-Pipeline wird mit der maximalen Taktfrequenz von 125 MHz betrieben. Wie groß ist dann die Latenzzeit eines Pipelineregisters?

$$T = T_{max} + T_{reg}$$
  $f_{max} = \frac{1}{T} \implies f_{max} = \frac{1}{6ns + T_{reg}}$   
 $= 0$   $T_{reg} = \frac{1}{f_{max}} - 6ns = \frac{1}{125.10^6} - 6ns = 0.008.10s - 6ns$   $= 8ns - 6ns = 2ns$ 


f) Wie hoch ist der Durchsatz obiger DLX-Pipeline?

0,5 P

g) Geben Sie alle Datenabhängigkeiten im Programmstück an.

	S1:	ADD	R1, R2, 2	; R1:= R2 + 2
	S2:	SUB	R4, R3, R1	; R4:= R3 - R1
	S3:	LOAD	R5, (A1)	; R5:= <(A1)>
	\$3:	MUL	R3, R5, 5	; R3:= R5 * 5
55	\$4:	ADD	R3, R3, 3	; R3:= R3 + 3
56	S5:	ADD	R2, R1, R5	; R2:= R1 + R5

Stellen Sie die jeweiligen Abhängigkeiten durch einen Pfeil dar und benennen sie diese Abhängigkeit.



a: alt

n: neu

## 2. Aufgabe: (4P)

a) In einem Rechner läuft die CPU mit einer Taktfrequenz von 1GHz. Die durchschnittliche Anzahl von Taktzyklen pro Befehl beträgt 4. Die CPU soll beim Re-Design so verbessert werden, dass die CPI-Rate auf 2 verringert und die Programmausführungszeit auf ein Viertel reduziert wird. Mit welcher Taktfrequenz muss die neue CPU dann betrieben werden?

werden?
$$CPU_{2ct} = \frac{n \cdot CPI}{f} \Rightarrow CPU_{2ct} = \frac{n \cdot CPI_{a}}{f}; CPU_{2ct} = \frac{n \cdot CPI_{n}}{f} = \frac{CPI_{n}}{f}$$

$$= p \frac{n \cdot CPI_{a}}{fa} = \frac{1}{4} \frac{n \cdot CPI_{n}}{f} \Rightarrow f_{n} = \frac{CPI_{n}}{CPI_{a}} \cdot 4 \cdot f_{a}$$

$$= \frac{1}{4} \cdot 4 \cdot 1GH_{e} = 2GH_{e}$$

b) Gegeben sei ein Prozessor mit getrennten Befehls- und Datencachespeicher. Die Fehlzugriffsrate des Befehlscachespeichers beträgt 20%, die des Datencachespeichers beträgt 50%. Der Zugriff auf den Befehlscachespeicher erfolgt in 10 ns, der Zugriff auf den Datencachespeicher erfolgt in 20 ns. Ein Hauptspeicherzugriff dauert 80 ns. Auf dem Prozessor läuft ein Programm test, dessen Speicherzugriff zu 80% aus Zugriffen auf Befehle und zu 20% aus Zugriffen auf Daten bestehen. Gehen Sie davon aus, dass die Cachespeicher und der Hauptspeicher gleichzeitig adressiert werden und dass das Datum beim Laden aus dem Hauptspeicher direkt dem Prozessor zugeführt wird. Berechnen Sie die mittlere Speicher-Zugriffszeit für das Programm test.

# Klausur: Rechnerarchitektur WS 11/12

Prof. Dr. J. Neuschwander

# 3. Aufgabe: (6 P)

Je 0,5P

(Zur Ermittlung der Punktzahl in dieser Teilaufgabe werden von den richtig angekreuzten Aussagen die falsch angekreuzten Aussagen abgezogen; Nicht angekreuzte Aussagen zählen nicht und gehen somit nicht in die Bewertung ein.)

Fragen	richtig	falsch
Der TAS-Befehl (M68000) kann zur Implementierung binärer Semaphore benutzt werden.	X	
Die symbolischen Stackoperationen <i>push</i> und <i>pull</i> sind zur Berechnung rekursiver Funktionen erforderlich.	X	
Bei der "write-back"-Strategie eines Caches können Inkonsistenzen zwischen Cache und Arbeitsspeicher vermieden werden.		X
Interleaving zwischen verschiedenen Speicherbänken dient zur Kompensation der Zugriffszeit von DRAMs.	ne lea mod sob elem	X
Der Austausch von Zeilen in Sätzen bei mehrwege-satzassoziativen Caches kann nach dem LRU-Prinzip erfolgen.	X	nes hal
Beim "Bus Snooping" wertet der Cache-Controller die Adressen beim Zugriff anderer Busmaster auf den Hauptspeicher aus.	X	Date C
Zur Auflösung globaler Adressbezüge durch den Linker benötigt der Assembler den <i>Define Constant (DC)</i> -Befehl.		X
Unter Branch Recovery versteht man die Rücknahme getätigter Berechnungen bei falschen Vorhersagen im Fall spekulativer Befehlsverarbeitung.	X	
Die Datenübertragung zwischen L1- und L2-Caches erfolgt durch Blockbuszyklen.	X	
Eine statische Speicherallokierung während der Assemblierung erreicht man durch geeignete Assemblerdirektiven.	X	
Bei VLIW-Prozessoren übernimmt der Compiler die statische Befehlszuteilung auf die Ausführungseinheiten des Rechenwerks.	X	
Bei der Memory-Mapped-Adressierung existieren zwei Adress- räume, einer für Speicher und einer für Ein-/Ausgabe-Einheiten.		X

## 4. Aufgabe: (7P)

Gegeben sei ein 8-fach-satzassoziativer Cache-Speicher (A8) mit einer Cachelinegröße von 64 Byte. Die Hauptspeicheradresse umfasst 32 Bit. Der Satzindex ist 13 Bit breit. Zur Verwaltung eines Cache-Blocks werden das Valid-Bit (V) und das Dirty-Bit (D) verwendet.

a) Wie viele Bit umfasst der Tag? Cacheline - Navigeton: GBit ( $\rightarrow$ 2 byte)

fate index: 13 bit

Tag = 32 bit - 13 bit

= 13 bit

0.5P

b) Wie viele Befehle mit einer Länge von 32 Bit können sich gleichzeitig im Cache-Speicher befinden?

i) Antall du Fellen des Cade: = 
$$2^{13} \times 8 = 2^{13} \times 2^3 = 2^{16}$$

ii) Antall Refelle pro tile: =  $\frac{64 \, \text{Ryte}}{4 \, \text{Ryte}} = \frac{2^6}{2^2} = 2^4 = 76$ 

iii) # Refelle min Cade:  $16 \times 2^{16} = 2^4 \times 2^{16} = 2^{16}$ 

(1048 576)

 Bestimmen Sie den insgesamt erforderlichen Speicherbedarf für die Realisierung des Cache-Speichers (Adress- und Datenspeicher).

· Atterspeaker: ## telm x (Tag-frojle + Betwokis)

kapa = 216. (13 & + 2 & + 2 & + 2 & + 3 & + 4

Gegeben sei ein direkt abbildender Cache-Speicher mit einer Speicherkapazität von 128 Byte und einer Blockgröße von 16 Byte. Als Aktualisierungsstrategie wird das Rückschreibverfahren (*write back*) verwendet. Nehmen Sie an, dass der Cache-Speicher zu Beginn leer ist. Betrachten Sie die folgenden Lese- und Schreibzugriffe auf die in hexadezimaler Schreibweise angegebenen Adressen.

d) Ergänzen Sie in dieser Tabelle die fehlenden Einträge. Verwenden Sie dabei Miss für Cache-Miss und Hit für Cache-Hit. Geben Sie in der letzten Zeile der Tabelle an, ob der entsprechende Cache-Block in den Hauptspeicher zurückkopiert werden muss (ja) oder nicht (nein).

# film: = 128 = 2 = 2 = 8

15 Index 3 Bxt (Zelenanu)

Adresse	64	32	E4	18	E0	7A	A2	F0	E3
read / write	w	r	w	r	r	r	г	w	r
Index	6	3	6	1	6	7	2	7	6
Tag	0	0	1	0	1	0	1	1	1
Hit / Miss	М	М	М	И	+	М	М	И	H
write back ?	N	N	1	N	N	N	N	N	N

64: d110:0100

32: 0011 0010

E4: 11100100

18: 0001 1000 E0: 1110 0000

EO: 1/10/0000 7A: 0111/1010

AZ: 10100010

FO: 11110000

E3: 11100011

## Aufgabe: (6P)

In einem 32-Bit-Rechnersystem wird das Segment- und das Seitenverfahren kombiniert eingesetzt. Die Segmentnummer umfasst 5 Bit. Das Segment S1 enthält ein Programm P1 der Größe 32 MB. In ein Segment passen maximal 214 Seiten. Der Hauptspeicher ist zu einem Viertel der Größe des virtuellen Adressraums ausgebaut.

a) Wie groß kann ein Segment maximal sein?

b) Wieviele Frames passen maximal in den Hauptspeicher?

Wieviele Frames passen maximal in den Hauptspeicher?


AS-frage = 
$$\frac{468}{2}$$
 =  $\frac{238}{2}$  =  $28$  =  $168$  =  $\frac{2308}{2}$  =  $\frac$ 

c) Wie groß ist der Verschnitt, wenn ein Programm P2 4096 Frames im Hauptspeicher belegt?

Hauptspeicher belegt?

program-grifte: = 
$$4096 \times 8hB = 2^{12} \times 2^{13}B = 2^{15}B = 32 MB$$
 $V = 128 MB - 32 MB = 96 MB$ 
 $0.5P$ 

 d) Skizzieren Sie für die obigen Angaben Aufbau und Adressierung eines 2-fach-satzassoziativen TLB mit 32 Zeilen, der zur Beschleunigung der Adressumsetzung eingesetzt werden soll



Seite 10

Gegeben sei nun eine Speicherverwaltungseinheit (MMU). Der virtuelle Speicher ist in 8 Seiten mit je 1 kByte unterteilt. Der physische Speicher hat eine Kapazität von 4 kByte. Der aktuelle Ausschnitt der Seitentabelle ist in folgender Tabelle angegeben.

	Virtuelle	Physische
	Seitennummer	Seitennummer
	0	-
	1	RECEIPTED - TOUR
D	2	1
-D	3	2
	4	THE 21 - 4 1 TO 1
	5	0
	6	3
10	7	

1 fik: 14B = 2 10 B 2 10 Bit for Navyahin imakael tete

e) Ermitteln Sie die physischen Adressen (Dezimaldarstellung) zu den folgenden virtuellen Adressen (Dezimaldarstellung) :

# 6. Aufgabe: (64) 6,5P

In der folgenden Aufgabe soll für alle Teilaufgaben jeweils die in Tabelle 8.1 dargestellte Ausgangssituation herrschen. Das Zeichen \$ kennzeichnet die hexadezimale Darstellung von Zahlen. Beachten Sie jeweils das Datenformat.

Prozessor-Register							
Datenregister	Datenregister Inhalt						
D0	\$	00	00	11	11		
D1	\$	22	22	33	33		
D2	\$	44	44	55	55		
D3	\$	66	66	77	77		
D4	\$	88	88	99	99		
D5	\$	AA	AA	BB	BB		
D6	\$	CC	CC	DD	DD		
D7	\$	EE	EE	FF	FF		

Adressregister	Valley	Inl	nalt	esluser
A0	\$ 00	01	00	02
A1	\$ 00	01	00	0A
A2	\$ 00	01	00	08
A3	\$ 00	01	00	00
A4	\$ 00	01	00	00
A5	\$ 00	01	00	00
A6	\$ 00	01	00	00
A7	\$ 00	01	00	00


Arbeitsspeicher (16 Bit)						
Adresse	Inhalt					
\$ 10000	\$ 00 01					
\$ 10002	\$ 02 03					
\$ 10004	\$ 04 05					
\$ 10006	\$ 06 07					
\$ 10008	\$ 08 09					
\$ 1000A	\$ 0A 0B					
\$ 1000C	\$ 0C 0D					
\$ 1000E	\$ 0E 0F					
\$ 10010	\$ 10 11					
\$ 10012	\$ 12 13					

\$ FFFFA	\$ 01 02
\$ FFFFC	\$ 03 04
\$ FFFFE	\$ 05 06

Tabelle 8.1: Ausgangssituation Register und Hauptspeicher

a) Tragen Sie den Inhalt der Datenregister D0 und D1 (je 32 Bit) in Tabelle 8.2 ein, nachdem mit der <u>Ausgangssituation entsprechend Tabelle 8.1</u> alle folgenden Befehle nacheinander ausgeführt wurden :

Z EQU \$AA K DC.W \$44 ERG DS.L \$2 MOVE.W K, D1 ADD.W #Z, D2 ADD.L D1, D2 MOVE.L D2, ERG



Proze	essor-Register	
Datenregister	Inhalt	
D1	\$ 22 22 00 44	as
D2	\$ 66 66 56 43	AP

Tabelle 8.2 : Lösung zu Teilaufgabe a)

b) Tragen Sie den Inhalt der Datenregister D5, D6 und D7 sowie der Adressregister A0, A1 und A2 (je 32 Bit) in Tabelle 8.3 ein, nachdem mit der <u>Ausgangssituation</u> <u>entsprechend Tabelle 8.1</u> die folgenden Befehle nacheinander ausgeführt wurden:

D5	\$ 0A 0B 0C 0D	0,5
D6	SCCCC OF OF	2, 5
D7	SEE EE FF 07	25

Adressregister	Inhalt				
A0	\$	00 00 00 00	0		
A1	\$	00 01 00 0E	0		
A2	\$	0001 0007	0		

Tabelle 8.3 : Lösung zu Teilaufgabe b)

c) Tragen Sie den Inhalt der Datenregister D3 und D4 (je 32 Bit) in Tabelle 8.4 ein, nachdem mit der Ausgangssituation entsprechend Tabelle 8.1 die folgenden Befehle nacheinander ausgeführt wurden :

Prozessor-Register							
Datenregister		Inhalt					
D3	\$	64	63	73	72		
D4	\$	22	22	26	66		

Tabelle 8.4 : Lösung zu Teilaufgabe c)