#### **AUFGABE 1**

 a) Markieren Sie mit Pfeilen <u>nur die Abhängigkeiten</u> der Pipelinestufen, die im gegebenen Programm zu Pipeline-Konflikten führen.



S1: LOAD R1, (A1) ; R1:= <(A1)>
S2: LOAD R2, (A2) ; R2:= <(A2)>
S3: LOAD R3, (A3) ; R3:= <(A3)>
S4: ADD R4, R3, R2 ; R4:= R3 + R
S5: SUB R3, R2, R1 ; R3:= R2 - R
S6: ADD R2, R3, R4 ; R2:= R3 + R
S7: STORE (A3), R4 ; <(A3)>:= R4

# S2 -> S4, S3 -> S4, S4 -> S6, S5 -> S6

b)

**S1** 

**S2** 

**S**3

**NOOP** 

**NOOP** 

**S4** 

**S**5

NOOP

**NOOP** 

**S6** 

**S7** 

c) 
$$T_k = k + (n-1) = 5 + (11-1) = 15$$
 Takte


d)Tmax = längster Befehl + reg.Zeit


$$T_{freq} = 1/Tmax = 1/9ns = 111,111MHZ$$

f) 
$$Speedup = \frac{n*k}{k+(n-1)}$$
: 4,99 =  $\frac{n*5}{5+(n-1)}$   $n = 1996 Befehle$ 

g)

g) Zeichnen Sie die Modifikation des Rechenwerks, die notwendig ist, um die unter a) festgestellten Pipeline-Konflikte hardwaremäßig zu lösen in das folgende Bild ein.





Seite 2.97 (script)

Reg-Reg	Reg-Speicher	Akkumulator	KELLER
Load R1,A	Load R1,A	Load A	Push A
Load R2,B	mul R1,B	mul B	Push B
mul R3,R1,R2	store C,R1	store C	mul
store C,R3			pull C
Load R1,C load R2, A sub R3,R1,R2 Store D, R3	load R1,C sub R1,A store D,R1	load C sub A store D	push A push C sub pull D

. <u>.</u> .

	richtig	falsch
Ein sogenannter "look-through-cache" wird bevorzugt bei Multi- Prozessorsystemen eingesetzt.	$\sim$	
Bei einem semi-synchronen Systembus kann die Anzahl der wait states des Prozessors variieren, abhängig vom adressierten Baustein.	$\otimes$	
Beim Rückschreibverfahren (Copy Back) wird beim Schreiben des Prozessors bei einem Cache-Hit sowohl der Cache als auch der Hauptspeicher aktualisiert.		$\otimes$
Unter Data-Alignment versteht man die Verschachtelung von Hauptspeicherzugriffen auf verschiedene Speicherbänke.		$\otimes$
Bei SDRAM-Speicherbausteinen kann die Zykluszeit durch Interleaving verbessert werden.		$\otimes$
Beim sogenannten "Bus Snooping" wertet der Prozessor zur Konsistenzsicherung die Speicheradressen anderer Busmaster beim Zugriff auf den Hauptspeicher aus.	$\otimes$	
Zur Implementierung einer dynamischen Sprungvorhersage kann ein voll-assoziativer Cache verwendet werden.	$\otimes$	
Die mittlere Zugriffszeit in einem Speichersystem, das aus einem Verbund von Cachespeicher und Arbeitsspeicher besteht, steigt mit der Abnahme der Hitrate.	$\otimes$	
Bei der virtuellen Adressierung ist die Anzahl der Seiten und der Rahmen immer gleich groß.		$\otimes$
Der TAS-Befehl wird auf der Hardwareebene der Prozessor- realisierung als ein sogenannter Read-Modify-Write-Zyklus ausgeführt.	$\otimes$	
Bei VLIW-Prozessoren übernimmt der Compiler die dynamische Befehlszuteilung auf die Ausführungseinheiten.	$\otimes$	
Bei einem Mehrwege Satz-assoziativen Cachespeicher mit 2 <sup>n</sup> Zeilen sind 2 <sup>n</sup> Vergleicher erforderlich.		$\otimes$

# Aufgabe 4 a)

	31		5	3	0
DM	TAG		Index	Block-Nr.	
	+26		+2	+4	
	31		4	3	0
A2	TAG		Index	Block-Nr.	
	+27		+1	+4	
	31			4	
VA		TAG		Block-Nr.	
		+28		+4	<u>.</u>

b)

	Speicherplatz	Anzahl Vergleicher	Bit zahl des Vergleichers
A2	16 Byte	2 (1Bit = 0/1)	27 Bit (Tag Bits)

Tag= 27 Bit + dirty+valid + 2 alterungs = 31 Bit

Speichergröße = 31 Bit \* Anzahl Zeilen ( $2^2$ ) = 128 Bit / 8 = 16 Byte

c)

\$29= 0010 1001	DM: 0010 1001	A2: 001 <mark>0</mark> 1001
\$34= 0011 0100	DM: 0011	1
\$9A= 1001 1010	DM: 1001	4
\$D0= 1101 0000	DM: 1101	6
\$ 15= 0001 0101	DM: 0001	0
\$ 25= 0010 0101	DM: 0010 x	1
\$3A= 0011 1010	DM: 0011 x	1
\$99= 1001 1001	DM: 1001	4
\$C6= 1100 0110	DM: 1100	6

DM			A2		
		-			
0	3	Х	40 4	1	-
0	2	х	<del>16</del> 1	1	х
<del>2</del> <del>3 0</del> 2	1	-	1	0	-
3	0	-	<del>1</del> -6	0	-

VA (Zeilen =4)	
<del>D-</del> 9	3
93	2
<del>3</del> -2	1
<del>2 1</del> C	0

Adresse	\$29	\$34	\$9A	\$D0	\$ 15	\$ 25	\$3A	\$99	\$C6
DM	-	-	-	-	-	Х	Х	-	-
A2 (statt A4 )	-	-	-	-	-	Х	-	-	-
VA	-	-	-	-	-	-	-	-	-

### Aufgabe 5

31	24	11	0
Segm.NR	Seiten NR.	Byte NR	
+7	+13	+12	

- a) Max Segment größe: 32-7: 2<sup>25</sup> =32MB
- b) Max. Seiten pro Segm: 2<sup>13</sup> (mögliche adressierungen)
- c) Framegröße =  $2^{12}$ RAM = AnzahlRahmen \* Framegröße =  $2^{20}$  \*  $2^{12}$  =  $2^{32}$  = 4GB

d)Veschnitt : Gesamt ( $2^{25}$ ) – Belegt ( 1024 Seiten \*  $2^{12}$  seitengöße ) = 28 MB

e) 12 MB = 
$$12 * 2^{20} / 2^{12} = 12 * 2^8 = 3072$$
 Frames

### Aufgabe 5.2

f)

31	12	9	0
Segm.NR	Seiten NR.	Byte NR 1kb =2 <sup>10</sup>	
+19	+3	+10	

g)  $2200 \rightarrow 10 \quad 0010011000 \qquad \rightarrow 2 = 3 \rightarrow 011 \quad 0010011000 = 3224$   $6630 \rightarrow 110 \quad 0111100110 \qquad \rightarrow 6 = 1 \rightarrow 001 \quad 0111100110 = 1510$  $1021 \rightarrow 0 \quad 1111111101 \qquad \rightarrow \text{Seiten Fehler (page fault)}$ 

# Aufgabe 6

a)

K1 DC.W \$FFFFA 
$$\rightarrow$$
 K1=\$FFFFA (workgroße)  
K2 DS.L \$1  $\rightarrow$  K2 = 1 Largnort Speicher  
START MOVE.L #K1, D0  $\rightarrow$  D0 = 00 OF FF FA  
MOVE.W K1, D1  $\rightarrow$  D1 = 22 22 01 02 01 02  
ADD.W D1, D2  $\rightarrow$  D2 = 44 44 56 59  $+55$  55  
MOVE.W D2, K2

Prozessor-Register			
Datenregister	Inhalt		
D0	SOO OF FI FA		
D2	344 4456 57		

Tabelle 8.2 : Lösung zu Teilaufgabe a)

c) Tragen Sie den Inhalt der Datenregister D3 und D4 (je 32 Bit) in Tabelle 8.4 ein, nachdem mit der Ausgangssituation entsprechend Tabelle 8.1 die folgenden Befehle nacheinander ausgeführt wurden :

SWAP D3 -> D3= 7777 6666 SUB.L -(A1),D4 -> -(A1)= 9-0006 -> D4 =

88 88 99 99 - 06 07 08 09 82 81 91 90

Proze	ssor-Register		
Datenregister	Inhalt		
D3	57777966 66		
D4	\$ 82 8+9+ 90		

Tabelle 8.4 : Lösung zu Teilaufgabe c)