

1. [4] Convertire in binario ed in base 5 il numero decimale, codificato in base 10: 12,50. Quale sarà la codifica nel Google Brain Format di questo numero binario? Quale è la risoluzione della codifica in virgola mobile IEEE754 in singola precisione, della codifica intera e della codifica in virgola fissa? Come viene rappresentata la situazione +oo, -oo e NaN in IEEE754? Scrivere in complemento a 2 su 16 bit la sottrazione espressa da numeri in base 10: $7 - 16$, calcolarne il risultato ed esprimerlo in codifica binaria in complemento a due.
2. [3] Disegnare il diagramma di flusso di un algoritmo della moltiplicazione binaria intera firmware a 4 bit, e implementarlo in un circuito contenente tre registri: 1 registro moltiplicando (che conterrà il moltiplicando) a 8 bit, 1 registro moltiplicatore (che conterrà il moltiplicatore) a 8 bit e 1 registro risultato (che conterrà il prodotto al termine della moltiplicazione) a 8 bit. Cosa contengono i 3 registri all'inizio della moltiplicazione? Evidenziare tutti i cammini relativi al data path, dimensionarli e definire la loro funzione. Quanti cicli di clock sono necessari per completare l'operazione? Motivare la risposta.
3. [4] Descrivere come si possa modificare il datapath del circuito disegnato per l'esercizio 2, mantenendo i 3 registri specificati, per eseguire anche l'operazione di divisione intera di numeri su 4 bit. Cosa contengono i 3 registri? Quali segnali di controllo occorre aggiungere? Motivare le modifiche e definire chiaramente la loro funzione. Dimensionare i nuovi bus. Mostrare come varia il contenuto di tutti e 3 i registri durante i primi 2 passi di esecuzione della divisione $11 : 4$.
4. [2] Scrivere una funzione logica a piacere, di 3 variabili in ingresso e 2 in uscita, il cui circuito associato abbia cammino critico pari a 3 e complessità pari a 7.
5. [2] Trasformare la funzione logica scritta per l'esercizio precedente nella prima e nella seconda forma canonica.
6. [2] Mediante manipolazione algebrica, facendo riferimento alle forme canoniche scritte per l'esercizio precedente, trasformare la prima forma canonica nella seconda o viceversa.
7. [6] Progettare una macchina a stati finiti che scorra un testo (leggendo un carattere alla volta) e riconosca nel testo la stringa "HO" (la coppia di lettere deve necessariamente essere preceduta da uno spazio, ma NON deve essere necessariamente seguita da uno spazio). Progettare la macchina di Huffman associata; calcolarne complessità e cammino critico.
8. [3] Specificare il contenuto di tutti i bus della CPU riportata in Figura 1 quando è in esecuzione l'istruzione di lw \$0, 32 (\$1) sapendo che il codice operativo dell'istruzione lw è 35. Evidenziare i bus che trasportano dati utili per l'esecuzione dell'istruzione. Tradurre l'istruzione assembler in linguaggio macchina e rappresentare l'istruzione in notazione esadecimale. (0x800 XOR, 0x804 lw, 0x808 sw, 0x806 add, 0x810 and)
9. [2] Disegnare il ciclo di esecuzione di un'istruzione su un'architettura MIPS a singolo ciclo. Quante fasi si distinguono? Quando l'architettura capisce di che istruzione si tratta? I componenti appartenenti a quali fasi vengono configurati dall'unità di controllo? Perché? Come? Cos'è un'ISA? Possono due CPU avere la stessa ISA? Due CPU diverse devono avere una ISA necessariamente diversa? Perché?
10. [3] Progettare un flip flop che funzioni sia come elemento di memoria sia come shift register
11. [2] Definire i diversi formati delle istruzioni MIPS e specificare la funzione dei diversi campi. Descrivere come viene suddivisa in modo logico per convenzione una memoria principale dai processori MIPS e quali sono le ragioni per la scelta dei confini dei diversi segmenti.
12. [2] Costruire con porte logiche un decoder a 2 ingressi. Definire complessità e cammino critico e motivare la risposta.
13. [1] Costruire un circuito di estensione del segno che prende in ingresso un numero in complemento a 2 su 8 bit e restituisce un numero in complemento a 2 su 16 bit

