Tecnologie Digitali - Logbook Week 9

Salvatore Bottaro¹ and Lorenzo M. Perrone²

¹salvo.bottaro@hotmail.it ²lorenzo.perrone.lmp@gmail.com

Sommario—Logbook di laboratorio di Tecnologie Digitali, a.a. 2015/2016. Week 9.

I. FUNZIONI LOGICHE DI BASE

L'elettronica digitale è caratterizzata dal fatto he essa impiega segnali che assumono due valori ben distinti, identificati con 0 e 1 o con *falso* e *vero*. Le uniche funzioni logiche ad un ingresso sono la negazione **NOT** e l'identità **I**. Quelle a due ingressi sono **AND**, **NAND**, **OR**, **NOR**, **XOR**, **XNOR** i cui simboli sono rappresentati in figura 1.




Figura 1: Simboli delle funzioni logiche a due ingressi

Ciascuna funzione logica è definita da una tavola della verità. Per costruire quelle delle funzioni a due ingressi basta limitarsi alle funzioni AND, OR, XOR (tabella I) poichè le altre si ottengono applicando l'operatore NOT a quelle precedenti.

Tabella I: Tavole delle verità delle funzioni logiche principali.

A	В	AND(A,B)	OR(A,B)	XOR(A,B)
T	T	T	T	F
T	F	F	T	Т
F	T	F	T	Т
F	F	F	F	F

II. SEGNALI LOGICI DELLA SCHEDA DI ACQUISIZIONE

La scheda National presenta 8 porte logiche che fungono sia da ingressi che da uscite, indicati con DIOx. In particolare i canali 0-3 corrispondono rispettivamente alle CB52, CB17, CB49, CB47. Abbiamo misurato con il tester analogico i livelli di tensione corrispondenti ai 2 possibili stati logici delle porte prima menzionate, i risultati delle misure son raccolti in tabella II.


Tabella II: Tensioni di uscita delle porte logiche impiegate.

Porta	True (V)	False (mV)
CB52	5.05	1.7
CB17	5.05	1.6
CB49	5.05	1.5
CB47	5.05	1.7

Per verificare il corretto dunzionamento delle porte digitali abbiamo impiegato un tester digitale ostituito da un connettore DIL che collega un *flat-cable* da montare sulla breadboard ad una serie di LED. Questi sono connessi ai pin 2-5 e 10-13, il pin 14 corrisponde alla terra. Abbiamo dunque connesso le porte digitali DIO0-3 ai pin 2-5 del tester digitale e abbiamo verificato che i LED si accendevano e spegnevano corrispondentemente allo stato logico delle porte digitali impostato tramite il VI Digital_out4.

III. CIRCUITI BASE

In figura 2 è riportata la zoccolatura dell'integrato 14011 contenente 4 porte **NAND** a due ingressi della famiglia CMOS.






Figura 2: Zoccolatura del 14011.

In tabella III sono riportate le altre caratteristiche rilevanti del 14011 presenti sul datasheet.

In figura 3 sono definiti i vari tempi di risposta del dispositivo.

Si è verificata la funzionalità del 14011 collegando l'uscita di ciascuna delle 4 porte ad un LED e ricostruendone tramite il Digital_out4 le tavole di verità, ritrovando in tutti e 4 i casi la tavola di verità della funzione **NAND**.

Taballa	TTT.	Caratteristiche	dal	14011	
тарена	1111	Caratteristiche	aei	14011	

Grandezza	V_{DD} (V)	Valore
	5	0.05 V
V_{OL}	10	0.05 V
·OL	15	0.05 V
	5	4.95 V
V_{OH}	10	9.95 V
	15	14.95 V
	5	1.5 V
V_{IL}	10	3.0 V
TE	15	4.0 V
	5	3.5 V
V_{IH}	10	7.0 V
	15	11 V
	5	-0.51 mA
I_{OH}	10	-1.3 mA
	15	-3.4 mA
	5	0.51 mA
I_{OL}	10	1.3 mA
	15	3.4 mA
I_{in}	15	\pm 0.1 μ A
P_D	-	500 mW
	5	200 ns
t_{TLH}	10	100 ns
	15	80 ns
	5	200 ns
t_{THL}	10	100 ns
	15	80 ns
t_{PLH} ,	5	125 ns
t_{PHL}	10	50 ns
	15	40 ns




Figura 3: Definizione dei vari tempi di risposta.

Abbiamo scollegato poi una delle due porte logiche dal dispositivo per osservare cosa succede quando un ingresso non è collegato ad un segnale valido, mantenendo quello collegato sullo stato *vero*. Con il tester logico abbiamo osservato che in alcuni casi cambiano lo stato della porta collegata da falso a vero il LED rimaneva acceso per qualche secondo per poi spegnersi. Inizialmente avevamo attribuito tale comportamento a fenomeni capacitivi, tuttavia altre prove hanno escluso questa ipotesi, fra cui quella in cui il LED dopo ssersi spento si è riacceso. Collegando il tester analogico e cambiando lo stato della porta collegata, abbiamo osservato che ogni volta che lo stato in input era vero, quello in uscita era falso, ovvero come se il 14011 leggesse l'ingresso non valido come vero. Infine tramite il VI Acquis Base abbiamo misurato l'uscita della

porta al variare del tempo. Abbiamo dapprima campionato l'uscita senza modificare l'ingresso scollegato. I dati sono in figura 4, come si vede il segnale rilevato è costantemente falso al variare del tempo, quindi l'ingresso scollegato è stato letto come vero.




Figura 4: Segnale all'uscita della porta en uno dei due ingressi scollegato.

Abbiamo fatto poi altre prove acquisendo il segnale in uscita cambiando lo stato dell'ingresso scollegato, ovvero collegandolo e scollegandolo dalla terra più volte nel corso dell'acquisizione. La prima prova è stata fatta mantenendo scollegato l'ingresso, per poi collegarlo a terra e successivamente riscollegarlo. Il segnale in uscita è in figura 5: il salto corrisponde all'inserimento della terra, ma non c'è traccia del successivo scollegamento.




Figura 5: Segnale all'uscita della porta cambiando lo stato di un ingresso inizialmente scollegato.

Una seconda prova è stata fatta tenendo inizialmente la terra collegata e scollegandola e ricollegandola ogni 5 secondi. In figura 6 sono mostrati i dati: a parte una serie di dati allineati verticalmente in corrispondenza del primo scollegamento, non c'è traccia dei successivi. Probabilmente se avessimo tenuto scollegata la terra più a lungo il segnale sarebbe cambiato, in quanto la persistenza di un certo segnale è dovuto ad un

accumulo di carica che fa sì che il segnale letto in ingresso sia vero, per cui quando si collega il segnale a terra ovviamente tale accumulo si scarica, per poi impiegare un certo tempo per ricaricarsi.




Figura 6: Segnale all'uscita della porta cambiando lo stato di un ingresso inizialmente a terra.

IV. REALIZZAZIONE DI CIRCUITI LOGICI COMBINAZIONALI

Cortocircuitando gli ingressi di una porta **NAND**, si realizza il circuito in figura 7. L'equazione logica risulta essere:

$$\overline{A \cdot A} = Q \tag{1}$$

ma poiché $A \cdot A = A$, si ha:

$$\overline{A \cdot A} = \overline{A} \tag{2}$$

ovvero il circuito dovrebbe funzionare come un circuito **NOT**, difatti tramite tester logico si è verificato che l'uscita restituisce l'opposto dello stato in ingresso, ovvero il circuito così realizzato è proprio un circuito **NOT**.




Figura 7: Schema logico del circuito NOT.

Dal momento che la funzione **AND** si ottiene negando **NAND**, si ottiene immediatamente da quanto visto in precedenza lo schema per un circuito **AND** in figura 8. Si è verificato sperimentalmente che il circuito così realizzato si comporta come un circuito **AND**.

Dato il circuito in figura 9, lo abbiamo realizzato sulla breadboard e costruito la tavola della varità.

Si è ottenuta quella della funzione **OR**, come si poteva prevedere applicando le leggi di De Morgan. Infatti l'equazione del circuito è:

$$\overline{\overline{A} \cdot \overline{B}} = \overline{\overline{A + B}} = A + B. \tag{3}$$




Figura 8: Schema logico del circuito AND.




Figura 9: Schema logico del circuito OR.

Dal circuito **OR** si passa immediatamente al circuito **NOR** aggiungendo un circuito **NOT** alla fine, come si vede in figura 10




Figura 10: Schema logico del circuito NOR.

Abbiamo realizzato sulla breadboard il circuito in figura 11 e costruito la tavola di verità. Ciò che si è ottenuto è stata quella della funzione **XOR**.




Figura 11: Schema logico del circuito XOR.

Infatti applicando le leggi di De Morgan:

$$Q = \overline{(\overline{B \cdot \overline{A \cdot B}}) \cdot (\overline{A \cdot \overline{A \cdot B}})}$$

$$= B \cdot \overline{A \cdot B} + A \cdot \overline{A \cdot B}$$

$$= (\overline{A} + \overline{B}) \cdot B + (\overline{A} + \overline{B}) \cdot A$$

$$= \overline{A} \cdot B + \overline{B} \cdot A$$

$$(4)$$

che è la definizione della funzione XOR.

V. LOGICA NOR